CN117059610A - 一种具有高维持电压的防浪涌器件及其制备方法 - Google Patents
一种具有高维持电压的防浪涌器件及其制备方法 Download PDFInfo
- Publication number
- CN117059610A CN117059610A CN202311081622.7A CN202311081622A CN117059610A CN 117059610 A CN117059610 A CN 117059610A CN 202311081622 A CN202311081622 A CN 202311081622A CN 117059610 A CN117059610 A CN 117059610A
- Authority
- CN
- China
- Prior art keywords
- doped
- region
- doped region
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012423 maintenance Methods 0.000 title abstract description 16
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 238000001259 photo etching Methods 0.000 claims description 18
- 230000007797 corrosion Effects 0.000 claims description 14
- 238000005260 corrosion Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本发明提供一种具有高维持电压的防浪涌器件及其制备方法，器件包括：衬底，具有第一导电类型并且包括相对的第一面和第二面，第一面和第二面上分别设有氧化层；第一掺杂区，具有与第一导电类型相反的第二导电类型，第一掺杂区以氧化层为阻挡分别形成于衬底中；多个第二掺杂区和一肖特基区，具有第一导电类型，多个第二掺杂区至少形成于其中一第一掺杂区内，多个第二掺杂区间隔分布于第一掺杂区内，肖特基区至少形成于另一第一掺杂区内；金属层，形成于衬底和氧化层的表面。有益效果：采用肖特基工艺和双极性工艺相结合的方式，使得制备得到的具有高维持电压的防浪涌器件同时具备TSS器件浪涌密度大的优点和TVS器件可用于电源口防护的优点。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种具有高维持电压的防浪涌器件及其制备方法。
背景技术
防浪涌器件是电子设备中关键的保护组件，主要用于防止高能瞬态脉冲如静电放电(ESD)、雷电浪涌和电快速瞬态脉冲(EFT)对电子系统的破坏。常见的半导体防浪涌器件主要包括瞬态电压抑制器(Transient Voltage Suppressor，TVS)和浪涌抑制晶闸管(Thyristor surge suppressor，TSS)两种。
TVS器件是一种专门设计用于电源口的浪涌防护的器件，其主要功能是将瞬态脉冲的能量导向系统的接地端(GND)，以保护电子系统免受高能瞬态脉冲的影响。如图1所示，为传统的TVS器件的剖面结构示意图，包括衬底1、氧化层2、两端N结的掺杂区311和312、金属层4，通过两端N结的不同掺杂浓度来实现相应的功能，然而，TVS器件的这种结构存在一些缺点，如：其公用P衬底，导致击穿电压调节范围有限；N结需要进行两次掺杂和两次退火，第二次的掺杂或退火工艺会对第一次掺杂的结果产生影响；此外，N-型掺杂会导致此方向击残压较高，浪涌能力较差。
TSS器件则是一种更适合用于信号口的浪涌防护的器件，具有典型的开关特性。当电路中出现异常过电压时，TSS会快速导通泄放由异常过电压导致的异常过电流，保护后端设备免遭异常过电压的损坏。如图2所示，为传统的TSS器件的剖面结构示意图，是一种采用半导体工艺制成的PNPN结四层结构器件，包括衬底1、氧化层2、两端N型掺杂区321、P+型掺杂区5和金属层4，这种结构可以有效地调整器件击穿电压。然而，当发生正向耐压浪涌时，会出现粒子数量反转效应，从而导致器件导通。尽管TSS的浪涌密度较大，且浪涌能力和击穿耐压关系不大，但其作为开关型器件，当应用于电源口防护时，可能会由于器件导通导致持续的大电流，从而使电源烧毁。
发明内容
为了解决以上技术问题，本发明提供了一种具有高维持电压的防浪涌器件及其制备方法，同时具备TSS器件浪涌密度大的优点和TVS器件可用于电源口防护的优点。
本发明所解决的技术问题可以采用以下技术方案实现：
一种具有高维持电压的防浪涌器件，包括：
一衬底，具有第一导电类型并且包括相对的第一面和第二面，所述第一面和所述第二面上分别设有氧化层；
第一掺杂区，具有与所述第一导电类型相反的第二导电类型，所述第一掺杂区以所述氧化层为阻挡分别形成于所述衬底中；
多个第二掺杂区，具有所述第一导电类型，所述多个第二掺杂区至少形成于其中一所述第一掺杂区内，所述多个第二掺杂区间隔分布于所述第一掺杂区内；
一肖特基区，所述肖特基区至少形成于另一所述第一掺杂区内；
金属层，形成于所述衬底和所述氧化层的表面。
优选地，所述第二掺杂区至少形成于其中一所述第一掺杂区内包括：
所述第二掺杂区形成于其中一所述第一掺杂区内；或者
所述第二掺杂区形成于两个对称的所述第一掺杂区内。
优选地，所述肖特基区至少形成于另一所述第一掺杂区内包括：
所述肖特基区形成于未形成所述第二掺杂区的所述第一掺杂区内；或者
所述肖特基区形成于两个对称的所述第一掺杂区内。
优选地，还包括：
第三掺杂区，具有所述第二导电类型，所述第三掺杂区形成于所述衬底中，且所述第三掺杂区上下交错间隔的与两侧的所述第一掺杂区接触。
优选地，所述第二掺杂区形成于所述第一掺杂区中未与所述第三掺杂区接触的区域。
本发明还提供一种具有高维持电压的防浪涌器件的制备方法，用于制备如上述的具有高维持电压的防浪涌器件，包括：
步骤S1，提供一具有第一导电类型并且包括相对的第一面和第二面的衬底，对所述衬底的第一面和第二面分别淀积形成一氧化层；
步骤S2，对所述氧化层进行双面光刻腐蚀，得到第一掺杂窗口；
步骤S3，以光刻腐蚀后的所述氧化层为阻挡，分别对称地于所述第一掺杂窗口对应的衬底中形成具有与所述第一导电类型相反的第二导电类型的第一掺杂区；
步骤S4，进行所述氧化层的第二次淀积，然后对至少其中一所述第一掺杂区对应的所述氧化层进行光刻腐蚀，得到间隔分布的多个第二掺杂窗口；
步骤S5，于所述多个第二掺杂窗口对应的第一掺杂区中形成具有所述第一导电类型的第二掺杂区；
步骤S6，再次对至少另一所述第一掺杂区对应的所述氧化层进行光刻腐蚀，得到第三掺杂窗口；
步骤S7，于所述第三掺杂窗口对应的第一掺杂区内形成一肖特基区；
步骤S8，于所述衬底和所述氧化层的表面形成一金属层，并对所述金属层进行双面光刻腐蚀，去除边缘多余的所述金属层。
优选地，所述步骤S5中，于其中一所述第一掺杂区内形成所述第二掺杂区；或者
于两个对称的所述第一掺杂区内形成所述第二掺杂区。
优选地，所述步骤S7中，于未形成所述第二掺杂区的所述第一掺杂区内形成所述肖特基区；或者
于两个对称的所述第一掺杂区内形成所述肖特基区。
优选地，所述步骤S3还包括：
于衬底中形成具有所述第二导电类型的第三掺杂区；
所述第一掺杂区形成于所述第三掺杂区和所述衬底中，所述第三掺杂区上下交错间隔的与两侧的所述第一掺杂区接触。
优选地，所述步骤S5中，所述第二掺杂区形成于所述第一掺杂区中未与所述第三掺杂区接触的区域。
本发明技术方案的优点或有益效果在于：
本发明采用肖特基工艺和双极性工艺相结合的方式，使得制备得到的具有高维持电压的防浪涌器件同时具备TSS器件浪涌密度大的优点和TVS器件可用于电源口防护的优点。
附图说明
图1为现有技术中，传统的TVS器件的剖面结构示意图；
图2为现有技术中，传统的TSS器件的剖面结构示意图；
图3为本发明的较佳实施例1中，具有高维持电压的防浪涌器件的剖面结构示意图；
图4a-4i为本发明的较佳实施例1中，具有高维持电压的防浪涌器件的制备方法各步骤的剖面结构示意图；
图5为本发明的较佳实施例2中，具有高维持电压的防浪涌器件的剖面结构示意图；
图6为本发明的较佳实施例3中，具有高维持电压的防浪涌器件的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
实施例1
参见图3，本发明的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种具有高维持电压的防浪涌器件，包括：
一衬底1，具有第一导电类型并且包括相对的第一面和第二面，第一面和第二面上分别设有氧化层2；
第一掺杂区331，具有与第一导电类型相反的第二导电类型，第一掺杂区331以氧化层2为阻挡分别形成于衬底1中；
多个第二掺杂区7，具有第一导电类型，多个第二掺杂区7至少形成于其中一第一掺杂区331内，多个第二掺杂区7间隔分布于第一掺杂区331内；
一肖特基区6，肖特基区6至少形成于另一第一掺杂区331内金属层4，形成于衬底1和氧化层2的表面。
具体的，在本实施例中，本发明实施例提供的器件结构采用肖特基工艺和双极性工艺相结合，具有高耐压特性，其耐压性能由PN结和肖特基结共同决定。由于肖特基结构是单载流子结构，因此不会为器件的粒子数量反转提供载流子，从而不会影响器件在导通后维持器件导通的最小电流(IH)。此外，肖特基结构的存在也可以使处于导通状态时两端最大电压(VT)加大，使其高于器件两端电源电压，防止器件因低于电源电压而导致的续流。这种高IH、高VT的特性使得本发明实施例制得的器件可以用于电源口防护。相比于TVS器件，本发明实施例的器件防浪涌能量密度和电压相关性较小，具有高防浪涌能量密度。
在一些实施方式中，第二导电类型与第一导电类型的掺杂类型相反。若第一导电类型为P型，则第二导电类型为N型；反之，若第一导电类型为N型，则第二导电类型为P型。
为了便于描述，衬底1包括相对的第一面和第二面，即衬底1的上下表面。其中，第一面优选为衬底1的上表面，第二面优选为衬底1的下表面。
作为优选的实施方式，其中，第二掺杂区7至少形成于其中一第一掺杂区331内包括：
第二掺杂区7形成于其中一第一掺杂区331内；或者
第二掺杂区7形成于两个对称的第一掺杂区331内。
具体的，在本实施例中，第二掺杂区7是形成在第一掺杂区331内的特定区域，第二掺杂区7不是连续注入形成，而是间隔一定的距离分布的。
进一步的，第二掺杂区7和第一掺杂区331的结合形成了PN结，该PN结在电流注入时正向开启。此外，第二掺杂区7能在大电流注入的情况下向第一掺杂区331和衬底1之间形成的PN结注入少子，使得器件导通并进入维持阶段，增强器件的浪涌性能。
进一步的，第二掺杂区7的厚度小于第一掺杂区331的厚度。
在一些实施方式中，第二掺杂区7可优选为形成在单一第一掺杂区331内。在上方的第一掺杂区331或者下方的第一掺杂区331内注入形成间隔分布的第二掺杂区7。
在一些实施方式中，第二掺杂区7可优选为形成在两个对称的第一掺杂区331内。在上方和下方对称布置的第一掺杂区331内均注入形成间隔分布的第二掺杂区7。
作为优选的实施方式，其中，肖特基区6至少形成于另一第一掺杂区331内包括：
肖特基区6形成于未形成第二掺杂区7的第一掺杂区331内；或者
肖特基区6形成于两个对称的第一掺杂区331内。
具体的，在本实施例中，肖特基区6是形成在第一掺杂区331内的特定区域，肖特基区6是连续注入形成的。
进一步的，肖特基区6的厚度小于第一掺杂区331的厚度。
在一些实施方式中，肖特基区6可优选为形成在单一第一掺杂区331内。在上方的第一掺杂区331或者下方的第一掺杂区331内注入形成连续的肖特基区6。肖特基区6与第二掺杂区7形成在不同的第一掺杂区331内。优选的，若第二掺杂区7形成在上方的第一掺杂区331内，则肖特基区6形成在下方的第一掺杂区331内。反之，若第二掺杂区7形成在下方的第一掺杂区331内，则肖特基区6形成在上方的第一掺杂区331内。
在一些实施方式中，肖特基区6可优选为形成在两个对称的第一掺杂区331内。在上方和下方对称布置的第一掺杂区331内均注入形成连续的肖特基区6。肖特基区6与第二掺杂区7可形成在同一个第一掺杂区331内，且第二掺杂区7位于肖特基区6远离衬底1表面的一侧，第二掺杂区7与肖特基区6直接接触。
本发明还提供一种具有高维持电压的防浪涌器件的制备方法，用于制备如上述的具有高维持电压的防浪涌器件，包括：
步骤S1，提供一具有第一导电类型并且包括相对的第一面和第二面的衬底1，对衬底1的第一面和第二面分别淀积形成一氧化层2；
步骤S2，对氧化层2进行双面光刻腐蚀，得到第一掺杂窗口21；
步骤S3，以光刻腐蚀后的氧化层2为阻挡，分别对称地于第一掺杂窗口21对应的衬底1中形成具有与第一导电类型相反的第二导电类型的第一掺杂区331；
步骤S4，进行氧化层2的第二次淀积，然后对至少其中一第一掺杂区331对应的氧化层2进行光刻腐蚀，得到间隔分布的多个第二掺杂窗口22；
步骤S5，于多个第二掺杂窗口22对应的第一掺杂区331中形成具有第一导电类型的第二掺杂区7；
步骤S6，再次对至少另一第一掺杂区331对应的氧化层2进行光刻腐蚀，得到第三掺杂窗口；
步骤S7，于第三掺杂窗口对应的第一掺杂区331内形成一肖特基区6；
步骤S8，于衬底1和氧化层2的表面形成一金属层4，并对金属层4进行双面光刻腐蚀，去除边缘多余的金属层4。
作为优选的实施方式，其中，步骤S5中，于其中一第一掺杂区331内形成第二掺杂区7；或者
于两个对称的第一掺杂区331内形成第二掺杂区7。
作为优选的实施方式，其中，步骤S7中，于未形成第二掺杂区7的第一掺杂区331内形成肖特基区6；或者
于两个对称的第一掺杂区331内形成肖特基区6。
于上述较佳的实施例中，本发明实施例1提供一种双向的具有高维持电压的防浪涌器件，如图3所示，器件整体呈现对称结构，包括：衬底1、氧化层2、第一掺杂区331、第二掺杂区7、肖特基区6和金属层4；其中，第一掺杂区331、第二掺杂区7和肖特基区6均形成于衬底1内，且第二掺杂区7和肖特基区6具体形成于第一掺杂区331内，第二掺杂区7与肖特基区6远离衬底1表面的一侧接触，第二掺杂区7包括多个，多个第二掺杂区7间隔分布设置；氧化层2和金属层4形成于衬底1的上下表面，氧化层2位于衬底1的上下表面的边缘处；金属层4位于衬底1和氧化层2的表面，且边缘处部分多余的金属层4被刻蚀掉。
第二掺杂区7和肖特基区6与衬底1的导电类型相同，第一掺杂区331与衬底1的导电类型相反。本发明实施例1以衬底1为P型为例，器件对应的制备步骤如下：
提供一P型衬底1；作为举例而非限定，衬底1的厚度为250μm，电阻率0.068-0.076Ω·cm之间；
如图4a所示，在衬底1的上下表面整面淀积生长氧化层2；作为举例而非限定，氧化层2的厚度为4000埃；
如图4b所示，对氧化层2进行选择性地双面光刻腐蚀，使要掺杂的区域裸露形成第一掺杂窗口21；
如图4c所示，以光刻腐蚀后的氧化层2为阻挡，分别于第一掺杂窗口21对应的衬底1中进行离子注入形成N型的第一掺杂区331，然后退结扩散；作为举例而非限定，第一掺杂区331的掺杂注入离子为三氯氧化磷POCL3，退结扩散温度为1150度，时间为3小时；
如图4d所示，在上述器件表面，再次进行氧化层2的整面生长；此时第二次生长的氧化层2的厚度小于第一次淀积的氧化层2的厚度；作为举例而非限定，氧化层2的厚度2000埃；
如图4e所示，对氧化层2进行第二次选择性、间隔分布地双面光刻腐蚀，使要掺杂的区域裸露形成第二掺杂窗口22；
如图4f所示，在第二掺杂窗口22对应的第一掺杂区331中进行离子注入形成P型的第二掺杂区7；
如图4g所示，再次对氧化层2进行双面光刻腐蚀，使要掺杂的区域裸露形成第三掺杂窗口；进一步，第三掺杂窗口可优选为将第二掺杂窗口22之间分布的氧化层2光刻腐蚀掉后形成的窗口；
如图4h所示，在上述第三掺杂窗口对应的衬底1中溅射金属，形成肖特基区6，然后进行退火，退火后进行清洗工艺，使用王水对表面剩余金属进行去除；作为举例而非限定，肖特基区6溅射的金属为镍-铂合金(Ni-Pt)，溅射厚度约为700埃，退火温度为550℃，退火时间为30分钟。
如图4i所示，沉积金属层4；作为举例而非限定，金属层4的沉积金属优选为Ti-Ni-Ag，总厚度为2000埃。
然后再次进行双面光刻腐蚀去除器件边缘多余的金属层4，最后进行划片、测试、封装得到制备得到如图3所示的双向的具有高维持电压的防浪涌器件。
本发明实施例1制得的器件具有显著的技术优势，其防浪涌能力密度是相同版面TVS器件2倍，使得器件在面对电压浪涌等电气冲击时，具有更高的稳定性和抗干扰性，从而显著提高了器件的可靠性和使用寿命。
本发明实施例1制得的器件经测试，其击穿电压VB为140V、处于导通状态两端最大电压VT为70V、在导通后维持器件导通的最小电流IH大于1A，这种高IH、高VT的特性使得本发明实施例制得的器件可以用于电源口防护。相比于TVS器件，本发明实施例的器件防浪涌能量密度和电压相关性较小，具有高防浪涌能量密度。
实施例2
本发明实施例2提供一种双向的具有高维持电压的防浪涌器件，如图5所示，器件还包括：
第三掺杂区8，具有第二导电类型，第三掺杂区8形成于衬底1中，且第三掺杂区8上下交错间隔的与两侧的第一掺杂区331接触。
作为优选的实施方式，其中，第二掺杂区7形成于第一掺杂区331中未与第三掺杂区8接触的区域。
其对应的制备步骤与实施例1基本相同，区别在于：在离子注入形成第一掺杂区331之前，首先注入形成N型的第三掺杂区8，且第二掺杂区7仅在第一掺杂区331中未与第三掺杂区8接触的区域间隔分布。
在一些实施方式中，在注入形成N型的第三掺杂区8之前，还可采用相同的方法进行氧化层2淀积、双面光刻腐蚀，形成第三掺杂区8的注入窗口，第三掺杂区8的注入窗口在水平方向(即第一面的平行方向)交错间隔分布。进一步的，在第三掺杂区8的注入窗口进行离子注入形成上述第三掺杂区8，第三掺杂区8在垂直方向上交替间隔分布。
进一步的，第三掺杂区8的厚度要大于第一掺杂区331的厚度，使得第三掺杂区8上下交错间隔的与上下两侧的第一掺杂区331接触。
进一步的，第三掺杂区8的厚度要大于衬底1的一半厚度。第三掺杂区8在垂直方向上的投影存在一定的重叠；第三掺杂区8在水平方向上的投影之间存在一定的间隔。
相比实施例1，本发明实施例2通过加入与第一掺杂区331具有相同导电类型的第三掺杂区8，优化了器件的浪涌能力。
进一步的，第三掺杂区8对衬底1的宽度有明显的缩小效果，这在浪涌注入时尤为明显。第三掺杂区8的存在有效地优化残压和浪涌性能，从而保护了器件的安全性能。这种设计不仅优化了器件的尺寸，还提高了其在高压环境下的稳定性和耐用性。
实施例3
本发明实施例3提供一种单向的具有高维持电压的防浪涌器件，适用于单向浪涌的工作环境。相比于实施例1在两面均形成对称的肖特基区6和第二掺杂区7，本发明实施例3的器件如图6所示，在其中一个第一掺杂区331中形成间隔分布的第二掺杂区7，在另一个第一掺杂区331中形成肖特基区6，其他结构和制备方法与实施例1相同，在此不再赘述。
实施例4
本发明实施例4提供一种单向的具有高维持电压的防浪涌器件，适用于单向浪涌的工作环境。相比于实施例3区别在于，导电类型相反，即衬底1为N型，第一掺杂区331为P型，第二掺杂区7为N型，其他与实施例3相同，在此不再赘述。
采用上述技术方案的优点或有益效果在于：本发明采用肖特基工艺和双极性工艺相结合的方式，使得制备得到的具有高维持电压的防浪涌器件同时具备TSS器件浪涌密度大的优点和TVS器件可用于电源口防护的优点。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种具有高维持电压的防浪涌器件，其特征在于，包括：
一衬底，具有第一导电类型并且包括相对的第一面和第二面，所述第一面和所述第二面上分别设有氧化层；
第一掺杂区，具有与所述第一导电类型相反的第二导电类型，所述第一掺杂区以所述氧化层为阻挡分别形成于所述衬底中；
多个第二掺杂区，具有所述第一导电类型，所述多个第二掺杂区至少形成于其中一所述第一掺杂区内，所述多个第二掺杂区间隔分布于所述第一掺杂区内；
一肖特基区，所述肖特基区至少形成于另一所述第一掺杂区内；
金属层，形成于所述衬底和所述氧化层的表面。
2.根据权利要求1所述的具有高维持电压的防浪涌器件，其特征在于，所述第二掺杂区至少形成于其中一所述第一掺杂区内包括：
所述第二掺杂区形成于其中一所述第一掺杂区内；或者
所述第二掺杂区形成于两个对称的所述第一掺杂区内。
3.根据权利要求1所述的具有高维持电压的防浪涌器件，其特征在于，所述肖特基区至少形成于另一所述第一掺杂区内包括：
所述肖特基区形成于未形成所述第二掺杂区的所述第一掺杂区内；或者
所述肖特基区形成于两个对称的所述第一掺杂区内。
4.根据权利要求1所述的具有高维持电压的防浪涌器件，其特征在于，还包括：
第三掺杂区，具有所述第二导电类型，所述第三掺杂区形成于所述衬底中，且所述第三掺杂区上下交错间隔的与两侧的所述第一掺杂区接触。
5.根据权利要求4所述的具有高维持电压的防浪涌器件，其特征在于，所述第二掺杂区形成于所述第一掺杂区中未与所述第三掺杂区接触的区域。
6.一种具有高维持电压的防浪涌器件的制备方法，其特征在于，用于制备如权利要求1-5任意一项所述的具有高维持电压的防浪涌器件，包括：
步骤S1，提供一具有第一导电类型并且包括相对的第一面和第二面的衬底，对所述衬底的第一面和第二面分别淀积形成一氧化层；
步骤S2，对所述氧化层进行双面光刻腐蚀，得到第一掺杂窗口；
步骤S3，以光刻腐蚀后的所述氧化层为阻挡，分别对称地于所述第一掺杂窗口对应的衬底中形成具有与所述第一导电类型相反的第二导电类型的第一掺杂区；
步骤S4，进行所述氧化层的第二次淀积，然后对至少其中一所述第一掺杂区对应的所述氧化层进行光刻腐蚀，得到间隔分布的多个第二掺杂窗口；
步骤S5，于所述多个第二掺杂窗口对应的第一掺杂区中形成具有所述第一导电类型的第二掺杂区；
步骤S6，再次对至少另一所述第一掺杂区对应的所述氧化层进行光刻腐蚀，得到第三掺杂窗口；
步骤S7，于所述第三掺杂窗口对应的第一掺杂区内形成一肖特基区；
步骤S8，于所述衬底和所述氧化层的表面形成一金属层，并对所述金属层进行双面光刻腐蚀，去除边缘多余的所述金属层。
7.根据权利要求6所述的具有高维持电压的防浪涌器件的制备方法，其特征在于，所述步骤S5中，于其中一所述第一掺杂区内形成所述第二掺杂区；或者
于两个对称的所述第一掺杂区内形成所述第二掺杂区。
8.根据权利要求6所述的具有高维持电压的防浪涌器件的制备方法，其特征在于，所述步骤S7中，于未形成所述第二掺杂区的所述第一掺杂区内形成所述肖特基区；或者
于两个对称的所述第一掺杂区内形成所述肖特基区。
9.根据权利要求6所述的具有高维持电压的防浪涌器件的制备方法，其特征在于，所述步骤S3还包括：
于衬底中形成具有所述第二导电类型的第三掺杂区；
所述第一掺杂区形成于所述第三掺杂区和所述衬底中，所述第三掺杂区上下交错间隔的与两侧的所述第一掺杂区接触。
10.根据权利要求9所述的具有高维持电压的防浪涌器件的制备方法，其特征在于，所述步骤S5中，所述第二掺杂区形成于所述第一掺杂区中未与所述第三掺杂区接触的区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311081622.7A CN117059610A (zh) | 2023-08-25 | 2023-08-25 | 一种具有高维持电压的防浪涌器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311081622.7A CN117059610A (zh) | 2023-08-25 | 2023-08-25 | 一种具有高维持电压的防浪涌器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117059610A true CN117059610A (zh) | 2023-11-14 |
Family
ID=88662419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311081622.7A Pending CN117059610A (zh) | 2023-08-25 | 2023-08-25 | 一种具有高维持电压的防浪涌器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117059610A (zh) |
-
2023
- 2023-08-25 CN CN202311081622.7A patent/CN117059610A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7638816B2 (en) | Epitaxial surge protection device | |
| EP2183832B1 (en) | Low capacitance semiconductor device | |
| US20060216913A1 (en) | Asymmetric bidirectional transient voltage suppressor and method of forming same | |
| US8730629B2 (en) | Variable breakdown transient voltage suppressor | |
| US6392266B1 (en) | Transient suppressing device and method | |
| CN113380787B (zh) | 一种双向瞬态电压抑制器件及其制备方法 | |
| WO2008002421A2 (en) | Low forward voltage drop transient voltage suppressor and method of fabricating | |
| JP2022132663A (ja) | 非対称耐圧を有するｔｖｓダイオードおよびアセンブリ | |
| CN113937098B (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| CN117059610A (zh) | 一种具有高维持电压的防浪涌器件及其制备方法 | |
| CN115632056A (zh) | 一种钳位电压可选的横向穿通型SiC-TVS器件 | |
| KR101800331B1 (ko) | 개선된 역서지 내량 및 감소된 누설 전류를 위한 폴리실리콘 층을 갖는 제너 다이오드 | |
| JPH07263716A (ja) | 半導体装置 | |
| CN113690231A (zh) | 一种浪涌防护芯片及其制备方法 | |
| KR20200027902A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| JP2003282865A (ja) | サイリスタ | |
| CN117219657B (zh) | 一种横向穿通型SiC-TVS器件及其制备方法 | |
| JP4907341B2 (ja) | サイリスタ | |
| CN116666459A (zh) | 一种能够实现快速响应的穿通型SiC-TVS器件及其制备方法 | |
| CN114023737A (zh) | 一种基于电源管理的静电防护芯片及其制备方法 | |
| CN111446241A (zh) | 一种低电容大功率瞬态电压抑制器及其制造方法 | |
| WO2004105089A2 (en) | Low capacitance over-voltage protection thyristor device | |
| CN118553737A (zh) | 一种挖槽str-tvs器件及其制造方法 | |
| CN116110903A (zh) | 高鲁棒性防静电浪涌衬底型esd/tvs管结构及方法 | |
| CN114023824A (zh) | 一种单向瞬态抑制二极管及其制备工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |