CN117059019A - 一种显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板和显示装置，该显示面板的像素驱动电路包括驱动晶体管和数据写入晶体管，信号线包括多条数据信号线，数据写入晶体管耦接在数据信号线和驱动晶体管的栅极之间；信号线还包括多条电源信号线，电源信号线包括主体部和连接部，连接部连接相邻两个主体部，且在多条电源信号线的排列方向上，主体部的宽度大于连接部的宽度；显示面板还包括衬底和发光元件，发光元件包括第一发光元件，第一发光元件包括第一阳极，在垂直于衬底所在平面的方向上，第一阳极与数据信号线至少部分交叠，且第一阳极与主体部至少部分交叠。通过设置电源信号线与阳极交叠，可以避免或者缓解阳极和数据信号线产生的干扰，保证显示面板的显示效果。

Description

一种显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

随着显示技术的不断发展，显示面板已广泛应用于人们的生产和生活中。但是现有技术中的显示面板仍存在一些技术问题亟待解决。例如，一些信号线上的信号与发光元件中电极距离较小而对发光元件的电极产生干扰，从而影响显示面板的显示效果。

发明内容

本发明实施例提供了一种显示面板和显示装置，在显示面板中第一阳极与数据信号线至少部分交叠，且第一阳极与电源信号线的主体部至少部分交叠，电源信号线可以避免阳极和数据信号线的信号干扰影响到显示面板的显示效果。

第一方面，本发明实施例提供的一种显示面板，包括像素驱动电路和信号线；

所述像素驱动电路包括驱动晶体管和数据写入晶体管，所述信号线包括沿第一方向延伸且沿第二方向排列的多条数据信号线，所述数据写入晶体管耦接在所述数据信号线和所述驱动晶体管的栅极之间，所述第一方向和所述第二方向交叉；

所述信号线还包括多条电源信号线，所述电源信号线包括主体部和连接部，所述连接部连接相邻两个所述主体部，且在多条所述电源信号线的排列方向上，所述主体部的宽度大于所述连接部的宽度；

所述显示面板还包括衬底和发光元件，所述发光元件包括第一发光元件，所述第一发光元件包括第一阳极，在垂直于所述衬底所在平面的方向上，所述第一阳极与所述数据信号线至少部分交叠，且所述第一阳极与所述主体部至少部分交叠。

第二方面，本发明实施例提供的一种显示装置，包括第一方面所述的显示面板。

本发明实施例提供一种显示面板，该显示面板包括像素驱动电路和信号线，信号线被配置为向像素驱动电路提供相关的信号。像素驱动电路包括驱动晶体管和数据写入晶体管等，信号线包括数据信号线和电源信号线等。数据写入晶体管耦接在数据信号线和驱动晶体管的栅极之间，在数据写入晶体管导通时将数据信号线传输的数据信号传输至驱动晶体管。显示面板还包括发光元件，发光元件包括第一发光元件，在垂直于衬底所在平面的方向上，第一发光元件的第一阳极与数据信号线至少部分交叠。进一步的，电源信号线包括主体部和连接部，同样在垂直于衬底所在平面的方向上，主体部与第一阳极也至少部分交叠，通过调整主体部与第一阳极的交叠情况，可以避免或者缓解第一阳极和数据信号线产生信号干扰，从而保证显示面板的显示效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种显示面板的结构示意图；

图2是本发明实施例提供的一种像素驱动电路的电路元件图；

图3是本发明实施例提供的在一个驱动周期内提供到图2中所示的像素驱动电路的信号的实施方式的时序图；

图4是图1中沿剖线A-A’的一种截面示意图；

图5是本发明实施例提供的另一种显示面板的结构示意图；

图6是本发明实施例提供的另一种显示面板的结构示意图；

图7是图5提供的一种显示面板中一部分结构的示意图；

图8是图5提供的另一种显示面板中一部分结构的示意图；

图9是图5提供的另一种显示面板中一部分结构的示意图；

图10是图5提供的另一种显示面板中一部分结构的示意图；

图11是图5提供的另一种显示面板中一部分结构的示意图；

图12是图5提供的另一种显示面板中一部分结构的示意图；

图13是图6提供的一种显示面板中一部分结构的示意图；

图14是图6提供的另一种显示面板中一部分结构的示意图；

图15是图6提供的另一种显示面板中一部分结构的示意图；

图16是本发明实施例提供的另一种显示面板的结构示意图；

图17是本发明实施例提供的另一种显示面板的结构示意图；

图18是本发明实施例提供的另一种显示面板的结构示意图；

图19是图16提供的一种显示面板中一部分结构的示意图；

图20是图16提供的另一种显示面板中一部分结构的示意图；

图21是本发明实施例提供的另一种显示面板的结构示意图；

图22是本发明实施例提供的另一种显示面板的结构示意图；

图23是本发明实施例提供的另一种显示面板的结构示意图；

图24是本发明实施例提供的另一种显示面板的结构示意图；

图25是图17提供的一种显示面板中一部分结构的示意图；

图26是图17提供的另一种显示面板中一部分结构的示意图；

图27是本发明实施例提供的另一种显示面板的结构示意图；

图28是本发明实施例提供的另一种显示面板的结构示意图；

图29是本发明实施例提供的另一种显示面板的结构示意图；

图30是本发明实施例提供的另一种显示面板的结构示意图；

图31是本发明实施例提供的一种显示面板发光元件的排布示意图；

图32是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列单元的系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它单元。

图1是本发明实施例提供的一种显示面板的结构示意图，图2是本发明实施例提供的一种像素驱动电路的电路元件图，图3是本发明实施例提供的在一个驱动周期内提供到图2中所示的像素驱动电路的信号的实施方式的时序图，图4是图1中沿剖线A-A’的一种截面示意图，图5是本发明实施例提供的另一种显示面板的结构示意图，图6是本发明实施例提供的另一种显示面板的结构示意图，图7是图5提供的一种显示面板中一部分结构的示意图，图8是图5提供的另一种显示面板中一部分结构的示意图，图9是图5提供的另一种显示面板中一部分结构的示意图，图10是图5提供的另一种显示面板中一部分结构的示意图，图11是图5提供的另一种显示面板中一部分结构的示意图，图12是图5提供的另一种显示面板中一部分结构的示意图，图13是图6提供的一种显示面板中一部分结构的示意图，图14是图6提供的另一种显示面板中一部分结构的示意图，图15是图6提供的另一种显示面板中一部分结构的示意图，图16是本发明实施例提供的另一种显示面板的结构示意图，图17是本发明实施例提供的另一种显示面板的结构示意图，参考图1至图17所示，本发明实施例提供一种显示面板10，该显示面板10包括像素驱动电路100和信号线101；像素驱动电路100包括驱动晶体管T3和数据写入晶体管T2，信号线101包括沿第一方向X延伸且沿第二方向Y排列的多条数据信号线Data，数据写入晶体管T2耦接在数据信号线Data和驱动晶体管T3的栅极之间，第一方向X和第二方向Y交叉；

信号线101还包括多条电源信号线PVDD，电源信号线PVDD包括主体部PVDDa和连接部PVDDb，连接部PVDDb连接相邻两个主体部PVDDa，且在多条电源信号线PVDD的排列方向上，主体部PVDDa的宽度大于连接部PVDDb的宽度；

显示面板10还包括衬底300和发光元件200，发光元件200包括第一发光元件210，第一发光元件210包括第一阳极210a，在垂直于衬底300所在平面的方向上，第一阳极210a与数据信号线Data至少部分交叠，且第一阳极210a与主体部PVDDa至少部分交叠。

其中，参考图1所示，显示面板10包括像素驱动电路100，像素驱动电路100与显示面板10的发光元件200电连接，实现对发光元件200的驱动，保证发光元件200的发光显示。具体的，显示面板10还包括的信号线101被配置为像素驱动电路100提供电压信号和/或电流信号，进而保证显示面板10整体的显示效果。

进一步的，像素驱动电路100的设置方式具有多样性，参考图2所示，像素驱动电路100以“8T1C”进行举例说明，其中，“T”表示晶体管，“C”表示存储电容。基于像素驱动电路100的设置方式，本领域的技术人员可以根据需求进行适应性的调整。

示例性的，参考图2所示，像素驱动电路100可以包括第一发光控制晶体管T1、数据写入晶体管T2、驱动晶体管T3、阈值补偿晶体管T4、初始化晶体管T5、第二发光控制晶体管T6、复位晶体管T7及存储电容Cst，进一步的，图2中的像素驱动电路100还包括偏置晶体管T8。具体的，对于像素驱动电路100的工作过程，参考图2进行举例说明，扫描信号线S1和扫描信号线S11可以控制该像素驱动电路100的初始化晶体管T5的导通或关断，并在初始化晶体管T5导通时对驱动晶体管T3的栅极电位进行重置，即将初始化信号线VREF1的初始化信号传输至初始化晶体管T5并且对驱动晶体管T3、初始化晶体管T5、阈值补偿晶体管T4和存储电容Cst的连接节点(第一节点N1)进行复位。扫描信号线SP*控制该像素驱动电路100的数据写入晶体管T2的导通和关断，并在数据写入晶体管T2的导通时，将数据信号线Data上的数据信号写到驱动晶体管T3的栅极。扫描信号线S2和扫描信号线S21可以控制阈值补偿晶体管T4的导通和关断，并且在阈值补偿晶体管T4导通时对驱动晶体管T3的阈值电压进行补偿。同时，扫描信号线SP控制复位晶体管T7的导通和关断，并且在复位晶体管T7导通时对与像素驱动电路100连接的发光元件200的阳极进行复位，即将复位信号线VREF2的复位信号传输至发光元件200的阳极。发光控制信号线EMIT控制第一发光控制晶体管T1和第二发光控制晶体管T6的导通和关断，并且在控制第一发光控制晶体管T1和第二发光控制晶体管T6导通时电源信号线PVDD传输的电源信号传输至发光元件200，从而实现发光元件200的显示和发光。进一步的，参考图2所示，像素驱动电路100还包括一个偏置晶体管T8，扫描信号线SP控制偏置晶体管T8的导通或关断，并在偏置晶体管T8导通时对驱动晶体管T3进行偏置调节，即将偏置电压信号线DVH的偏置信号传输至偏置晶体管T8，并且对驱动晶体管T3、第一发光控制晶体管T1、数据写入晶体管T2的连接节点(第二节点N2)进行偏置调节，保证驱动晶体管T3的工作稳定性。可以理解的是，偏置晶体管T8还可以与第三节点N3(驱动晶体管T3、第二发光控制晶体管T6、阈值补偿晶体管T4的连接节点)电连接，或者是偏置晶体管T8同时与第二节点N2和第三节点N3电连接。偏置电压信号线DVH的偏置信号包括使能电平和非使能电平，使能电平可使偏置晶体管T8导通；非使能电平可使偏置晶体管T8关断(或截止)。通过设置偏置晶体管T8，可以改善画面显示时的首帧亮度，避免首帧亮度过低，确保画面显示效果一致性较好。此外，在低频驱动下，漏电情况更加明显，通过控制偏置晶体管T8导通，利用偏置晶体管T8向驱动晶体管T3的源极和/或漏极写入偏置电压，可以使驱动晶体管T3的偏置状态与刚写入数据电压时的偏置状态维持一致，以提高驱动晶体管T3工作状态的稳定性，改善低频闪烁，从而提升显示面板10的画面显示效果。

示例性的，参考图3所示，以像素驱动电路100中的初始化晶体管T5和阈值补偿晶体管T4N型晶体管，其余的晶体管为P型晶体管为例。使能电平可使晶体管导通，非使能电平可使晶体管关断(或截止)。其中，发光控制信号EMIT的非使能电平为高电平，使能电平为低电平；扫描信号线S1和S2传输的信号的使能电平为高电平，非使能电平为低电平；扫描信号线SP和SP*传输的信号的使能电平为低电平，非使能电平为高电平。具体的，在像素驱动电路100的一个驱动周期Y中，发光控制信号线EMIT传输的栅极信号包括多个非使能电平阶段和多个使能电平阶段，多个非使能电平阶段和多个使能电平阶段交替排布，其中，当发光控制信号线EMIT为非使能电平时，第一发光控制晶体管T1和第二发光控制晶体管T6截止，当发光控制信号线EMIT为使能电平时，第一发光控制晶体管T1和第二发光控制晶体管T6导通。

进一步的，在像素驱动电路100的一个驱动周期Y中，包括数据写入阶段Y1、发光阶段Y2和发光保持阶段Y3，其中，数据写入阶段Y1包括发光控制信号EMIT的一个非使能电平阶段，发光阶段Y2包括发光控制信号EMIT的一个使能电平阶段，发光保持阶段Y3中，发光控制信号EMIT包括多个非使能电平阶段和至少一个使能电平阶段(图3中以一个使能电平阶段为例，进行举例说明)。同时在数据写入阶段Y1和发光阶段Y2中偏置电压信号线DVH的电平大小与发光保持阶段Y3中偏置电压信号线DVH的电平大小可以相同，也可以不同(图3中示意)。

进一步的，在数据写入阶段Y1中包括一个第一偏置调节阶段Y11，在第一偏置调节阶段Y11中扫描信号线SP传输的信号包括至少一个低电平期间，并且在该期间扫描信号线S2传输的信号包括至少一个高电平期间，换句话说，在第一偏置调节阶段Y11中，至少偏置晶体管T8和阈值补偿晶体管T4导通，偏置电压信号线DVH的偏置信号通过偏置晶体管T8传输至驱动晶体管T3，并且通过阈值补偿晶体管T4再传输至驱动晶体管T3的栅极，即在第一偏置调节阶段Y11，偏置信号可以对第一节点N1、第二节点N2和第三节点N3均进行偏置调节。

数据写入阶段Y1还包括一个初始化及第二偏置调节阶段Y12，初始化及第二偏置调节阶段Y12中扫描信号线S2传输的信号包括至少一个高电平期间，同时还存在扫描信号线S2传输的信号包括至少一个高电平期间，换句话说，在初始化及第二偏置调节阶段Y12中，初始化晶体管T5导通，后期阈值补偿晶体管T4也导通，初始化信号线VREF1可以通过初始化晶体管T5对驱动晶体管T3的栅极进行调节，初始化信号线VREF1还可以通过初始化晶体管T5和阈值补偿晶体管T4对第三节点N3进行调节。

数据写入阶段Y1还包括一个数据信号写入阶段Y13，数据信号写入阶段Y13中扫描信号线S2传输的信号包括高电平的期间，同时包括在扫描信号线SP*传输的信号包括至少一个低电平期间，换句话说，在数据信号写入阶段Y13中，数据写入晶体管T2和阈值补偿晶体管T4导通，数据信号Data可以通过数据写入晶体管T2和阈值补偿晶体管T4传输至驱动晶体管T3的栅极处。

数据写入阶段Y1还包括一个第三偏置调节阶段Y14，在第三偏置调节阶段Y14中扫描信号线SP传输的信号包括至少一个低电平期间，在该时间段可以通过偏置晶体管T8再对第二阶段N2进行偏置调节。

进一步的，若像素驱动电路100的一个驱动周期Y为低频周期，则驱动周期Y包括数据写入阶段Y1、发光阶段Y2和发光保持阶段Y3，若像素驱动电路100的一个驱动周期Y为高频周期，则驱动周期Y包括数据写入阶段Y1和发光阶段Y2。进一步的，参考图2所示，像素驱动电路100中的晶体管的种类具有多样性，可以同时存在氧化物晶体管(Indium GalliumZinc Oxide，IGZO)和低温多晶硅晶体管(Low Temperature Poly-Silicon，LTPS)，氧化物晶体管具有漏电流小等优势，低温多晶硅晶体管具有开关速度高、载流子迁移率高和功率小等优点。将LTPO与IGZO相结合的LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)的显示面板技术。该显示面板10不仅具有LTPS显示面板的高分辨率、高反应速度、高亮度、高开口率等优势，其还具有IGZO的漏电流小的优势。示例性地，第一发光控制晶体管T1、数据写入晶体管T2、驱动晶体管T3、第二发光控制晶体管T6、复位晶体管T7可以是PMOS晶体管；阈值补偿晶体管T4、初始化晶体管T5可以至少一个为PMOS晶体管，或者至少一个为NMOS晶体管，本发明实施例仅以阈值补偿晶体管T4、初始化晶体管T5均为NMOS晶体管为例进行说明。基于显示面板10的具体种类，本发明实施例不进行限定，可以根据实际的生产需求进行适应性的调整。

此外，阈值补偿晶体管T4和初始化晶体管T5可为单栅晶体管，也可以为双栅晶体管。当采用双栅晶体管时，以减小晶体管的漏电流，提升显示面板的显示效果。本发明仅以阈值补偿晶体管T4和初始化晶体管T5均为顶底双栅晶体管为例进行示意。

具体的，参考图2所示，像素驱动电路100包括驱动晶体管T3和数据写入晶体管T2，信号线101包括多条数据信号线Data。其中，数据写入晶体管T2耦接在数据信号线Data和驱动晶体管T3的栅极之间，当数据写入晶体管T2导通时，数据信号线Data传输的数据信号通过数据写入晶体管T2传输至驱动晶体管T3，实现驱动晶体管T3在数据写入阶段完成数据信号的写入过程。

进一步的，参考图4至图15所示，图5和图6示出显示面板10整体的结构示意图，需要说明的是，本发明实施例为了便于清晰的看出显示面板10整体的膜层结构，将膜层结构分成图5和图6进行示出。显示面板10由多层膜层交叠设置，为了清晰的了解膜层的具体设置位置，参考图4、图7至图15，将显示面板10中不同的膜层由底部到顶部一一示例出。依次包括第一有源层POLY、第一金属层M1、第二金属层MC、第二有源层IGZO、第一栅极层MG、第三金属层M2、第四金属层M3、第五金属层M4及发光元件200的阳极200a所在膜层RE。需要说明的是，显示面板10还包括衬底300和缓冲层310，上述膜层均设置在缓冲层310远离衬底300的一侧，同时在各个金属膜层之间还存在绝缘膜层400。基于显示面板10具体的膜层设置，可以根据实际的生产需求进行适应性的调整，如增加或减除部分膜层，本发明实施例对此不进行具体的限定。进一步的，参考图13所示，在显示面板10中数据信号线Data可以具有多条，并且数据信号线Data的设置可以是沿第一方向X延伸，并且多条数据信号线Data沿第二方向Y排列。

进一步的，参考图6、图13和图14所示，显示面板10的信号线101还包括多条电源信号线PVDD。电源信号线PVDD提供的电源信号可以通过驱动晶体管T3传输至发光元件200，从而实现发光元件200的发光。进一步的，参考图13和图14所示，电源信号线PVDD包括主体部PVDDa和连接部PVDDb，由图可知主体部PVDDa的宽度大于连接部PVDDb的宽度。示例性的，参考图13所示，当电源信号线PVDD沿第一方向X延伸，并且多条电源信号线PVDD沿第二方向Y排布时，沿第二方向Y，主体部PVDDa的宽度大于连接部PVDDb的宽度。参考图14所示，当电源信号线PVDD沿第二方向Y延伸，并且多条电源信号线PVDD沿第一方向X排布时，沿第一方向X，主体部PVDDa的宽度大于连接部PVDDb的宽度。进一步的，参考图6、图16和图17所示，显示面板10包括沿第一方向X延伸的电源信号线PVDD，沿第一方向延伸X的电源信号线PVDD与数据信号线Data同层设置。

进一步的，参考图2、图5和图15所示，发光元件200包括阳极200a，阳极200a与像素驱动电路100电连接。进一步的，发光元件200包括第一发光元件210，对应的第一发光元件210包括第一阳极210a。示例性的，第一发光元件210可以是红色发光元件或者蓝色发光元件，基于第一发光元件210的具体颜色，可以根据显示面板10不同的像素排布方式进行适应性的调整。

进一步的，参考图5、图6、图13和图15所示，沿垂直于衬底300所在的平面的方向，即沿显示面板10的厚度方向，第一阳极210a与数据信号线Data至少部分交叠。显示面板10在第一阳极210a与数据信号线Data存在交叠的情况下，数据信号线Data会与第一阳极210a产生信号的耦合，影响第一发光元件210的显示效果。换句话说，在数据信号线Data进行跳变时，由于其会与第一阳极210a产生信号的耦合，则会导致第一阳极210a的电位发生变化(如被拉高或者被拉低)，导致显示面板10中部分发光元件200出现显示过亮或者变暗的情况，影响显示面板10的显示效果。本发明实施例可以通过调整电源信号线PVDD的设置位置保证显示面板10的显示效果。具体的，参考图6、图13和图15所示，沿垂直于衬底300所在的平面的方向，第一阳极210a与主体部PVDDa至少部分交叠。第一阳极210a与交叠的主体部PVDDa形成电容，从而起到稳定第一阳极210a的信号，同时可以降低数据信号线Data或者其他走线对第一阳极210a的信号干扰。进一步的，调整主体部PVDDa与第一阳极210a存在交叠，还可以保证第一阳极210a的平坦性设计，有利于保证第一发光元件210出射的光线有均衡的光程，避免出现亮度或色度的偏差，保证显示面板10的显示效果。

综上，本发明实施例提供一种显示面板，该显示面板的电源信号线包括主体部和连接部，在垂直于衬底所在平面的方向上，第一阳极与数据信号线至少部分交叠的，同时第一阳极也与主体部分部至少部分交叠设置。通过调整主体部与第一阳极的交叠情况，可以避免或者缓解第一阳极和数据信号线产生信号干扰，从而保证显示面板的显示效果。

继续参考图6、图16和图17所示，沿第二方向Y，数据信号线Data的宽度为W1；沿多条电源信号线PVDD的排列方向上，主体部PVDDa的宽度为W2；其中，W2≥1.5*W1。

具体的，参考图6、图16和图17所示，以沿第一方向X延伸的电源信号线PVDD为例进行说明，沿其排列方向，即沿第二方向Y，主体部PVDDa的宽度大于数据信号线Data的宽度。

具体的，参考图17所示，沿第二方向Y，主体部PVDDa的宽度为W2，沿第二方向Y，数据信号线Data的宽度为W1，并且满足W2≥1.5*W1。

进一步的，参考图6和图16所示，对于图中标记的主体部PVDDa会因与其他膜层的跨层需求，导致其沿第二方向Y的宽度可以在不同的位置存在不同的宽度，例如图6和图16中的W2(1)和W2(2)。图中W2(1)＜W2(2)。具体的，沿第二方向Y，主体部PVDDa的宽度为W2(可以是W2(1)或W2(2))，沿第二方向Y，数据信号线Data的宽度为W1，均满足W2≥1.5*W1。总的来说，通过对主体部PVDDa和数据信号线Data的宽度进行限定，有效保证第一阳极210a与交叠的主体部PVDDa形成电容较大，有效的稳定第一阳极210a的信号，同时可以降低数据信号线Data或者其他走线对第一阳极210a的信号干扰。

图18是本发明实施例提供的另一种显示面板的结构示意图，图19是图16提供的一种显示面板中一部分结构的示意图，图20是图16提供的另一种显示面板中一部分结构的示意图，参考图6、图16至图20所示，显示面板10包括显示区AA和至少部分围绕显示区AA的非显示区NA；非显示区NA包括沿第一方向X位于显示区AA一侧的扇出区A1，显示区AA包括第一显示区AA1和第二显示区AA2，第二显示区AA2沿第二方向Y位于第一显示区AA1的至少一侧；扇出区A1包括多条扇出走线S0，第一显示区AA1和第二显示区AA2均包括多条数据信号线Data；数据信号线Data与扇出走线S0连接；其中，第二显示区AA2的数据信号线Data通过连接走线L0与扇出走线S0连接；连接走线L0位于显示区AA，且包括沿第一方向X延伸的第一连接线段L1和沿第二方向Y延伸的第二连接线段L2；在垂直于衬底300所在平面的方向上，至少一个第一阳极210a与至少一个连接走线L0交叠。

具体的，显示面板10包括显示区AA和非显示区NA，显示区AA包括发光元件(图中未具体示出)以及与发光元件连接的数据信号线Data等，用于实现显示面板10的显示功能。非显示区NA内包括与数据信号线Data连接的显示控制器，例如驱动芯片等(图中未具体示出)，通过显示控制器向数据信号线Data提供显示信号，进而驱动显示面板10实现显示的功能。非显示区NA围绕至少部分显示区AA，基于显示区AA和非显示区NA的具体位置，本发明实施例不进行具体的限定。

进一步的，参考图18所示，非显示区NA还包括扇出区A1，扇出区A1包括多条扇出走线S0，设置的扇出走线S0与多条数据信号线Data电连接，保证数据信号的稳定传输。

具体的，显示区AA包括第一显示区AA1和第二显示区AA2，沿第二方向Y，第二显示区AA2位于第一显示区AA1的两侧，第二显示区AA2相比于第一显示区AA1更靠近显示区AA的边界。其中，第一显示区AA1中的数据信号线Data直接可以与扇出走线S0电连接，第二显示区AA2中的数据信号线Data可以通过连接走线L0与扇出走线S0电连接，如此可以减少扇出走线S0的占用空间，进而减小扇出区A1的设置面积，有效的减小非显示区NA的占比，增加显示面板10显示区AA的占比，增加显示面板10的显示面积，提高用户体验。

具体的，连接走线L0包括第一连接线段L1和第二连接线段L2，第一连接线段L1沿第一方向X延伸，第二连接线段L2沿第二方向Y延伸，第一连接线段L1分别与第二连接线段L2以及第二显示区AA2中的数据信号线Data电连接，即保证通过连接走线L0实现第二显示区AA2中的数据信号线Data与扇出走线S0的电连接关系。

进一步的，第一连接线段L1和第二连接线段L2的延伸方向不同，可以将第一连接线段L1和第二连接线段L2设置在不同的膜层通过过孔的方式保证电连接关系。具体的，第二连接线段L2可以位于第一连接线段L1远离衬底300的一侧，示例性的，参考图6、图13和图14所示，第一连接线段L1可以位于第四金属层M3，第二连接线段L2可以位于第五金属层M4。参考图17所示，第一连接线段L1可以位于第五金属层M4，第二连接线段L2可以位于第四金属层M3。进一步的，参考图6、图16和图17所示，沿垂直于衬底300所在平面的方向上，或者说沿显示面板10的厚度方向上，第一阳极210a与连接走线L0存在交叠。通过保证连接走线L0与第一阳极210a的交叠设置也可以保证第一阳极210a的平坦性设计，有利于保证第一发光元件210出射的光线有均衡的光程，保证显示面板10的显示效果。进一步的，保证连接走线L0与第一阳极210a存在交叠，相当于发光元件200可以将部分连接走线L0进行覆盖，可以避免金属材质的连接走线L0对光线的传输方向进行改变等，同样也可以保证显示面板10的显示效果。需要说明的是，图16中第一连接线段L1与电源信号线PVDD存在交叠，便于清晰的看出连接走线L0和电源信号线PVDD的设置位置，可以参考图19和图20所示。示例性的，参考图16、图19和图20所示，数据信号线Data和电源信号线PVDD位于第四金属层M3，第一连接线段L1和第二连接线段L2位于第五金属层M4。

进一步的，在垂直于衬底300所在平面的方向上，对于第一阳极210a和连接走线L0的交叠设置的方式具有多样性，具体如下：

继续参考图6、图16和图17所示，在垂直于衬底300所在平面的方向上，至少一个第一阳极210a与同一连接走线L0的第一连接线段L1和第二连接线段L2均交叠。

具体的，至少存在一个第一阳极210a可以与第一连接走线L1沿显示面板10的厚度方向存在交叠，同时也与第二连接走线L2沿显示面板10的厚度方向存在交叠。示例性的，参考图6、图16和图17中的第一阳极210a(1)。

继续参考图6、图16和图17所示，在垂直于衬底300所在平面的方向上，至少一个第一阳极210a与两个第一连接线段L1交叠。

具体的，至少存在一个第一阳极210a可以与两条第一连接走线L1沿显示面板10的厚度方向存在交叠。示例性的，参考图6、图16和图17中的第一阳极210a(1)。

综上所述，通过合理设置第一阳极210a与连接走线L0的交叠方式，保证不同位置的第一阳极210a覆盖的连接走线L0的面积相同或者相近，或者说不同第一阳极210a的面积和其覆盖的连接走线L0的面积之间的比值相同或者相近，保证连接走线L0的设置对不同第一阳极210a的影响相同或者相近，其影响可以理解为连接走线L0对第一阳极210a平坦性的影响或者理解为连接走线L0中传输的信号对第一阳极210a信号的影响，保证不同第一发光元件210因连接走线L0的设置造成的影响相同或者相近，保证显示的均一性。

继续参考图18所示，显示面板10还包括辅助连接走线11；辅助连接走线11包括沿第一方向X延伸的第一辅助连接走线111和沿第二方向Y延伸的第二辅助连接走线线222中的至少之一；第一辅助连接走线111与第一连接线段L1同层设置，且与第一连接线段L1和第二连接线段L2绝缘；第二辅助连接走线112与第二连接线段L2同层设置，且与第一连接线段L1和第二连接线段L2绝缘。

进一步的，显示区AA还包括辅助连接走线11，辅助连接走线11包括第一辅助连接走线111和第二辅助连接走线112，参考图18所示，第一辅助连接走线111和第二辅助连接走线112均与连接走线L0绝缘设置，辅助连接走线11的设置可以对连接走线L0的长度进行补偿，例如第一辅助连接走线111可以用于补偿第一连接线段L1，第二辅助连接走线112用于补充第二连接线段L2。即通过设置辅助连接走线11实现连接走线L0设置区域在整体上布线均衡，保证不同区域走线设置的密度均衡，进而避免因走线设置不均衡在成显示面板10中不同区域的光线反射率不同，避免出现显示面板10显示效果不均衡的情况。

进一步的，辅助连接走线11可以与固定电位端电连接，一方面可以避免因辅助连接走线11电位浮空耦合其他信号对显示造成干扰，另一方面与固定电位端并联，可以降低固定信号端或者固定电位信号线上的电阻，保证固定电位信号在传输过程中的损耗较小。

图21是本发明实施例提供的另一种显示面板的结构示意图，图21中数据线以及电源信号线的设置方式与图6中数据线以及电源信号线的设置方式相同；图22是本发明实施例提供的另一种显示面板的结构示意图，图22中数据线以及电源信号线的设置方式与图16中数据线以及电源信号线的设置方式相同；图23是本发明实施例提供的另一种显示面板的结构示意图，图23中数据线以及电源信号线的设置方式与图17中数据线以及电源信号线的设置方式相同；参考图18、图21至图23所示，第一辅助连接走线111与第一连接线段L1之间存在间隙d，第二辅助连接走线112与第二连接线段L2之间存在间隙d；在垂直于衬底300所在平面的方向上，至少一个第一阳极210a与间隙d交叠。

具体的，参考图18中区域d所示，因辅助连接走线11和连接走线L0的绝缘设置，第一辅助连接走线111与第一连接线段L1之间会存在间隙d，第二连接线段L2与第二辅助连接走线112之间也会存在间隙d。

进一步的，参考图21至图23中区域d所示，存在至少部分间隙在衬底300所在平面上的正投影与发光元件200在衬底300所在平面上的正投影交叠，可以理解为显示面板10中至少一个第一阳极210a在衬底300处的投影可以将间隙d在衬底300处的投影进行覆盖，即可以保证设置的间隙d被遮挡，保证不同区域走线设置的密度均衡，进而避免因走线设置不均衡在成显示面板10中不同区域的光线反射率不同，避免出现显示面板10显示效果不均衡的情况。

继续参考图21至图23所示，第一辅助连接走线111与第一连接线段L1之间存在第一间隙d1，第二辅助连接走线112与第二连接线段L2之间存在第二间隙d2；在垂直于衬底300所在平面的方向上，至少一个第一阳极210a与第一间隙d1交叠。

具体的，沿第一方向X，第一辅助连接走线111和第一连接线段L1之间的间隙d为第一间隙d1，通过第一间隙d1保证第一辅助连接走线111和第一连接线段L1的绝缘设置。沿第二方向Y，第二辅助连接走线112和第二连接线段L2之间的间隙d为第二间隙d2，通过第二间隙d2保证第二辅助连接走线112和第二连接线段L2的绝缘设置。

进一步的，显示面板10中存在至少一个第一阳极210a与第一间隙d1在垂直于衬底300所在平面的方向上交叠。换句话说，至少存在一个第一阳极210a可以将第一间隙d1进行覆盖，保证设置的第一间隙d1被遮挡，保证不同区域走线设置的密度均衡，保证显示面板10中不同区域的光线反射率向相同。其中，对第一间隙d1的遮挡方式具有多样性，可以理解为，根据显示面板10中不同的膜层设置方式，可以由不同位置的阳极200a对第一间隙d2进行覆盖。示例性的，参考图21、图22和图23所示，图中的第一阳极210a(2)沿显示面板10的厚度方向与第一间隙d1存在交叠。

图24是本发明实施例提供的另一种显示面板的结构示意图，参考图21至图24所示，图24中数据线以及电源信号线的设置方式与图17中数据线以及电源信号线的设置方式相同，第一辅助连接走线111与第一连接线段L1之间存在第一间隙d1，第二辅助连接走线112与第二连接线段L2之间存在第二间隙d2；显示面板10还包括第二发光元件220，第二发光元件220的发光颜色与第一发光元件210的发光颜色不同，第二发光元件220包括第二阳极220a；在垂直于衬底300所在平面的方向上，至少一个第一阳极210a与第二间隙d2交叠，和/或，至少一个第二阳极220a与第二间隙d2交叠。

具体的，对于第二辅助走线112和第二连接线段L2之间的第二间隙d2，显示面板10中存在200a对第二间隙d2进行覆盖，保证设置的第二间隙d2被遮挡，保证不同区域走线设置的密度均衡，保证显示面板10中不同区域的光线反射率向相同。

其中，对第二间隙d2的遮挡方式具有多样性，可以理解为，根据显示面板10中不同的膜层设置方式，可以由不同的发光元件200的阳极200a对第二间隙d2进行覆盖。

示例性的，参考图22和图23所示，至少存在一个第一阳极210a(图中的第一阳极210a(3))将第二间隙d2进行覆盖，保证设置的第二间隙d2被遮挡。

进一步的，显示面板10的发光元件200还包括第二发光元件220，第一发光元件210和第二发光元件220对应的发光元件200存在差异。示例性的，第一发光元件210可以是红色发光元件或者蓝色发光元件，而第二发光元件220可以是绿色发光元件，基于第一发光元件210和第二发光元件220的具体颜色，可以根据显示面板10不同的像素排布方式进行适应性的调整。进一步的，参考图21至图24所示，第二发光元件220包括的阳极200a为第二阳极220a。

示例性的，参考图21和图24所示，至少存在一个第二阳极210a(图中的第二阳极220a(1))将第二间隙d2进行覆盖，保证设置的第二间隙d2被遮挡。需要说明的是，图23和图24实则为一种膜层设置方式的显示面板10，可以理解为显示面板10在该膜层设置方式下，第二间隙d2可以被第一阳极210a和/或第二阳极220a进行遮挡。基于具体的遮挡方式，本发明实施例可以根据实际的显示面板10进行适应性的调整。

总的来说，参考图21所示，第一辅助连接走线111位于第四金属层M3，第二辅助连接走线112位于第五金属层M4，进一步的，沿显示面板10的厚度方向上，第一阳极210a与至少部分第一辅助连接走线111和第二辅助连接走线112存在交叠，其中存在一个第一阳极210a可以与一条第一辅助连接走线111或者两条第一辅助连接走线111存在交叠。参考图23和图24所示，第一辅助连接走线111可以与第五金属层M4所在膜层同层设置，第二辅助连接走线112位于第三金属层M2，进一步的，沿显示面板10的厚度方向上，第一阳极210a与至少部分第一辅助连接走线111和第二辅助连接走线112存在交叠，其中存在一个第一阳极210a可以与一条第一辅助连接走线111或者两条第一辅助连接走线111存在交叠。参考图22所示，数据信号线Data和电源信号线PVDD位于第四金属层M3，第一辅助连接走线111和第二辅助连接走线112位于第五金属层M4，进一步的，沿显示面板10的厚度方向上，第一阳极210a与至少部分第一辅助连接走线111和第二辅助连接走线112存在交叠，其中存在一个第一阳极210a可以与一条第一辅助连接走线111或者两条第一辅助连接走线111存在交叠。

综上所述，通过合理设置第一阳极210a与辅助连接走线11的交叠方式，保证不同位置的第一阳极210a覆盖的辅助连接走线11和连接走线L0总的面积和相同或者相近，或者说不同第一阳极210a的面积和其覆盖的连接走线L0与辅助连接走线11的面积和之间的比值相同或者相近，保证连接走线L0与辅助连接走线11的设置对不同第一阳极210a的影响相同或者相近，其影响可以理解为连接走线L0与辅助连接走线11对第一阳极210a平坦性的影响或者理解为连接走线L0中传输的信号对第一阳极210a信号的影响。

继续参考图18所示，非显示区NA还包括电源总线；辅助连接走线11与电源总线电连接。

具体的，非显示区NA包括电源总线(图中未具体示出)，非显示区NA的电源总线与显示区AA的电源信号线PVDD电连接，换句话说，电源信号线PVDD中传输的电源信号由电源总线进行提供。

进一步的，辅助连接走线11与电源总线的电连接，可以是辅助连接走线11通过位于显示区的电源信号线PVDD，与电源总线实现电连接。通过将辅助连接走线11与电源总线电连接，可以降低电源信号线PVDD的电阻，保证电源信号的传输效果，同时还可以保证辅助连接走线11不会感应或者耦合其他电位信号，避免辅助连接走线11影响其他走线的电位稳定性，进而保证显示面板10中信号的稳定传输，保证显示面板10的显示效果。

图25是图17提供的一种显示面板中一部分结构的示意图，图26是图17提供的另一种显示面板中一部分结构的示意图，参考图6、图13、图14、图16、图17、图19、图20、图25和图26所示，在垂直于衬底300所在平面的方向上，第一连接线段L1与数据信号线Data同层设置，或者第一连接线段L1位于数据信号线Data远离衬底300的一侧；第二连接线段L2与第一连接线段L1同层设置，或者，第二连接线段L2与第一连接线段L1位于相邻两层金属层中。

具体的，连接走线L0的第一连接线段L1和第二连接线段L2的设置位置具有灵活性，可以根据显示面板10不同的膜层的设置方式，调整第一连接线段L1和第二连接线段L2的所在膜层位置。

示例性的，图6、图13和图14所示一种显示面板10的膜层设置方式，在该显示面板10中第一连接线段L1和数据信号线Data同层设置。进一步的，在该显示面板10中，第二连接线段L2与第一连接线段L1位于相邻两层金属层，参考图4所示，其相邻的两层金属是沿显示面板10的厚度方向上，相邻的金属材质的膜层，例如第四金属层M3和第五金属层M4，并且在相邻的金属膜层之间会存在绝缘层400。具体的，第一连接线段L1可以位于第四金属层M3，第二连接线段L2可以位于第五金属层M4，即第一连接线段L1位于第二连接线段L2更靠近衬底300一侧。

示例性的，图17、图25和图26所示一种显示面板10的膜层设置方式，在该显示面板10中第一连接线段L1和数据信号线Data也同层设置。进一步的，在该显示面板10中，第二连接线段L2与第一连接线段L1位于相邻两层金属层，参考图4所示，其相邻的两层金属是沿显示面板10的厚度方向上，相邻的金属材质的膜层，例如第四金属层M3和第五金属层M4，并且在相邻的金属膜层之间会存在绝缘层400。进一步的，在该显示面板10中，第一连接线段L1可以位于第五金属层M4置，第二连接线段L2可以位于第四金属层M3，即第一连接线段L1位于第二连接线段L2更远离衬底300一侧。

示例性的，图16、图19和图20所示一种显示面板10的膜层设置方式，在该显示面板10中第一连接线段L1和数据信号线Data异层设置，同时，第二连接线段L2和数据信号线Data也异层设置。其中，第一连接线段L1位于数据信号线Data靠近衬底300的一侧。进一步的，在该显示面板10中，第一连接线段L1和第二连接线段L2可以同层设置，例如，连接走线L0均位于第五金属层M4。

继续参考图4、图6、图16和图17所示，显示面板10还包括位于像素驱动电路100所在膜层与发光元件200所在膜层之间的有机绝缘层410、第四金属层M3和第五金属层M4，第四金属层M3位于有机绝缘层410远离像素驱动电路100的一侧，第五金属层M4位于第四金属层M3远离像素驱动电路100的一侧；数据信号线Data位于第四金属层M3或者第五金属层M4；电源信号线PVDD位于第四金属层M4或者第五金属层M5。

具体的，参考图4所示，显示面板10还包括有机绝缘层410、第四金属层M3和第五金属层M5，并且有机绝缘层410、第四金属层M3和第五金属层M5位于像素驱动电路100和发光元件200之间。其中，有机绝缘层410位于第四金属层M3和第五金属层M4之间，避免第四金属层M3和第五金属层M4的短接。

进一步的，对于可以将数据信号线Data和电源信号线PVDD等走线设置在第四金属层M3和/或第五金属层M4。示例性的，参考图6、图13和图14所示，数据信号线Data和图中沿第一方向X延伸的电源信号线PVDD设置在第四金属层M3，同时也将第一连接线段L1置于第四金属层M3。图中沿第二方向Y延伸的电源信号线PVDD和第二连接线段L2置于第五金属层M4。可以理解为该实施例中，传输电源信号的走线均设置在像素驱动电路100和发光元件200之间的膜层处。

示例性的，参考图16、图19和图20所示，数据信号线Data和图中沿第一方向X延伸的电源信号线PVDD设置在第四金属层M3，第一连接线段L1和第二连接线段L2设置于第五金属层M4。在该实施例中，沿第二方向Y传输的电源信号的走线可以设置在像素驱动电路100中，可以是像素驱动电路100中的第二金属层MC。

示例性的，参考图17、图25和图26所示，数据信号线Data和图中沿第一方向X延伸的电源信号线PVDD设置在第五金属层M4，同时也将第一连接线段L1置于第五金属层M4。图中沿第二方向Y延伸的电源信号线PVDD和第二连接线段L2置于第四金属层M3。可以理解为该实施例中，传输电源信号的走线均设置在像素驱动电路100和发光元件200之间的膜层处。

继续参考图6、图13、图16、图17、图19和图26所示，电源信号线PVDD包括第一电源信号线PVDD1，第一电源信号线PVDD1沿第一方向X延伸，多条第一电源信号线PVDD1沿第二方向Y排列；第一电源信号线PVDD1包括沿第一方向X排列的第一主体部PVDD1a和第一连接部PVDD1b，第一主体部PVDD1a在第二方向Y上的宽度大于第一连接部PVDD1b在第二方向Y上的宽度；在垂直于衬底300所在平面的方向上，第一阳极210a与第一主体部PVDD1a至少部分交叠。

具体的，参考图6、图16和图17所示，电源信号线PVDD包括多条沿第一方向X延伸的第一电源信号线PVDD1，并且多条第一电源信号线PVDD1沿第二方向Y进行排列。可以理解为在图6、图16和图17中，第一电源信号线PVDD1为图中的纵向电源信号线PVDD。

进一步的，电源信号线PVDD包括主体部PVDDa和连接部PVDDb，对应的，第一电源信号线PVDD1包括第一主体部PVDD1a和第一连接部PVDD1b。继续参考图13、图19和图26所示，沿第二方向Y，第一电源信号线PVDD1的第一主体部PVDD1a的宽度大于第一连接部PVDD1b的宽度。

进一步的，结合图6和图13对应参考，结合图16和图19对应参考，结合图17和25对应参考，可知第一阳极210a与宽度较宽的部分第一主体部PVDD1a存在交叠，可以保证第一电源信号线PVDD1与第一阳极210a沿显示面板10厚度方向的交叠面积，可以有利于保证第一阳极210a的平坦性设计，有利于保证第一发光元件210出射的光线由均衡的光程，保证显示面板10的显示效果。进一步的，还可以保证第一阳极210a与第一主体部PVDD1a形成的电容更加稳定，从而温度第一阳极210a的信号，同时可以降低数据信号线Data或者其他走线对第一阳极210a的信号干扰。

继续参考图6、图13、图16、图17、图19和图26所示，在垂直于衬底300所在平面的方向上，第一阳极210a与第一连接部PVDD1b至少部分交叠。

具体的，沿第一方向X，第一连接部PVDD1b的两端可以连接两个第一主体部PVDD1a，第一主体部PVDD1a的两端可以连接两个第一连接部PVDD1b。

进一步的，结合图6和图13对应参考，结合图16和图19对应参考，结合图17和25对应参考，可知第一阳极210a与部分第一连接部PVDD1b也存在交叠。具体的，参考图6中的区域p1，图16中的区域p2以及图17中的区域p3。换句话说，第一电源信号线PVDD1无论是第一主体部PVDD1a还是第一连接部PVDD1b均会与第一阳极210a沿显示面板10的厚度方向上存在交叠，保证了第一电源信号线PVDD1对第一阳极210a平坦性的调整，同时也保证第一电源信号线PVDD1有效的降低数据信号线Data或者其他走线对第一阳极210a的信号干扰。

继续参考图6、图13、图16和图19所示，第一主体部PVDD1a包括主体部本体PVDD1aa和主体过渡部PVDD1ab，主体过渡部PVDD1ab连接主体部本体PVDD1aa和所述第一连接部PVDD1b，沿第二方向Y，主体过渡部PVDD1ab的宽度小于主体部本体PVDD1aa的宽度且大于第二连接部PVDD1b的宽度；在垂直于衬底300所在平面的方向上，第一阳极210a与主体部过渡部PVDD1ab交叠。

具体的，参考图13和图19所示，第一主体部PVDD1a可以包括主体部本体PVDD1aa和主体过渡部PVDD1ab，并且沿第二方向Y，主体部本体PVDD1aa的宽度大于主体过渡部PVDD1ab的宽度。其中，主体过渡部PVDD1ab相当于第一主体部PVDD1a中的过渡区域，用于将第二方向Y宽度较大的PVDD1aa与第一连接部PVDD1b进行电连接，保证第一电源信号线PVDD1的连续。

进一步的，结合图6和图13对应参考，结合图16和图19对应参考，可知第一阳极210a与部分主体过渡部PVDD1ab也存在交叠。具体的，可以参考图6中的区域q1以及图16中区域q2。如此可以保证第一电源信号线PVDD1与第一阳极210a沿显示面板10厚度方向的交叠面积，可以有利于保证第一阳极210a的平坦性设计，有利于保证第一发光元件210出射的光线由均衡的光程，保证显示面板10的显示效果。进一步的，还可以保证第一阳极210a与第一主体部PVDD1a的正对面积，保证两者形成的电容更加稳定，从而温度第一阳极210a的信号，同时可以降低数据信号线Data或者其他走线对第一阳极210a的信号干扰。

继续参考图6、图13、图16和图19所示，沿第二方向Y，数据信号线Data的宽度为W1，主体部本体PVDD1aa的宽度为W21，主体过渡部PVDD1ab的宽度为W22，第一连接部PVDD1b的宽度为W3；其中，W21≥4*W1，W22≥1.5*W1、W3＜1.5W1。

具体的，结合参考图6和图13所示，结合参考图16和图19所示，对于第一电源信号线PVDD1，沿其排列方向，即沿第二方向Y，主体部本体PVDD1aa的宽度大于主体过渡部PVDD1ab的宽度，主体过渡部PVDD1ab的宽度大于第一连接部PVDD1b的宽度，第一连接部PVDD1b的宽度大于数据信号线Data的宽度。

具体的，参考图13和图19所示，沿第二方向Y，数据信号线Data的宽度为W1，主体部本体PVDD1aa的宽度为W21，主体过渡部PVDD1ab的宽度为W22，第一连接部PVDD1b的宽度为W3，并且宽度关系满足W21≥4*W1，W22≥1.5*W1、W3＜1.5W1。

进一步的，参考图13和图19所示，对于第一电源信号线PVDD1会因与其他膜层的跨层需求，导致其沿第二方向Y的宽度可以在不同的位置存在不同的宽度，总的来说，通过对第一主体部PVDD1a的主体部本体PVDD1aa和主体过渡部PVDD1ab与数据信号线Data的宽度进行限定，同时还对第一连接部PVDD1b与数据信号线Data的宽度进行限定，有效保证第一阳极210a与交叠的第一电源信号线PVDD1形成电容较大，有效的稳定第一阳极210a的信号，同时可以降低数据信号线Data或者其他走线对第一阳极210a的信号干扰。

继续参考图6、图13、图16和图19所示，发光元件200还包括第二发光元件220，第二发光元件220的发光颜色与第一发光元件210的发光颜色不同；第二发光元件220包括第二阳极220a，在垂直于衬底300所在平面的方向上，第二阳极220a与主体部本体PVDD1aa交叠。

具体的，发光元件200包括第一发光元件210和第二发光元件220，第一发光元件210和第二发光元件220的发光颜色不同。示例性的，第一发光元件210可以发红色光线和蓝色光线，第二发光元件220可以发绿色光线。

进一步的，第一发光元件210包括第一阳极210a，第二发光元件220包括第二阳极210b。其中，第二阳极220a沿垂直于衬底300所在的平面方向上，与主体部本体PVDD1aa存在交叠。可以保证第一电源信号线PVDD1与第二阳极220a沿显示面板10厚度方向的交叠面积，可以有利于保证第二阳极220a的平坦性设计，有利于保证第二发光元件220出射的光线由均衡的光程，保证显示面板10的显示效果。进一步的，还可以保证第二阳极220a与主体部本体PVDD1aa形成的电容更加稳定，从而温度第二阳极220a的信号，同时可以降低数据信号线Data或者其他走线对第二阳极220a的信号干扰。

示例性的，结合参考图6、图13和图15所示，沿显示面板10的厚度方向，第一阳极210a与第一主体部PVDD1a至少部分交叠(可以参考图6中区域q1)，第二阳极220a与主体部本体PVDD1aa至少部分交叠(可以参考图6中区域z1)。结合图16和图19所示，沿显示面板10的厚度方向，第一阳极210a与第一主体部PVDD1a至少部分交叠(可以参考图16中区域q2)，第二阳极220a与主体部本体PVDD1aa至少部分交叠(可以参考图16中区域z2)。

总的来说，通过调整第一电源信号线PVDD1的设置位置，可以保证第一阳极210a和第二阳极220a均与第一电源信号线PVDD1沿显示面板10的厚度方向，存在一定的交叠区域，保证第一发光元件210和第二发光元件220的平坦化设计，同时也避免其他走线对第一发光元件210和第二发光元件220出光效果的影响，保证显示面板10整体的显示效果。

图27是本发明实施例提供的另一种显示面板的结构示意图，图28是本发明实施例提供的另一种显示面板的结构示意图，图29是本发明实施例提供的另一种显示面板的结构示意图，参考图2、图13、图19、图27至图29所示，第一电源信号线PVDD1与数据信号线Data同层设置；像素驱动电路100还包括第一发光控制晶体管T1，第一发光控制晶体管T1耦接在电源信号线PVDD与驱动晶体管T3的第一极之间；像素驱动电路100包括沿第二方向Y排列的第一像素驱动电路100a和第二像素驱动电路100b，第一像素驱动电路100a的第一发光控制晶体管T1和第二像素驱动电路100b的第一发光控制晶体管T1通过同一过孔与电源信号线PVDD电连接；数据信号线Data包括第一数据信号线Data1和第二数据信号线Data2，第一数据信号线Data1与第一像素驱动电路100a中的数据写入晶体管T2电连接，第二数据信号线Data2与第二像素驱动电路100b中的数据写入晶体管T2电连接；沿第二方向Y，第一数据信号线Data1和第二数据信号线Data2位于相邻两条第一电源信号线PVDD1之间。

具体的，参考图2所示，像素驱动电路100还包括第一发光控制晶体管T1，第一发光控制晶体管T1的输入端与电源信号线PVDD电连接，在第一发光控制晶体管T1导通时，电源信号线PVDD传输的电源信号可以通过第一发光控制晶体管T1传输至驱动晶体管T3。

进一步的，参考图27所示，像素驱动电路100包括沿第二方向Y排布的第一像素驱动电路100a和第二像素驱动电路100b。需要说明的是，图27和图5为同一附图，为便于清晰的看出附图标记，通过图27示出第一像素驱动电路100a和第二像素驱动电路100b。图27仅仅示出像素驱动电路100中的膜层，对于数据信号线Data和至少部分电源信号线PVDD的膜层可以通过图28和图29示出。同样，图28和图6为同一附图，图29和图16为同一附图，均为了更清晰的看出附图标记。

具体的，结合参考图27、图28和图13，或者结合参考图27、图29和图19，第一电源信号线PVDD1与数据信号线Data同层设置。其中第一电源信号线PVDD1用于与第一发光控制晶体管T1的输入端电连接，数据信号线Data用于与数据写入晶体管T2的输入端电连接。

进一步的，参考图27所示，第一像素驱动电路100a和第二像素驱动电路100b中的第一发光控制晶体管T1可以通过同一过孔与电源信号线PVDD电连接。

示例性的，结合参考图27和图28所示，第一像素驱动晶体管100a和第二像素驱动晶体管100b中的两个第一发光控制晶体管T1可以在图28中的区域f1处实现与沿第二方向Y延伸的电源信号线PVDD电连接，即保证两个第一发光控制晶体管T1可以通过一个过孔连接相对的电源信号线PVDD。

示例性的，结合参考图27、图29和图9所示，该显示面板10中沿第一方向X延伸的电源信号线PVDD位于第四金属层M3，沿第二方向Y延伸的电源信号线PVDD可以位于第二金属层MC。其中，第一像素驱动晶体管100a和第二像素驱动晶体管100b中的两个第一发光控制晶体管T1可以在图9中的区域f2处实现与沿第二方向Y延伸的电源信号线PVDD电连接，即保证两个第一发光控制晶体管T1可以通过一个过孔连接相对的电源信号线PVDD。

进一步的，参考图27和图28，或者参考图27和图29，数据信号线Data包括第一数据信号线Data1和第二数据信号线Data2。具体的，第一数据信号线Data1与第一像素驱动电路100a中数据写入晶体管T2电连接，第二数据信号线Data2与第二像素驱动电路100b中数据写入晶体管T2电连接。参考图28和图29所示，沿第二方向Y，与第一像素驱动电路100a和第二像素驱动电路100b连接的两条数据信号线Data，设置在相邻的两个第一电源信号线PVDD1之间。图28以及图29示出的数据信号线Data与电源信号线PVDD的相对位置关系，可以作为显示面板中数据信号线Data与电源信号线PVDD之间位置关系的一种示例，其设置方式可以保证在同一膜层中容纳数据信号线Data与电源信号线PVDD，也可以保证数据信号线Data与电源信号线PVDD与像素驱动电路之间的连接方式简单。

继续参考图6、图13、图14和图15所示，电源信号线PVDD包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第二方向Y延伸，多条第二电源信号线PVDD2沿第一方向X排列；第二电源信号线PVDD2包括沿第二方向Y排列的第二主体部PVDD2a和第二连接部PVDD2b，第二主体部PVDD2a在第一方向X上的宽度大于第二连接部PVDD2b在第一方向X上的宽度；在垂直于衬底300所在平面的方向上，第一阳极210a与第二主体部PVDD2a交叠。

具体的，参考图6、图13、图14和图15所示，电源信号线PVDD还包括多条沿第二方向Y延伸的第二电源信号线PVDD2，并且多条第二电源信号线PVDD2沿第一方向X进行排列。可以理解为在图6和图14中，第二电源信号线PVDD2为图中的横向电源信号线PVDD，并且第二电源信号线PVDD2与第五金属层M4同层设置。

进一步的，电源信号线PVDD包括主体部PVDDa和连接部PVDDb，对应的，第二电源信号线PVDD2包括第二主体部PVDD2a和第二连接部PVDD2b。继续参考图14所示，沿第一方向X，第二电源信号线PVDD2的第二主体部PVDD2a的宽度大于第二连接部PVDD2b的宽度。

进一步的，结合图6和图14对应参考，可知第一阳极210a与宽度较宽的第二主体部PVDD2a存在交叠，可以保证第二电源信号线PVDD2与第一阳极210a沿显示面板10厚度方向的交叠面积，可以有利于保证第一阳极210a的平坦性设计，有利于保证第一发光元件210出射的光线由均衡的光程，保证显示面板10的显示效果。进一步的，还可以保证第一阳极210a与第二主体部PVDD2a形成的电容更加稳定，从而温度第一阳极210a的信号，同时可以降低数据信号线Data或者其他走线对第一阳极210a的信号干扰。

继续参考图6、图13至图15所示，第二电源信号PVDD2位于数据信号线Data所在膜层与第一阳极210a所在膜层之间；且在垂直于衬底300所在平面的方向上，第二主体部PVDD2a与数据信号线Data交叠。

具体的，参考12和图14所示，第二电源信号线PVDD2所在的膜层位于数据信号线Data所在膜层靠近第一阳极210a所在膜层的一侧。可以理解为，在垂直于衬底300所在平面的方向上，第二电源信号线PVDD2位于第一阳极210a所在膜层和数据信号线Data所在膜层之间。进一步的，参考图6所示，第二主体部PVDD2a与数据信号线Data存在交叠，第二电源信号线PVDD2可以对数据信号线Data起到一定的屏蔽作用，进而避免数据信号线Data对第一阳极210a产生信号的干扰，进而保证显示面板10整体的显示效果。

继续参考图17、图25和图26所示，电源信号线PVDD还包括第二电源信号线PVDD2，第二电源信号线PVDD2沿第二方向Y延伸，多条第二电源信号线PVDD2沿第一方向X排列；第二电源信号线PVDD2包括沿第二方向Y排列的第二主体部PVDD2a和第二连接部PVDD2b，第二主体部PVDD2a在第一方向X上的宽度大于第二连接部PVDD2b在第一方向X上的宽度；发光元件200还包括第二发光元件220，第二发光元件220的发光颜色与第一发光元件210的发光颜色不同；第二发光元件220包括第二阳极220a，在垂直于衬底300所在平面的方向上，第二阳极220a与第二主体部PVDD2a交叠。

具体的，参考图17、图25和图26所示，电源信号线PVDD还包括多条沿第二方向Y延伸的第二电源信号线PVDD2，并且多条第二电源信号线PVDD2沿第一方向X进行排列。可以理解为在图17和图25中，第二电源信号线PVDD2为图中的横向电源信号线PVDD，并且第二电源信号线PVDD2与第四金属层M3同层设置。

进一步的，电源信号线PVDD包括主体部PVDDa和连接部PVDDb，对应的，第二电源信号线PVDD2包括第二主体部PVDD2a和第二连接部PVDD2b。继续参考图25所示，沿第一方向X，第二电源信号线PVDD2的第二主体部PVDD2a的宽度大于第二连接部PVDD2b的宽度。

具体的，发光元件200包括第一发光元件210和第二发光元件220，第一发光元件210和第二发光元件220的发光颜色不同。示例性的，第一发光元件210可以发红色光线和蓝色光线，第二发光元件220可以发绿色光线。进一步的，第一发光元件210包括第一阳极210a，第二发光元件220包括第二阳极210b。其中，参考图17和图25所示，第二阳极220a沿垂直于衬底300所在的平面方向上，与第二主体部PVDD2a存在交叠。可以保证第二电源信号线PVDD2与第二阳极220a沿显示面板10厚度方向的交叠面积，可以有利于保证第二阳极220a的平坦性设计，有利于保证第二发光元件220出射的光线由均衡的光程，保证显示面板10的显示效果。进一步的，还可以保证第二阳极220a与第二主体部PVDD2a形成的电容更加稳定，从而温度第二阳极220a的信号，同时可以降低数据信号线Data或者其他走线对第二阳极220a的信号干扰。

进一步的，参考图16、图25和图26所示，第二电源信号线PVDD2位于数据信号线Data靠近衬底300的一侧。

具体的，参考图16、图25和图26所示，第一电源信号线PVDD1可以与数据信号线Data同层设置，示例性的，第一电源信号线PVDD1可以与数据信号线Data均位于第五金属层M4。进一步的，第二电源信号线PVDD2可以位于数据信号线Data靠近衬底300的一侧，示例性的，第二电源信号线PVDD2位于第四金属层M3。换句话说，第一电源信号线PVDD1和第二电源信号线PVDD2为异层设置。

图30是本发明实施例提供的另一种显示面板的结构示意图，继续参考图2、图26、图27和图30所示，第一电源信号线PVDD1与数据信号线Data同层设置；像素驱动电路100还包括第一发光控制晶体管T1，第一发光控制晶体管T1耦接在电源信号线PVDD与驱动晶体管T3的第一极之间；像素驱动电路100包括沿第二方向Y排列的第一像素驱动电路100a和第二像素驱动电路100b，第一像素驱动电路100a的第一发光控制晶体管T1和所述第二像素驱动电路100b的第一发光控制晶体管T1通过同一过孔与电源信号线PVDD电连接；数据信号线Data包括第一数据信号线Data1和第二数据信号线Data2，第一数据信号线Data1与第一像素驱动电路100a中的数据写入晶体管T2电连接，第二数据信号线Data2与第二像素驱动电路100b中的数据写入晶体管T2电连接；沿第二方向Y，第一电源信号线PVDD1设置于第一数据信号线Data1和第二数据信号线Data2之间。

具体的，参考图2所示，像素驱动电路100还包括第一发光控制晶体管T1，第一发光控制晶体管T1的输入端与电源信号线PVDD电连接，在第一发光控制晶体管T1导通时，电源信号线PVDD传输的电源信号可以通过第一发光控制晶体管T1传输至驱动晶体管T3。

进一步的，参考图27所示，像素驱动电路100包括沿第二方向Y排布的第一像素驱动电路100a和第二像素驱动电路100b。需要说明的是，图27和图5为同一附图，为便于清晰的看出附图标记，通过图27示出第一像素驱动电路100a和第二像素驱动电路100b。图27仅仅示出像素驱动电路100中的膜层，对于数据信号线Data和至少部分电源信号线PVDD的膜层可以通过图30示出。同样，图30和图17为同一附图，同样也用于更清晰的看出附图标记。

具体的，结合参考图27、图26和图30，第一电源信号线PVDD1与数据信号线Data同层设置。其中第一电源信号线PVDD1用于与第一发光控制晶体管T1的输入端电连接，数据信号线Data用于与数据写入晶体管T2的输入端电连接。

示例性的，结合参考图27、图26和图30所示，该显示面板10中沿第一方向X延伸的电源信号线PVDD位于第五金属层M4，沿第二方向Y延伸的电源信号线PVDD可以位于第四金属层M3。其中，第一像素驱动晶体管100a和第二像素驱动晶体管100b中的两个第一发光控制晶体管T1可以在图30中的区域f3处实现与沿第一方向X延伸的电源信号线PVDD电连接，即保证两个第一发光控制晶体管T1可以通过一个过孔连接相对的电源信号线PVDD。

进一步的，参考图27和图30，数据信号线Data包括第一数据信号线Data1和第二数据信号线Data2。具体的，第一数据信号线Data1与第一像素驱动电路100a中数据写入晶体管T2电连接，第二数据信号线Data2与第二像素驱动电路100b中数据写入晶体管T2电连接。参考图30所示，沿第二方向Y，与第一像素驱动电路100a和第二像素驱动电路100b连接的两条数据信号线Data之间设置第一电源信号线PVDD1。可以理解为通过第一电源信号线PVDD1设置位置，可以减少第一阳极210a和数据信号线Data之间的正对面积，进而可以有效的减弱数据信号线Data对第一阳极210a的信号干扰，从而保证显示面板10的显示效果。并且，图30示出的数据信号线Data与电源信号线PVDD的相对位置关系，可以作为显示面板中数据信号线Data与电源信号线PVDD之间位置关系的一种示例，其设置方式可以保证在同一膜层中容纳数据信号线Data与电源信号线PVDD，也可以保证数据信号线Data与电源信号线PVDD与像素驱动电路之间的连接方式简单。

继续参考图2、图9和图12所示，像素驱动电路100还包括初始化晶体管T5，信号线101还包括初始化信号线VREF1，初始化晶体管T5耦接在初始化信号线VREF1与驱动晶体管T3的栅极之间；初始化信号线VREF1包括沿第二方向Y延伸沿第一方向X排列的第一初始化信号线VREF1a，以及沿第一方向X延伸，沿第二方向Y排列的第二初始化信号线VREF1b，第一初始化信号线VREF1a和第二初始化信号线VREF1b异层设置且电连接。

具体的，参考图2所示，像素驱动电路100包括初始化晶体管T5，初始化晶体管T5的输入端连接初始化信号线VREF1。在初始化晶体管T5导通时，初始化信号线VREF1提供的初始化信号传输至驱动晶体管T3，对驱动晶体管T3的栅极进行初始化。

具体的，参考图9和图12所示，初始化信号线VREF1包括第一初始化信号线VREF1a和第二初始化信号线VREF1b，并且第一初始化信号线VREF1a和第二初始化信号线VREF1b异层设置形成双层网状结构的初始化信号线VREF1，有效缓解初始化信号线VREF1中的压降，保证初始化信号的传输效果。示例性的，第一初始化信号线VREF1a可以位于第二金属层MC，第二初始化信号线VREF1b可以位于第三金属层M2，基于具体的膜层设置位置本发明实施例不进行具体的限定。

继续参考图2、图4、图8、图9和图12所示，显示面板10包括设置于衬底300一侧的第一金属层M1、第二金属层MC和第三金属层M2，第二金属层MC位于第一金属层M1远离衬底300的一侧，第三金属层M2位于第二金属层MC远离衬底300的一侧，数据信号线Data位于第三金属层M2远离衬底300的一侧；驱动晶体管T3的栅极位于第一金属层M1；第一初始化信号线VREF1a位于第二金属层MC；第二初始化信号线VREF1b位于第三金属层M2。

具体的，参考图4所示，显示面板10在衬底100一侧包括多个金属膜层，例如第一金属层M1、第二金属层MC和第三金属层M2。其中，数据信号线Data位于第三金属层M2远离衬底300的一侧，数据信号线Data可以位于第四金属层M3(参考图6、图16)也可以位于第五金属层M4(参考图17)。进一步的，参考图8所示，驱动晶体管T3的栅极位于第一金属层M1，即控制驱动晶体管T3导通和关断的信号可以通过第一金属层M1传输至驱动晶体管T3。对于初始化信号线VREF1，参考图9所示，第一初始化信号线VREF1a位于第二金属层MC，参考图12所示，第二初始化信号线VREF1b位于第三金属层M2。延伸方向相交的第一初始化信号线VREF1a和第二初始化信号线VREF1b位于不同的膜层处，体现了初始化信号线VREF1双层网状结构，有效缓解初始化信号线VREF1中的压降，保证初始化信号的传输效果。

继续参考图2、图9和图12所示，像素驱动电路100还包括复位晶体管T7，信号线101还包括复位信号线VREF2，复位晶体管T7耦接在复位信号线VREF2与发光元件200之间；复位信号线VREF2包括沿第二方向Y延伸沿第一方向X排列的第一复位信号线VREF2a，以及沿第一方向X延伸沿第二方向Y排列的第二复位信号线段VREF2b，第一复位信号线VREF2a和第二复位信号线段VREF2b异层设置且电连接。

具体的，参考图2所示，像素驱动电路100包括复位晶体管T7，复位晶体管T7的输入端连接复位信号线VREF2。在复位晶体管T7导通时，复位信号线VREF2提供的复位信号传输至发光元件200，对发光元件200的阳极进行复位。

具体的，参考图9和图12所示，复位信号线VREF2包括第一复位信号线VREF2a和第二复位信号线段VREF2b，并且第一复位信号线VREF2a和第二复位信号线段VREF2b异层设置形成双层网状结构的复位信号线VREF2，有效缓解复位信号线VREF2中的压降，保证复位信号的传输效果。示例性的，第一复位信号线VREF2a位于第二金属层Mc，第二复位信号线段VREF2b位于第三金属层M2，基于具体的膜层设置位置本发明实施例不进行具体的限定。

继续参考图2、图9和图12所示，像素驱动电路100还包括初始化晶体管T5和复位晶体管T7，信号线101还包括初始化信号线VREF1和复位信号线VREF2；初始化晶体管T5耦接在初始化信号线VREF1与驱动晶体管T3的栅极之间；复位晶体管T7耦接在复位信号线VREF2与发光元件200之间；初始化信号线VREF1包括沿第二方向Y延伸沿第一方向X排列的第一初始化信号线VREF1a，复位信号线VREF2包括沿第二方向Y延伸沿第一方向X排列的第一复位信号线VREF2a；沿第一方向X，第一初始化信号线VREF1a和第一复位信号线VREF2a依次交替排列。

具体的，像素驱动电路100包括初始化晶体管T5和复位晶体管T6，初始化晶体管T5的输入端连接初始化信号线VREF1。在初始化晶体管T5导通时，初始化信号线VREF1提供的初始化信号传输至驱动晶体管T3，对驱动晶体管T3的栅极进行初始化；复位晶体管T7的输入端连接复位信号线VREF2。在复位晶体管T7导通时，复位信号线VREF2提供的复位信号传输至发光元件200，对发光元件200进行复位。

具体的，参考图9所示，初始化信号线VREF1包括第一初始化信号线VREF1a，复位信号线VREF2包括第一复位信号线VREF2a。第一初始化信号线VREF1a和第一复位信号线VREF2a均沿第二方向Y延伸沿第一方向X排列。进一步的，参考图9所示，第一初始化信号线VREF1和第一复位信号线VREF2依次交替排列，第一初始化信号线VREF1和第一复位信号线VREF2也可以设置在相同的金属膜层，保证显示面板10中的膜层设置方式简单。

继续参考图2、图11和图12所示，像素驱动电路100还包括偏置晶体管T8，信号线101还包括偏置电压信号线DVH；偏置晶体管T8耦接在偏置电压信号线DVH与驱动晶体管T3之间；偏置电压信号线DVH包括沿第二方向Y延伸沿第一方向X排列的第一偏置信号线DVH1，以及沿第一方向X延伸，沿第二方向Y排列的第二偏置电压信号线段DVH2，第一偏置电压信号线DVH1和第二偏置电压信号线段DVH2异层设置且电连接。

具体的，像素驱动电路100还包括一个偏置晶体管T8，扫描信号线SP控制偏置晶体管T8的导通或关断，并在偏置晶体管T8导通时对驱动晶体管T3进行偏置调节，即将偏置电压信号线DVH的偏置信号传输至偏置晶体管T8，并且对驱动晶体管T3、第一发光控制晶体管T1、数据写入晶体管T2的连接节点(第二节点N2)进行偏置调节，保证驱动晶体管T3的工作稳定性。

其中，在对驱动晶体管T3的栅极进行复位之前，可以将偏置电压信号线DVH提供的偏置电压写入驱动晶体管T3的第一极，对驱动晶体管T3的第一极进行电位刷新，使驱动晶体管T3的器件特性被置为确定的初始状态，消除上一帧所写入的数据信号对驱动晶体管T3的器件特性的影响。具体的，在对驱动晶体管T3写入数据信号之后，驱动晶体管T3的第一极的电压会发生漏电的情况，导致驱动晶体管T3的第一极的电位发生较大偏移，此时通过控制偏置晶体管T8导通，利用偏置晶体管T8向驱动晶体管T3的第一极写入偏置电压，可以使驱动晶体管T3的偏置状态与刚写入数据信号时的偏执状态维持一致，以提高驱动晶体管T3工作状态的稳定性。

具体的，偏置电压信号线DVH包括第一偏置电压信号线DVH1和第二偏置电压信号线段DVH2，并且第一偏置电压信号线DVH1和第二偏置电压信号线段DVH2位于不同的膜层并且处于电连接的关系。通过设置两层偏置电压信号线DVH，有效缓解偏置电压信号线DVH中的压降，保证偏置电压的传输效果。示例性的，参考图11所示，第一偏置电压信号线DVH1可以与第一栅极层MG同层设置，参考图12所示，第二偏置电压信号线段DVH2可以与第三金属层M2同层设置。

继续参考图2和图12所示，像素驱动电路100还包括初始化晶体管T5、复位晶体管T7和偏置晶体管T8，信号线101还包括初始化信号线VREF1、复位信号线VREF2和偏置电压信号线DVH；初始化晶体管T5耦接在初始化信号线VREF1与驱动晶体管T3的栅极之间；复位晶体管T7耦接在复位信号线VREF2与发光元件200之间；偏置晶体管T8耦接在偏置电压信号线DVH与驱动晶体管T3之间；初始化信号线VREF1包括沿第一方向X延伸，沿第二方向Y排列的第二初始化信号线VREF1b，复位信号线VREF2包括沿第一方向X延伸，沿第二方向Y排列的第二复位信号线段VREF2b，偏置电压信号线DVH包括第一方向X延伸，沿第二方向Y排列的第二偏置电压信号线段DVH2；第二初始化信号线VREF1b、第二复位信号线段VREF2b和第二偏置电压信号线段DVH2同层设置；沿第一方向X，第二复位信号线段VREF2b和第二偏置电压信号线段DVH2依次交替排列；沿第二方向Y，第二复位信号线段VREF2b和第二偏置电压信号线段DVH2依次交替排列，且第二初始化信号线VREF1b位于第二复位信号线段VREF2b和第二偏置电压信号线段DVH2之间。

具体的，像素驱动电路100除了驱动晶体管T3外还包括初始化晶体管T5、复位晶体管T7和偏置晶体管T8。其中，初始化晶体管T5用于对驱动晶体管T3的栅极进行初始化，复位晶体管T7用于对发光元件200的阳极进行复位，偏置晶体管T8用于对驱动晶体管T3进行偏置调节，保证驱动晶体管T3的稳定性工作。

进一步的，与初始化晶体管T5电连接的初始化信号线VREF1包括第二初始化信号线VREF1b，与复位晶体管T7电连接的复位信号线VREF2包括第二复位信号线段VREF2b，与偏置晶体管T8电连接的偏置电压信号线DVH包括第二偏置电压信号线段DVH2。示例性的，参考图12所示，第二初始化信号线VREF1b、第二复位信号线段VREF2b和第二偏置电压信号线段DVH2均沿第一方向X延伸，并且多条走线沿第二方向Y进行排布。进一步的，第二初始化信号线VREF1b、第二复位信号线段VREF2b和第二偏置电压信号线段DVH2可以同层设置，如图12所示，并且位于第三金属层M2。

进一步的，继续参考图12所示，第二初始化信号线VREF1b、第二复位信号线段VREF2b和第二偏置电压信号线段DVH2均沿第一方向X延伸，同时，第二复位信号线段VREF2b和第二偏置电压信号线段DVH2依次交替排列。进一步的，沿第二方向Y，第二复位信号线段VREF2b和第二偏置电压信号线段DVH2依次依次交替排列。可以理解为，沿第二方向Y，走线依次可以是第二初始化信号线VREF1b、第二复位信号线段VREF2b、第二偏置电压信号线段DVH2、第二初始化信号线VREF1b、第二偏置电压信号线段DVH2和第二复位信号线段VREF2b。总来说，体现了复位信号线VREF2、初始化信号线VREF1和偏置电压信号线DVH部分交错的设置方式，进而体现了显示面板10中走线的灵活性设置。

图31是本发明实施例提供的一种显示面板发光元件的排布示意图，参考图31所示，第一发光元件210包括第一颜色发光元件200a和第二颜色发光元件200b；发光元件200还包括第二发光元件220，第二发光元件220包括第三颜色发光元件2300c；第一颜色发光元件200a、第二颜色发光元件200b和第三颜色发光元件200c为红色发光元件、蓝色发光元件以及绿色发光元件中的一种且各不相同；多个第一颜色发光元件200a和第二颜色发光元件200b构成第一虚拟四边形21，第一颜色发光元件200a处于第一虚拟四边形21的第一顶点处，第二颜色发光元件200b的中心处于第一虚拟四边形21的第二顶点处，第一顶点和第二顶点交替且间隔开，且第三颜色发光元件200c处于第一虚拟四边形21的内部；多个第三颜色发光元件200c构成第二虚拟四边形22，多个第三颜色发光元件200c的中心分别处于第二虚拟四边形22的顶点处，且第一颜色发光元件200a或者第二颜色发光元件200b处于第二虚拟四边形22的内部。

具体的，参见图29，多个第一颜色发光元件200a和第二颜色发光元件200b构成第一虚拟四边形21，两个第一颜色发光元件200a位于第一虚拟四边形21的对角，两个第二颜色发光元件200b位于第一虚拟四边形21的另外两个对角。并且第三颜色发光元件200c置于第一虚拟四边形21的中心。

进一步的，多个第三颜色发光元件200c还可以构成第二虚拟四边形22，在第二虚拟四边形22中，可以是第一颜色发光元件200a位于中心，也可以是第二颜色发光元件200b位于中心。整体的排布方式类似于“diamond”像素排布。

进一步的，第一颜色、第二颜色和第三颜色分别对应红色、蓝色和绿色中的一种，通过上述的发光元件200的排布方式，可以保证发光元件200渲染的效果更好，进一步保证显示面板10的彩色显示效果。

继续参考图2至图12所示，像素驱动电路100包括第一类型晶体管和第二类型晶体管，第一类型晶体管包括第一有源层POLY，第二类型晶体管包括第二有源层IGZO，第一有源层POLY包括硅半导体，第二有源层IGZO包括氧化物半导体；第一类型晶体管包括驱动晶体管T3和数据写入晶体管T2；像素驱动电路100还包括初始化晶体管T5和阈值补偿晶体管T4，第二类型晶体管包括初始化晶体管T5和/或阈值补偿晶体管T4。

具体的，参考图2所示，像素驱动电路10至少包括驱动晶体管T3、数据写入晶体管T2、初始化晶体管T5和阈值补偿晶体管T4等。其中，驱动晶体管T3和数据写入晶体管T2的有源层均可以是第一有源层POLY，初始化晶体管T5和阈值补偿晶体管T4的有源层可以是第二有源层IGZO。进一步的，参考图2所示，初始化晶体管T5和阈值补偿晶体管T4可以是顶底双栅晶体管，参考图9所示，初始化晶体管T5底栅连接的扫描信号线S1可以置于走在第二金属层MC(即图中是扫描信号线S11)，阈值补偿晶体管T4底栅连接的扫描信号线S2可以置于第二金属层MC(即图中是扫描信号线S21)，参考图11所示，初始化晶体管T5顶底栅连接的扫描信号线S1可以置于第一栅极层MG(即图中是扫描信号线S12)，阈值补偿晶体管T4顶栅连接的扫描信号线S2可以置于第一栅极层MG(即图中是扫描信号线S22)。进一步的，置于第二金属层MC和置于第一栅极层MG的扫描信号线S11和扫描信号线S12电连接，保证初始化晶体管T5的导通和关断的控制效果更加稳定，置于第二金属层MC和置于第一栅极层MG的扫描信号线S21和扫描信号线S22电连接，保证阈值补偿晶体管T4的导通和关断的控制效果更加稳定。

需要说明的是，像素驱动电路100中也存在其他晶体管，基于像素驱动电路100中晶体管的具体数量和种类，本发明实施例不一一限定。

基于同样的申请构思，本申请实施例还提供了一种显示装置，该显示装置包括上述实施方式提供的任一种显示面板。图32是本发明实施例提供的一种显示面板的结构示意图，如图32所示，该显示装置1包括显示面板10。因此，该显示装置也具有上述实施方式中的显示面板所具有的有益效果，相同之处可参照上文对显示面板的解释说明进行理解，下文不再赘述。

本申请实施例提供的显示装置1可以为图32所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、工控设备、医用显示屏、触摸交互终端等，本申请实施例对此不作特殊限定。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

Claims (32)

1.一种显示面板，其特征在于，包括像素驱动电路和信号线；

所述像素驱动电路包括驱动晶体管和数据写入晶体管，所述信号线包括沿第一方向延伸且沿第二方向排列的多条数据信号线，所述数据写入晶体管耦接在所述数据信号线和所述驱动晶体管的栅极之间，所述第一方向和所述第二方向交叉；

所述信号线还包括多条电源信号线，所述电源信号线包括主体部和连接部，所述连接部连接相邻两个所述主体部，且在多条所述电源信号线的排列方向上，所述主体部的宽度大于所述连接部的宽度；

所述显示面板还包括衬底和发光元件，所述发光元件包括第一发光元件，所述第一发光元件包括第一阳极，在垂直于所述衬底所在平面的方向上，所述第一阳极与所述数据信号线至少部分交叠，且所述第一阳极与所述主体部至少部分交叠。

2.根据权利要求1所述的显示面板，其特征在于，沿所述第二方向，所述数据信号线的宽度为W1；

沿多条所述电源信号线的排列方向上，所述主体部的宽度为W2；

其中，W2≥1.5*W1。

3.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括显示区和至少部分围绕所述显示区的非显示区；

所述非显示区包括沿所述第一方向位于所述显示区一侧的扇出区，所述显示区包括第一显示区和第二显示区，所述第二显示区沿所述第二方向位于所述第一显示区的至少一侧；

所述扇出区包括多条扇出走线，所述第一显示区和所述第二显示区均包括多条所述数据信号线；

所述数据信号线与所述扇出走线连接；其中，所述第二显示区的所述数据信号线通过连接走线与所述扇出走线连接；

所述连接走线位于所述显示区，且包括沿所述第一方向延伸的第一连接线段和沿所述第二方向延伸的第二连接线段；

在垂直于所述衬底所在平面的方向上，至少一个所述第一阳极与至少一个所述连接走线交叠。

4.根据权利要求3所述的显示面板，其特征在于，

在垂直于所述衬底所在平面的方向上，至少一个所述第一阳极与同一所述连接走线的所述第一连接线段和所述第二连接线段均交叠。

5.根据权利要求3所述的显示面板，其特征在于，

在垂直于所述衬底所在平面的方向上，至少一个所述第一阳极与两个所述第一连接线段交叠。

6.根据权利要求3所述的显示面板，其特征在于，所述显示面板还包括辅助连接走线；

所述辅助连接走线包括沿所述第一方向延伸的第一辅助连接走线和沿所述第二方向延伸的第二辅助连接走线线中的至少之一；

所述第一辅助连接走线与所述第一连接线段同层设置，且与所述第一连接线段和所述第二连接线段绝缘；所述第二辅助连接走线与所述第二连接线段同层设置，且与所述第一连接线段和所述第二连接线段绝缘。

7.根据权利要求6所述的显示面板，其特征在于，所述第一辅助连接走线与所述第一连接线段之间存在间隙，所述第二辅助连接走线与所述第二连接线段之间存在间隙；

在垂直于所述衬底所在平面的方向上，至少一个所述第一阳极与所述间隙交叠。

8.根据权利要求7所述的显示面板，其特征在于，所述第一辅助连接走线与所述第一连接线段之间存在第一间隙，所述第二辅助连接走线与所述第二连接线段之间存在第二间隙；

在垂直于所述衬底所在平面的方向上，至少一个所述第一阳极与所述第一间隙交叠。

9.根据权利要求7所述的显示面板，其特征在于，所述第一辅助连接走线与所述第一连接线段之间存在第一间隙，所述第二辅助连接走线与所述第二连接线段之间存在第二间隙；

所述显示面板还包括第二发光元件，所述第二发光元件的发光颜色与所述第一发光元件的发光颜色不同，所述第二发光元件包括第二阳极；

在垂直于所述衬底所在平面的方向上，至少一个所述第一阳极与所述第二间隙交叠，和/或，至少一个所述第二阳极与所述第二间隙交叠。

10.根据权利要求6所述的显示面板，其特征在于，所述非显示区还包括电源总线；

所述辅助连接走线与所述电源总线电连接。

11.根据权利要求3所述的显示面板，其特征在于，在垂直于所述衬底所在平面的方向上，所述第一连接线段与所述数据信号线同层设置，或者所述第一连接线段位于所述数据信号线远离所述衬底的一侧；

所述第二连接线段与所述第一连接线段同层设置，或者，所述第二连接线段与所述第一连接线段位于相邻两层金属层中。

12.根据权利要求1所述的显示面板，其特征在于，所述电源信号线包括第一电源信号线，所述第一电源信号线沿所述第一方向延伸，多条所述第一电源信号线沿所述第二方向排列；

所述第一电源信号线包括沿所述第一方向排列的第一主体部和第一连接部，所述第一主体部在所述第二方向上的宽度大于所述第一连接部在所述第二方向上的宽度；

在垂直于所述衬底所在平面的方向上，所述第一阳极与所述第一主体部至少部分交叠。

13.根据权利要求12所述的显示面板，其特征在于，在垂直于所述衬底所在平面的方向上，所述第一阳极与所述第一连接部至少部分交叠。

14.根据权利要求12所述的显示面板，其特征在于，所述第一主体部包括主体部本体和主体过渡部，所述主体过渡部连接所述主体部本体和所述第一连接部，沿所述第二方向，所述主体过渡部的宽度小于所述主体部本体的宽度且大于所述第二连接部的宽度；

在垂直于所述衬底所在平面的方向上，所述第一阳极与所述主体部过渡部交叠。

15.根据权利要求14所述的显示面板，其特征在于，沿所述第二方向，所述数据信号线的宽度为W1，所述主体部本体的宽度为W21，所述主体过渡部的宽度为W22，所述第一连接部的宽度为W3；

其中，W21≥4*W1，W22≥1.5*W1、W3＜1.5W1。

16.根据权利要求14所述的显示面板，其特征在于，所述发光元件还包括第二发光元件，所述第二发光元件的发光颜色与所述第一发光元件的发光颜色不同；

所述第二发光元件包括第二阳极，在垂直于所述衬底所在平面的方向上，所述第二阳极与所述主体部本体交叠。

17.根据权利要求14所述的显示面板，其特征在于，所述第一电源信号线与所述数据信号线同层设置；

所述像素驱动电路还包括第一发光控制晶体管，所述第一发光控制晶体管耦接在所述电源信号线与所述驱动晶体管的第一极之间；

所述像素驱动电路包括沿所述第二方向排列的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路的所述第一发光控制晶体管和所述第二像素驱动电路的所述第一发光控制晶体管通过同一过孔与所述电源信号线电连接；

所述数据信号线包括第一数据信号线和第二数据信号线，所述第一数据信号线与所述第一像素驱动电路中的所述数据写入晶体管电连接，所述第二数据信号线与所述第二像素驱动电路中的所述数据写入晶体管电连接；

沿所述第二方向，所述第一数据信号线和所述第二数据信号线位于相邻两条所述第一电源信号线之间。

18.根据权利要求14所述的显示面板，其特征在于，

所述电源信号线包括第二电源信号线，所述第二电源信号线沿所述第二方向延伸，多条所述第二电源信号线沿所述第一方向排列；

所述第二电源信号线包括沿所述第二方向排列的第二主体部和第二连接部，所述第二主体部在所述第一方向上的宽度大于所述第二连接部在所述第一方向上的宽度；

在垂直于所述衬底所在平面的方向上，所述第一阳极与所述第二主体部交叠。

19.根据权利要求18所述的显示面板，其特征在于，所述第二电源信号位于所述数据信号线所在膜层与所述第一阳极所在膜层之间；且在垂直于所述衬底所在平面的方向上，所述第二主体部与所述数据信号线交叠。

20.根据权利要求12所述的显示面板，其特征在于，所述电源信号线还包括第二电源信号线，所述第二电源信号线沿所述第二方向延伸，多条所述第二电源信号线沿所述第一方向排列；

所述第二电源信号线包括沿所述第二方向排列的第二主体部和第二连接部，所述第二主体部在所述第一方向上的宽度大于所述第二连接部在所述第一方向上的宽度；

所述发光元件还包括第二发光元件，所述第二发光元件的发光颜色与所述第一发光元件的发光颜色不同；

所述第二发光元件包括第二阳极，在垂直于所述衬底所在平面的方向上，所述第二阳极与所述第二主体部交叠。

21.根据权利要求20所述的显示面板，其特征在于，所述第二电源信号线位于所述数据信号线靠近所述衬底的一侧。

22.根据权利要求12所述的显示面板，其特征在于，所述第一电源信号线与所述数据信号线同层设置；

所述像素驱动电路还包括第一发光控制晶体管，所述第一发光控制晶体管耦接在所述电源信号线与所述驱动晶体管的第一极之间；

所述像素驱动电路包括沿所述第二方向排列的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路的所述第一发光控制晶体管和所述第二像素驱动电路的所述第一发光控制晶体管通过同一过孔与所述电源信号线电连接；

所述数据信号线包括第一数据信号线和第二数据信号线，所述第一数据信号线与所述第一像素驱动电路中的所述数据写入晶体管电连接，所述第二数据信号线与所述第二像素驱动电路中的所述数据写入晶体管电连接；

沿所述第二方向，所述第一电源信号线设置于所述第一数据信号线和所述第二数据信号线之间。

23.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括位于所述像素驱动电路所在膜层与所述发光元件所在膜层之间的有机绝缘层、第四金属层和第五金属层，所述第四金属层位于所述有机绝缘层远离所述像素驱动电路的一侧，所述第五金属层位于所述第四金属层远离所述像素驱动电路的一侧；

所述数据信号线位于所述第四金属层或者所述第五金属层；

所述电源信号线位于所述第四金属层或者所述第五金属层。

24.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括初始化晶体管，所述信号线还包括初始化信号线，所述初始化晶体管耦接在所述初始化信号线与所述驱动晶体管的栅极之间；

所述初始化信号线包括沿所述第二方向延伸沿所述第一方向排列的第一初始化信号线，以及沿所述第一方向延伸沿所述第二方向排列的第二初始化信号线，所述第一初始化信号线和所述第二初始化信号线异层设置且电连接。

25.根据权利要求24所述的显示面板，其特征在于，所述显示面板包括设置于所述衬底一侧的第一金属层、第二金属层和第三金属层，所述第二金属层位于所述第一金属层远离所述衬底的一侧，所述第三金属层位于所述第二金属层远离所述衬底的一侧，所述数据信号线位于所述第三金属层远离所述衬底的一侧；

所述驱动晶体管的栅极位于所述第一金属层；

所述第一初始化信号线位于所述第二金属层；

所述第二初始化信号线位于所述第三金属层。

26.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括复位晶体管，所述信号线还包括复位信号线，所述复位晶体管耦接在所述复位信号线与所述发光元件之间；

所述复位信号线包括沿所述第二方向延伸沿所述第一方向排列的第一复位信号线，以及沿所述第一方向延伸沿所述第二方向排列的第二复位信号线段，所述第一复位信号线和所述第二复位信号线段异层设置且电连接。

27.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括初始化晶体管和复位晶体管，所述信号线还包括初始化信号线和复位信号线；所述初始化晶体管耦接在所述初始化信号线与所述驱动晶体管的栅极之间；所述复位晶体管耦接在所述复位信号线与所述发光元件之间；

所述初始化信号线包括沿所述第二方向延伸沿所述第一方向排列的第一初始化信号线，所述复位信号线包括沿所述第二方向延伸沿所述第一方向排列的第一复位信号线；沿所述第一方向，所述第一初始化信号线和所述第一复位信号线依次交替排列。

28.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括偏置晶体管，所述信号线还包括偏置电压信号线；所述偏置晶体管耦接在所述偏置电压信号线与所述驱动晶体管之间；

所述偏置电压信号线包括沿所述第二方向延伸沿所述第一方向排列的第一偏置信号线，以及沿所述第一方向延伸沿所述第二方向排列的第二偏置电压信号线段，所述第一偏置电压信号线和所述第二偏置电压信号线段异层设置且电连接。

29.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括初始化晶体管、复位晶体管和偏置晶体管，所述信号线还包括初始化信号线、复位信号线和偏置电压信号线；所述初始化晶体管耦接在所述初始化信号线与所述驱动晶体管的栅极之间；所述复位晶体管耦接在所述复位信号线与所述发光元件之间；所述偏置晶体管耦接在所述偏置电压信号线与所述驱动晶体管之间；

所述初始化信号线包括沿所述第一方向延伸沿所述第二方向排列的第二初始化信号线，所述复位信号线包括沿所述第一方向延伸沿所述第二方向排列的第二复位信号线段，所述偏置电压信号线包括所述第一方向延伸沿所述第二方向排列的第二偏置电压信号线段；

所述第二初始化信号线、所述第二复位信号线段和所述第二偏置电压信号线段同层设置；

沿所述第一方向，所述第二复位信号线段和所述第二偏置电压信号线段依次交替排列；沿所述第二方向，所述第二复位信号线段和所述第二偏置电压信号线段依次交替排列，且所述第二初始化信号线位于所述第二复位信号线段和所述第二偏置电压信号线段之间。

30.根据权利要求1所述的显示面板，其特征在于，所述第一发光元件包括第一颜色发光元件和第二颜色发光元件；

所述发光元件还包括第二发光元件，所述第二发光元件包括第三颜色发光元件；所述第一颜色发光元件、所述第二颜色发光元件和所述第三颜色发光元件为红色发光元件、蓝色发光元件以及绿色发光元件中的一种且各不相同；

多个所述第一颜色发光元件和第二颜色发光元件构成第一虚拟四边形，所述第一颜色发光元件处于所述第一虚拟四边形的第一顶点处，所述第二颜色发光元件的中心处于所述第一虚拟四边形的第二顶点处，所述第一顶点和所述第二顶点交替且间隔开，且所述第三颜色发光元件处于所述第一虚拟四边形的内部；

多个所述第三颜色发光元件构成第二虚拟四边形，多个所述第三颜色发光元件的中心分别处于所述第二虚拟四边形的顶点处，且所述第一颜色发光元件或者所述第二颜色发光元件处于所述第二虚拟四边形的内部。

31.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路包括第一类型晶体管和第二类型晶体管，所述第一类型晶体管包括第一有源层，所述第二类型晶体管包括第二有源层，所述第一有源层包括硅半导体，所述第二有源层包括氧化物半导体；

所述第一类型晶体管包括所述驱动晶体管和所述数据写入晶体管；

所述像素驱动电路还包括初始化晶体管和阈值补偿晶体管，所述第二类型晶体管包括所述初始化晶体管和/或所述阈值补偿晶体管。

32.一种显示装置，其特征在于，包括权利要求1-31任一项所述的显示面板。