CN117042453A - 存储芯片、通孔结构的制备方法、存储器及电子设备 - Google Patents

存储芯片、通孔结构的制备方法、存储器及电子设备 Download PDF

Info

Publication number
CN117042453A
CN117042453A CN202210467855.XA CN202210467855A CN117042453A CN 117042453 A CN117042453 A CN 117042453A CN 202210467855 A CN202210467855 A CN 202210467855A CN 117042453 A CN117042453 A CN 117042453A
Authority
CN
China
Prior art keywords
memory
area
chip
target
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210467855.XA
Other languages
English (en)
Inventor
丁士成
陈华威
方亦陈
卜思童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210467855.XA priority Critical patent/CN117042453A/zh
Priority to PCT/CN2023/078442 priority patent/WO2023207300A1/zh
Publication of CN117042453A publication Critical patent/CN117042453A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例提供了一种存储芯片、通孔结构的制备方法、存储器及电子设备。其中，该存储芯片包括：层叠结构，该层叠结构中的每层包括一个或多个存储区域以及一个或多个目标冗余区域；其中，一个或多个存储区域中的每个存储区域包括多个存储单元，一个或多个目标冗余区域中的每个目标冗余区域包括一个或多个贯穿于层叠结构的槽体结构，该槽体结构包括外层绝缘体结构和内层通孔结构，该通孔结构用于形成存储芯片的电源布局布线结构。本申请方案将通孔结构设置在目标冗余区域中，由于目标冗余区域在芯片上的分布较为聚集，从而能够降低通孔结构之间的布线长度，进而能够降低电压在传输过程中的功耗损失。

Description

存储芯片、通孔结构的制备方法、存储器及电子设备
技术领域
本申请涉及半导体器件领域，并且更具体地，涉及一种存储芯片、通孔结构的制备方法、存储器及电子设备。
背景技术
相较于二维(2dimension，2D)存储芯片而言，三维(3dimension，3D)存储芯片可以突破平面型存储阵列的密度限制，有潜力实现高密度存储芯片，因而受到了广泛的关注。三维存储芯片包括层叠结构，层叠结构中的每层主要包括存储区域和冗余(dummy)区域。
在传统方案中，通常利用存储区域和冗余区域周围的空白区域，和/或存储区域内部的空白区域设置通孔结构，来形成三维存储芯片的电源布局布线结构。然而，由于空白区域的位置比较分散，导致通孔结构与通孔结构之间的距离较远，通孔结构之间的布线较长，进而导致电压在传输过程中的功耗损失较大。
发明内容
本申请实施例提供一种存储芯片、通孔结构的制备方法、存储器及电子设备，能够降低电压在传输过程中的功耗损失。
第一方面，提供了一种存储芯片，包括：层叠结构，该层叠结构中的每层包括一个或多个存储区域以及一个或多个目标冗余区域；其中，该一个或多个存储区域中的每个存储区域包括多个存储单元，该存储单元用于存储，该一个或多个目标冗余区域中的每个目标冗余区域包括一个或多个贯穿于该层叠结构的槽体结构，该槽体结构包括外层绝缘体结构和内层通孔结构，该通孔结构用于形成该存储芯片的电源布局布线结构。
应理解，包括层叠结构的存储芯片也可以被称为三维存储芯片。
应理解，上述目标冗余区域主要是指可以用来设置通孔结构的冗余区域。在芯片中，冗余区域主要用于满足化学机械抛光(chemical-mechanical polishing，CMP)需求，保证芯片的可制造性。
可选地，在芯片制备过程中，可以预先设计层叠结构中每层的目标冗余区域，以保证不同层的目标冗余区域能够上下对齐，进而保证贯穿通孔结构的制备。可选地，实际操作中也可以不预先设计目标冗余区域，而是在按照常规工艺设计好的芯片中，挑选出不同层冗余区域的可上下对齐的冗余区域(或挑选出不同层冗余区域的有上下重合部分的重合区域)，并在这些挑选出的冗余区域(或重合区域)中确定出可制备通孔结构的冗余区域(或重合区域)作为目标冗余区域，本申请对此不做限定。
在传统方案中，通孔结构的设置通常会绕开冗余区域，在空白区域(即存储区域和冗余区域周围的空白区域，和/或存储区域内部的空白区域等)设置通孔结构，然而，由于空白区域的位置比较分散，导致通孔结构与通孔结构之间的距离较远，通孔结构之间的布线较长，进而导致电压在传输过程中的功耗损失较大。
在本申请实施例中，通过合理利用三维存储芯片上的目标冗余区域，将通孔结构设置在目标冗余区域中，由于冗余区域在芯片上的分布较为聚集，从而能够降低通孔结构之间的布线长度，进而能够降低电压在传输过程中的功耗损失。
而且，在目标冗余区域设置通孔结构，能够减少在空白区域上设置通孔结构的数目，从而在设计芯片结构时，可以尽可能的缩小空白区域的面积，进而能够减小芯片的尺寸。
结合第一方面，在第一方面的某些实现方式中，该一个或多个目标冗余区域包括第一目标冗余区域，该第一目标冗余区域包括多个通孔结构，该多个通孔结构中的相邻通孔结构的间距大于或等于5um。
在本申请实施例中，对于包括多个通孔结构的目标冗余区域，多个通孔结构中的相邻通孔结构的间距可以大于或等于5um，以保证该目标冗余区域不受通孔结构的影响，仍能保证芯片的可制造性。
结合第一方面，在第一方面的某些实现方式中，该每个目标冗余区域中的槽体结构的总面积不超过所在目标冗余区域的面积的5％。
在本申请实施例中，每个目标冗余区域中的槽体结构的总面积可以不超过其所在目标冗余区域的面积的5％，以保证目标冗余区域不受槽体结构的影响，仍能保证芯片的可制造性。
结合第一方面，在第一方面的某些实现方式中，该通孔结构的直径大于或等于100nm，且小于或等于150nm；该外层绝缘体结构沿着目标方向的最小厚度大于或等于0.5um，该目标方向为该通孔结构的直径所指的方向。
在本申请实施例中，通过设计较小尺寸的通孔结构，以保证目标冗余区域不受通孔结构的影响，仍能保证芯片的可制造性。
结合第一方面，在第一方面的某些实现方式中，该槽体结构呈方形，该方形的宽大于或等于1.1um，该方形的长大于或等于1.5um。
第二方面，提供了一种通孔结构的制备方法，该方法应用于存储芯片，该存储芯片包括层叠结构，该层叠结构中的每层包括一个或多个存储区域以及一个或多个目标冗余区域，其中，该一个或多个存储区域中的每个存储区域包括多个存储单元，该存储单元用于存储，该制备方法包括：在该一个或多个目标冗余区域中的每个目标冗余区域形成一个或多个贯穿于该层叠结构的槽体结构；利用绝缘体填充该槽体结构，形成绝缘体结构；刻蚀该绝缘体结构，得到通孔结构，该通孔结构用于形成该存储芯片的电源布局布线结构。
在本申请实施例中，通过合理利用三维存储芯片上的目标冗余区域，将通孔结构设置在目标冗余区域中，由于冗余区域在芯片上的分布较为聚集，从而能够降低通孔结构之间的布线长度，进而能够降低电压在传输过程中的功耗损失。
而且，在目标冗余区域设置通孔结构，能够减少在空白区域上设置通孔结构的数目，从而在设计芯片结构时，可以尽可能的缩小空白区域的面积，进而能够减小芯片的尺寸。
结合第二方面，在第二方面的某些实现方式中，该形成该存储芯片的电源布局布线结构包括：利用金属填充该通孔结构，形成该存储芯片的电源布局布线结构。
结合第二方面，在第二方面的某些实现方式中，该一个或多个目标冗余区域包括第一目标冗余区域，该第一目标冗余区域包括多个通孔结构，该多个通孔结构中的相邻通孔结构的间距大于或等于5um。
结合第二方面，在第二方面的某些实现方式中，该每个目标冗余区域中的槽体结构的总面积不超过所在目标冗余区域的面积的5％。
第三方面，提供了一种存储器，包括：如第一方面或第一方面中任一可能实现方式中的存储芯片和存储控制器，该存储控制器和该存储芯片电连接。
第四方面，提供了一种电子设备，包括如第三方面所述的存储器和电路板，该存储器设置于该电路板上且与该电路板电连接。
可选地，该电子设备例如可以包括台式电脑、笔记本电脑、智能手机、平板电脑、个人数字助理(personal digital assistant，PDA)、可穿戴设备、智能音箱、电视、无人机、车辆、车载装置(例如车机、车载电脑、车载芯片等)或机器人等等。
附图说明
图1是一种传统存储芯片的示例图。
图2是本申请实施例提供的一种存储芯片的示例图。
图3是本申请实施例提供的另一种存储芯片的示例图。
图4是本申请实施例提供的一种通孔结构的制备方法的示例图。
图5是本申请实施例提供的一种通孔结构的制备工艺示例图。
具体实施方式
为便于理解，下面首先对本申请实施例所涉及的背景技术进行介绍。
图1是一种传统存储芯片的示例图。如图1所示，存储芯片10主要包括层叠结构100，应理解，包括层叠结构的存储芯片也可以被称为三维存储芯片。层叠结构100中的每层包括存储区域110、冗余(dummy)区域120以及贯穿层叠结构100的槽体结构130，槽体结构130包括外层绝缘体结构131和内层通孔结构132。其中，存储区域110包括多个存储单元111，主要用于存储；冗余区域120主要用于满足化学机械抛光(chemical-mechanicalpolishing，CMP)需求，以保证芯片的可制造性；通孔结构132主要用于形成存储芯片10的电源的布局布线结构。如图1所示，在传统方案中，通孔结构132的设置通常会绕开冗余区域120，在空白区域设置通孔结构132。例如，在存储区域110和冗余区域120周围的空白区域140设置通孔结构132，如图1中的(a)所示；又例如，在存储区域110内部的空白区域150设置通孔结构132，如图1中的(b)所示。
然而，在实际操作中，为了满足三维存储芯片的可制造性，在其制备工艺中，额外加入的总冗余区域面积占比较大(例如：在一些实现方式中，占比约为30％)，而且冗余区域的分布较为聚集，导致空白区域的分布比较分散。在空白区域制备通孔结构时，会导致通孔结构与通孔结构之间的距离较远，通孔结构之间的布线较长，易形成更多的电压降(IRdrop)，进而导致电压在传输过程中的功耗损失较大。其中，IR drop指的是静态IR drop，静态IR drop现象产生的原因主要是电源网络的金属连线分压，是由于金属连线的自身电阻分压造成的。
基于此，本申请实施例通过合理利用上述提及的冗余区域，在冗余区域处设置贯穿通孔结构，由于冗余区域在芯片上的分布较为聚集，从而能够降低通孔结构之间的布线长度，进而能够降低电压在传输过程中的功耗损失。
下面将结合附图，对本申请实施例中的技术方案进行描述。
图2是本申请实施例提供的一种存储芯片的示例图。如图2所示，该存储芯片20包括层叠结构200，该层叠结构200中的每层包括的一个或多个存储区域210以及一个或多个目标冗余区域220。其中，一个或多个存储区域210中的每个存储区域210包括多个存储单元211，存储单元211用于存储。一个或多个目标冗余区域220中的每个目标冗余区域220包括一个或多个贯穿于层叠结构200的槽体结构230，槽体结构230包括外层绝缘体结构231和内层通孔结构232，其中，通孔结构232用于形成存储芯片20的电源布局布线结构240。
应理解，图2所示的存储芯片20仅为示例，不构成对本申请的限定，在实际操作中，存储区域210、目标冗余区域220、槽体结构230等还可以呈其他形状，每个存储区域210中可以包括更多或更少的存储单元211，每个目标冗余区域220中也可以包括更多或更少的通孔结构232。
可选地，槽体结构230可以呈方形，该方形的宽可以大于或等于1.1um，方形的长可以大于或等于1.5um。示例性地，槽体结构230的尺寸可以为1.1um*1.5um，也可以为1.5um*1.5um。应理解，本申请实施例对槽体结构230的形状不限定，可以是方形，也可以是其他形状。为便于描述，下文均以方形槽体结构为例进行描述。
可选地，外层绝缘体结构231沿着目标方向的最小厚度可以大于或等于0.5um，其中，目标方向为通孔结构232的直径所指的方向。换句话来讲，外层绝缘体结构231沿着目标方向的最小厚度可以大于或等于0.5um，还可以描述为：通孔结构233的孔壁至槽体结构230的槽壁的最小距离可以大于或等于0.5um。
可选地，通孔结构232的直径可以大于或等于100nm，且小于或等于150nm。本申请通过设计较小尺寸的通孔结构，以保证目标冗余区域不受通孔结构的影响，仍能保证芯片的可制造性。
可选地，每个目标冗余区域220中的所有槽体结构230的总面积可以不超过所在目标冗余区域的面积的5％，以保证目标冗余区域不受槽体结构的影响，仍能保证芯片的可制造性。
可选地，上述一个或多个目标冗余区域220可以包括第一目标冗余区域，第一目标冗余区域包括多个通孔结构232，多个通孔结构232中的相邻通孔结构的间距可以大于或等于5um，以保证该目标冗余区域不受通孔结构的影响，仍能保证芯片的可制造性。可选地，上述一个或多个目标冗余区域还可以包括第二目标冗余区域，该第二目标冗余区域包括一个通孔结构。
应理解，上述目标冗余区域220主要是指可以用来设置通孔结构的冗余区域。
可选地，在芯片制备过程中，可以预先设计层叠结构中每层的目标冗余区域，以保证不同层的目标冗余区域能够上下对齐，进而保证贯穿通孔结构的制备。可选地，实际操作中也可以不预先设计目标冗余区域，而是在按照常规工艺设计好的芯片中，挑选出不同层冗余区域的可上下对齐的冗余区域(或挑选出不同层冗余区域的有上下重合部分的重合区域)，并在这些挑选出的冗余区域(或重合区域)中确定出可制备通孔结构的冗余区域(或重合区域)作为目标冗余区域，本申请对此不做限定。
以上下对齐的冗余区域为例，在存储芯片20中，并非所有上下对齐的冗余区域都可以作为目标冗余区域来设置通孔结构。实际操作中，需要结合冗余区域的面积、槽体结构的尺寸、通孔结构之间需要满足的距离以及槽体结构的面积在冗余区域中的占比等因素来决定冗余区域中是否可以设置通孔结构以及可设置通孔结构的数目。
应理解，在芯片中，冗余区域的尺寸需要结合芯片的实际制备工艺需求确定，且在同一个芯片中，可以包括一种或多种尺寸的冗余区域，本申请对此不做限定。
作为一种实现方式，在一个存储芯片中，可以包括：1*1um2、10*10um2、15*18um2、50*30um2、70*50um2等中的任意一种或多种尺寸的冗余区域。以尺寸为1*1um2的冗余区域为例，在槽体结构的尺寸为1.1um*1.5um时，槽体结构的面积大于1*1um2冗余区域的面积，那么该1*1um2的冗余区域中无法设置通孔结构，则该冗余区域无法作为目标冗余区域。以尺寸为15*18um2的冗余区域为例，在槽体结构的尺寸为1.5um*1.5um时，该15*18um2的冗余区域中可以设置通孔结构，即该冗余区域可以作为目标冗余区域，且考虑到槽体结构的总面积不可以超过所在目标冗余区域的面积的5％以及相邻通孔结构的间距需要大于或等于5um，该15*18um2的冗余区域中最多可以设置通孔结构的数目为6个，最少设置通孔结构的数目为1个。
在本申请实施例中，通过合理利用三维存储芯片上的目标冗余区域，将通孔结构设置在目标冗余区域中，由于冗余区域在芯片上的分布较为聚集，从而能够降低通孔结构之间的布线长度，进而能够降低电压在传输过程中的功耗损失。而且，在目标冗余区域设置通孔结构，能够减少在空白区域上设置通孔结构的数目，从而在设计芯片结构时，可以尽可能的缩小空白区域的面积，进而能够减小芯片的尺寸。
可选地，实际操作中，可以仅在目标冗余区域220设置通孔结构，也可以在目标冗余区域220设置通孔结构的同时，结合传统方案在空白区域(即存储区域和冗余区域周围的空白区域，和/或存储区域内部的空白区域)设置通孔结构，本申请对此不做限定。
示例性地，可以同时在存储区域内部的空白区域250以及目标冗余区域220设置通孔结构，如图3所示，使得存储区域210与存储区域210的通孔结构可以经过目标冗余区域的通孔结构进行连通，而无需直接连线，从而能够降低通孔结构之间的布线长度，进而能够降低电压在传输过程中的功耗损失。
图4是本申请实施例提供的一种通孔结构的制备方法的示例图，图5是本申请实施例提供的一种通孔结构的制备工艺示例图。应理解，该制备方法400可以应用于图2和图3所示的存储芯片，该存储芯片包括层叠结构，层叠结构中的每层包括一个或多个存储区域以及一个或多个目标冗余区域，其中，一个或多个存储区域中的每个存储区域包括多个存储单元，存储单元用于存储。
如图4和图5所示，通孔结构的制备方法400包括步骤S410至S430，下面结合附图对这些步骤进行介绍。
S410，在一个或多个目标冗余区域中的每个目标冗余区域形成一个或多个贯穿于层叠结构的槽体结构。
可选地，可以利用狭缝(slit)工艺在目标冗余区域开槽来形成贯穿于层叠结构的槽体结构。
可选地，槽体结构可以呈方形，该方形的宽可以大于或等于1.1um，方形的长可以大于或等于1.5um。本申请实施例对槽体结构的形状不限定，可以是方形，也可以是其他形状。
可选地，每个目标冗余区域中的所有槽体结构的总面积可以不超过所在目标冗余区域的面积的5％，以保证目标冗余区域不受槽体结构的影响，仍能保证芯片的可制造性。
S420，利用绝缘体填充槽体结构，形成绝缘体结构。
示例性地，绝缘体可以是氧化物。
S430，刻蚀绝缘体结构，得到通孔结构。其中，通孔结构用于形成存储芯片的电源布局布线结构。
实际操作中，可以利用光刻技术在绝缘体上进行刻蚀得到通孔结构。
可选地，刻蚀后的绝缘体结构沿着目标方向的最小厚度可以大于或等于0.5um，其中，目标方向为通孔结构的直径所指的方向。
可选地，通孔结构的直径可以大于或等于100nm，且小于或等于150nm。
可选地，形成存储芯片的电源布局布线结构可以包括：步骤S440，利用金属填充通孔结构；步骤S450，利用CMP技术磨平表层金属，形成存储芯片的电源布局布线结构。
可选地，上述一个或多个目标冗余区域可以包括第一目标冗余区域，第一目标冗余区域包括多个通孔结构，该多个通孔结构中的相邻通孔结构的间距大于或等于5um。可选地，上述一个或多个目标冗余区域还可以包括第二目标冗余区域，该第二目标冗余区域包括一个通孔结构。
在本申请实施例中，通过合理利用三维存储芯片上的目标冗余区域，将通孔结构设置在目标冗余区域中，由于冗余区域在芯片上的分布较为聚集，从而能够降低通孔结构之间的布线长度，进而能够降低电压在传输过程中的功耗损失。而且，在目标冗余区域设置通孔结构，能够减少在空白区域上设置通孔结构的数目，从而在设计芯片结构时，可以尽可能的缩小空白区域的面积，进而能够减小芯片的尺寸。
本申请实施例还提供了一种存储器，包括上述存储芯片20和存储控制器，该存储控制器和该存储芯片电连接。
本申请实施例还提供了一种电子设备，包括上述存储器和电路板，该存储器设置于该电路板上且与该电路板电连接。可选地，该电子设备例如可以包括台式电脑、笔记本电脑、智能手机、平板电脑、个人数字助理(personal digital assistant，PDA)、可穿戴设备、智能音箱、电视、无人机、车辆、车载装置(例如车机、车载电脑、车载芯片等)或机器人等等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种存储芯片，其特征在于，包括：层叠结构，所述层叠结构中的每层包括一个或多个存储区域以及一个或多个目标冗余区域；
其中，所述一个或多个存储区域中的每个存储区域包括多个存储单元，所述存储单元用于存储，
所述一个或多个目标冗余区域中的每个目标冗余区域包括一个或多个贯穿于所述层叠结构的槽体结构，所述槽体结构包括外层绝缘体结构和内层通孔结构，所述通孔结构用于形成所述存储芯片的电源布局布线结构。
2.根据权利要求1所述的芯片，其特征在于，所述一个或多个目标冗余区域包括第一目标冗余区域，所述第一目标冗余区域包括多个通孔结构，所述多个通孔结构中的相邻通孔结构的间距大于或等于5um。
3.根据权利要求1或2所述的芯片，其特征在于，所述每个目标冗余区域中的槽体结构的总面积不超过所在目标冗余区域的面积的5％。
4.根据权利要求1至3中任一项所述的芯片，其特征在于，所述通孔结构的直径大于或等于100nm，且小于或等于150nm；所述外层绝缘体结构沿着目标方向的最小厚度大于或等于0.5um，所述目标方向为所述通孔结构的直径所指的方向。
5.根据权利要求1至4中任一项所述的芯片，其特征在于，所述槽体结构呈方形，所述方形的宽大于或等于1.1um，所述方形的长大于或等于1.5um。
6.一种通孔结构的制备方法，其特征在于，所述方法应用于存储芯片，所述存储芯片包括层叠结构，所述层叠结构中的每层包括一个或多个存储区域以及一个或多个目标冗余区域，其中，所述一个或多个存储区域中的每个存储区域包括多个存储单元，所述存储单元用于存储，所述制备方法包括：
在所述一个或多个目标冗余区域中的每个目标冗余区域形成一个或多个贯穿于所述层叠结构的槽体结构；
利用绝缘体填充所述槽体结构，形成绝缘体结构；
刻蚀所述绝缘体结构，得到通孔结构，所述通孔结构用于形成所述存储芯片的电源布局布线结构。
7.根据权利要求6所述的制备方法，其特征在于，所述形成所述存储芯片的电源布局布线结构包括：
利用金属填充所述通孔结构，形成所述存储芯片的电源布局布线结构。
8.根据权利要求6或7所述的制备方法，其特征在于，所述一个或多个目标冗余区域包括第一目标冗余区域，所述第一目标冗余区域包括多个通孔结构，所述多个通孔结构中的相邻通孔结构的间距大于或等于5um。
9.根据权利要求6至8中任一项所述的制备方法，其特征在于，所述每个目标冗余区域中的槽体结构的总面积不超过所在目标冗余区域的面积的5％。
10.一种存储器，其特征在于，包括如权利要求1至5中任一项所述的存储芯片和存储控制器，所述存储控制器和所述存储芯片电连接。
11.一种电子设备，其特征在于，包括如权利要求10所述的存储器和电路板，所述存储器设置于所述电路板上且与所述电路板电连接。
CN202210467855.XA 2022-04-29 2022-04-29 存储芯片、通孔结构的制备方法、存储器及电子设备 Pending CN117042453A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210467855.XA CN117042453A (zh) 2022-04-29 2022-04-29 存储芯片、通孔结构的制备方法、存储器及电子设备
PCT/CN2023/078442 WO2023207300A1 (zh) 2022-04-29 2023-02-27 存储芯片、通孔结构的制备方法、存储器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210467855.XA CN117042453A (zh) 2022-04-29 2022-04-29 存储芯片、通孔结构的制备方法、存储器及电子设备

Publications (1)

Publication Number Publication Date
CN117042453A true CN117042453A (zh) 2023-11-10

Family

ID=88517228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210467855.XA Pending CN117042453A (zh) 2022-04-29 2022-04-29 存储芯片、通孔结构的制备方法、存储器及电子设备

Country Status (2)

Country Link
CN (1) CN117042453A (zh)
WO (1) WO2023207300A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060078386A (ko) * 2004-12-31 2006-07-05 매그나칩 반도체 유한회사 반도체 소자의 형성 방법
WO2012173238A1 (ja) * 2011-06-17 2012-12-20 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
CN103544331B (zh) * 2012-07-16 2017-06-06 复旦大学 一种基于cmp仿真模型的哑元综合优化方法
US10374005B2 (en) * 2017-12-29 2019-08-06 Globalfoundries Singapore Pte. Ltd. Density-controllable dummy fill strategy for near-MRAM periphery and far-outside-MRAM logic regions for embedded MRAM technology and method for producing the same
CN115020379A (zh) * 2022-05-30 2022-09-06 上海华力集成电路制造有限公司 Hkmg寄生电容测试结构的版图

Also Published As

Publication number Publication date
WO2023207300A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
CN102165584B (zh) 用于已安装处理器的输入/输出架构及使用其的方法
US7323785B2 (en) Semiconductor device
KR100375753B1 (ko) 반도체 소자의 파워/그라운드 금속 경로 설정
US11444067B2 (en) Stacked interposer structures, microelectronic device assemblies including same, and methods of fabrication, and related electronic systems
US9496179B2 (en) Method of manufacturing semiconductor devices
US20100044846A1 (en) Three-dimensional structural semiconductor device
US20150048497A1 (en) Interposer with electrostatic discharge protection
CN112133699B (zh) 有源区域结构与其形成方法
CN213026126U (zh) 有源区域结构
JP2016512656A (ja) デバイス内インターコネクト構造体を形成する方法
US8507994B2 (en) Semiconductor device
CN117042453A (zh) 存储芯片、通孔结构的制备方法、存储器及电子设备
US20130147038A1 (en) Semiconductor device including stacked semiconductor chips without occurring of crack
US9070684B2 (en) Integrated circuit power grid with improved routing resources and bypass capacitance
KR20000020577A (ko) 머지드 디램 앤 로직 및 그 제조방법
EP1943666B1 (en) Capacitor structure
US8193879B2 (en) Semiconductor integrated circuit device
TWI538168B (zh) 三維半導體元件及其製造方法
JP2009252806A (ja) 半導体装置及びそのレイアウト方法
CN112289796B (zh) 三维存储器的制造方法及三维存储器
CN221177996U (zh) 一种电路板及电子设备
US9793210B2 (en) Power line layout structure of semiconductor device and method for forming the same
US20050204324A1 (en) Interconnect structure of a chip and a configuration method thereof
CN118366980A (zh) 一种标准单元、半导体结构和存储器
CN112466882A (zh) 三维存储器的制造方法及三维存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication