CN117038668A - 一种npn双极型晶体管控制电路和电池保护芯片 - Google Patents

一种npn双极型晶体管控制电路和电池保护芯片 Download PDF

Info

Publication number
CN117038668A
CN117038668A CN202311163736.6A CN202311163736A CN117038668A CN 117038668 A CN117038668 A CN 117038668A CN 202311163736 A CN202311163736 A CN 202311163736A CN 117038668 A CN117038668 A CN 117038668A
Authority
CN
China
Prior art keywords
voltage
bipolar transistor
npn bipolar
well region
type isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311163736.6A
Other languages
English (en)
Inventor
高兴波
黄立
唐永生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Lipson Microelectronics Co ltd
Original Assignee
Chengdu Lipson Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Lipson Microelectronics Co ltd filed Critical Chengdu Lipson Microelectronics Co ltd
Priority to CN202311163736.6A priority Critical patent/CN117038668A/zh
Publication of CN117038668A publication Critical patent/CN117038668A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供了一种NPN双极型晶体管控制电路和电池保护芯片,涉及集成电路技术领域,该NPN双极型晶体管控制电路,包括:NPN双极型晶体管,NPN双极型晶体管具有将其P型阱区与P型衬底隔离的N型隔离阱区,NPN双极型晶体管的发射极与基极共同接第一电压;用于监测第一电压的监测模块;以及至少基于第一电压的大小控制N型隔离阱区所接电压的控制模块。本申请通过控制模块调节N型隔离阱区所接电压,使得因干扰信号所导致的N型隔离阱区流向第一电压的检测端的漏电流减小或不存在,从而避免该PN结因干扰信号产生的漏电流影响第一电压所表征的工作状态,降低了干扰信号对应用电路的工作性能的影响。

Description

一种NPN双极型晶体管控制电路和电池保护芯片
技术领域
本申请涉及集成电路技术领域,具体涉及一种NPN双极型晶体管控制电路和电池保护芯片。
背景技术
在集成电路设计中,静电防护关系到集成电路的可靠性,因此,集成电路中一般都设置有ESD(静电释放,Electro-Static discharge)防护器件。其中,NPN双极型晶体管可以作为一种ESD防护器件,将NPN双极型晶体管的发射极与基极短接后接地,集电极接高电位,以实现ESD保护功能。
参考图1,为现有一示例的NPN双极型晶体管用作ESD防护器件时的连接示意图。NPN双极型晶体管设置在P型衬底(在附图中以P_substrate进行表示)上,其具有P型阱区(在附图中以Pwell进行表示)以及设置于P型阱区中的基极和位于基极两侧的为N型掺杂的发射极和集电极。该NPN双极型晶体管还具有用于将其P型阱区(在附图中以Pwell进行表示)与P型衬底隔离的N型隔离阱区,在图1中,N型隔离阱区由两个Nwell阱区和一个DeepNwell进行示意。
其中,P型衬底一般接地(VSS)。在一些应用电路中,NPN双极型晶体管的发射极与基极短接后不再与衬底一起共同接地,而是会接入该应用电路的一工作电压(在本申请中以第一电压进行表示),避免静电释放至该工作电压。现有技术中,为避免P型阱区与N型隔离阱区正向导通,N型隔离阱区所接电压一般为应用电路的电源电压,当该NPN双极型晶体管受到如射频等干扰信号影响时,如图1所示,两者之间会有大量的载流子移动形成漏电流从高电位的N型隔离阱区流向低电位的P型阱区,最终流向该工作电压,使得该工作电压异常变化,影响该工作电压正常表征的工作状态,从而应用电路的相关工作性能。
发明内容
本申请实施例提供一种NPN双极型晶体管控制电路和电池保护芯片,以克服上述技术问题。
为了解决上述问题,本申请实施例公开了一种NPN双极型晶体管控制电路,包括:
NPN双极型晶体管,NPN双极型晶体管具有将其P型阱区与P型衬底隔离的N型隔离阱区,NPN双极型晶体管的发射极与基极共同接第一电压;
用于监测第一电压的监测模块;以及
至少基于第一电压的大小控制N型隔离阱区所接电压的控制模块。
在本发明实施例中,第一电压为一个动态电压或者说可变电压,其值(大小)会随着该NPN双极型晶体管所应用的电路的实际工作而变化,其变化方式本申请不作限定。本发明的核心构思就是根据第一电压的大小来控制用于静电防护的NPN双极型晶体管中的N型隔离阱区所接电压,如此即有效控制了N型隔离阱区与P型阱区所形成的PN结的状态,避免该PN结因干扰信号产生的漏电流影响第一电压所表征(即正常应该表征)的工作状态。
在本申请一实施例中,当第一电压的最小值大于负的Vth时,控制模块控制N型隔离阱区保持接第一电压;其中,Vth为基于N型隔离阱区形成的PN结的正向导通电压。
在本申请一实施例中,还包括预设的阈值电压;
控制模块基于第一电压与阈值电压调整N型隔离阱区所接电压;其中,阈值电压与N型隔离阱区所接电压的差值小于Vth,Vth为基于N型隔离阱区形成的PN结的正向导通电压。
在本申请一实施例中,当第一电压小于阈值电压时,N型隔离阱区所接电压为Va,其中,Va≤第一电压+Vth+K,Vth为基于N型隔离阱区形成的PN结的正向导通电压,K为常数,以避免PN结因干扰信号产生的漏电流影响第一电压所表征的工作状态;
当第一电压大于等于阈值电压时,N型隔离阱区所接电压由Va切换为电压Vb,Vb>Va,以避免因第一电压增大而造成的PN结正向导通。
在本申请一实施例中,Va小于等于第一电压,且Va的最小值满足使PN结不正向导通。
在本申请一实施例中,NPN双极型晶体管的集电极接第二电压;
Va为公共接地端电压,Vb为第二电压。
在本申请一实施例中,第二电压为NMOS控制电路的电源电压。
在本申请一实施例中,监测模块设置有阈值电压;
监测模块基于第一电压与阈值电压产生一指示信号;
控制模块基于指示信号调整N型隔离阱区所接电压。
在本申请一实施例中,监测模块包括MOS元件和电流源,控制模块包括电压切换子模块;
阈值电压为MOS元件的导通电压,电流源与MOS元件的源极或漏极连接形成串联电路,MOS元件的栅极与第一电压的检测端连接,基于第一电压与导通阈值控制串联电路是否导通,以输出指示信号;
电压切换子模块基于指示信号调整N型隔离阱区所接电压。
本申请实施例还公开了一种电池保护芯片,包括如本申请实施例所述的NMOS控制电路,其中,第一电压为所述芯片的过流检测端电压。
本申请实施例包括以下优点:
本申请所提供的NPN双极型晶体管控制电路,包括:NPN双极型晶体管,NPN双极型晶体管具有将其P型阱区与P型衬底隔离的N型隔离阱区,NPN双极型晶体管的发射极与基极共同接第一电压;用于监测第一电压的监测模块;以及至少基于第一电压的大小控制N型隔离阱区所接电压的控制模块。通过控制模块调节N型隔离阱区所接电压,可以N型隔离阱区与P型阱区所形成的PN结因干扰信号产生的漏电流影响第一电压所表征的工作状态,降低了干扰信号对应用电路的工作性能的影响。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例。
图1是现有一示例的NPN双极型晶体管用作ESD防护器件时的连接示意图;
图2是本申请一种NPN双极型晶体管控制电路的模块示意图;
图3是本申请一种NPN双极型晶体管控制电路的一实现方式控制示意图;
图4是本申请一种NPN双极型晶体管控制电路的另一实现方式控制示意图;
图5是本申请实施例NPN双极型晶体管控制电路的示意图;
图6是本申请实施例一种电池保护芯片及其外围电路的示意图。
附图标记说明:
10-NPN双极型晶体管控制电路;101-NPN双极型晶体管,1011-P型阱区,1012-N型隔离阱区,1013-发射极,1014-基极,1015-集电极;102-P型衬底;103-监测模块,1031-MOS元件,1032-电流源;104-控制模块,1041-电压切换子模块;20-电池保护芯片。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
参考图2,本申请提供了一种NPN双极型晶体管控制电路10,该NPN双极型晶体管控制电路10包括:NPN双极型晶体管101,其中,如图1所示,NPN双极型晶体管101具有将其P型阱区1011与P型衬底102隔离的N型隔离阱区1012,NPN双极型晶体管101的发射极1013与基极1014共同接第一电压。该NPN双极型晶体管控制电路10还包括用于监测所述第一电压的监测模块103;以及至少基于第一电压的大小控制N型隔离阱区1012所接电压的控制模块104。
其中,NPN双极型晶体管101可以作为ESD防护器件的原理属于现有技术,可参考现有的如GGNMOS的相关解释,在此不多赘述。在本申请中,当NPN双极型晶体管101应用于某一应用电路时,第一电压可以理解为背景技术中所示的工作电压。与现有技术中的N型隔离阱区1012始终保持接电源电压不同,本申请可通过控制模块104调整N型隔离阱区1012所接电压,避免该PN结因干扰信号产生的漏电流影响第一电压所表征的工作状态,降低了干扰信号对应用电路的工作性能的影响。
其中,本申请采用监测模块103监测第一电压,可以实时获得第一电压的大小,而控制模块104则可根据第一电压的大小来控制N型隔离阱区1012所接电压。在图2中,可以选择用于接入N型隔离阱区1012的电压以电压Va和Vb进行表示。关于控制模块104至少基于第一电压的大小控制NPN双极型晶体管101的N型隔离阱区1012所接电压有不同的实施例,下面结合附图对本申请的一些实施例进行说明。
在本申请一实施例中,参考图3,当第一电压的最小值大于负的Vth时,控制模块104控制N型隔离阱区1012保持接该第一电压;其中,Vth为基于N型隔离阱区1012形成的PN结的正向导通电压。
其中,如图3所示,基于N型隔离阱区1012形成的PN结有两个,一个是N型隔离阱区1012与P型阱区1011所形成的PN结(在各个附图中以PN结①进行表示),另一个是N型隔离阱区1012与P型衬底102所形成的PN结(在各个附图中以PN结②进行表示)。在同一NPN双极型晶体管101中,PN结①与PN结②的正向导通电压Vth相同。例如,采用硅材料制成的PN结的正向导通电压Vth为0.7V。
在本实施例中,若第一电压的浮动范围均大于负的Vth,则控制模块104可以控制N型隔离阱区1012保持接第一电压,使得N型隔离阱区1012所接电压与位于P型阱区1011中的基极1014、发射极1013所接电压一直同电位,这样即使受到如射频等干扰信号影响,也几乎不会有漏电流从N型隔离阱区1012经P型阱区1011流向第一电压的检测端,从而避免该PN结因干扰信号产生的漏电流影响第一电压所表征的工作状态。同时,无论第一电压如何变化,N型隔离阱区1012与P型阱区1011所形成的PN结(PN结①)也不会正向导通,避免了第一电压浮动对该P型衬底102上的其他器件造成影响。
可选的,控制模块104可以利用电压切换子模块(在附图中,电压切换子模块以开关S1进行示意)将N型隔离阱区1012的引出端与发射极1013、基极1014短接后的引出端连接,或与第一电压的检测端直接连接,以实现N型隔离阱区1012保持接第一电压。实际中,可基于该NPN双极型晶体管101实际的应用电路的具体性能或通过监测模块103的监测等确定第一电压的最小值是否大于负的Vth。示例的,采用硅材料制成的PN结器件的正向导通电压Vth一般为0.7V,监测模块103内设置有一阈值电压为-0.7V,若监测到第一电压的浮动范围均在该-0.7V之上,则控制模块104保持N型隔离阱区1012所接电压为第一电压。
值得说明的是,在本实施例中,N型隔离阱区1012所接电压为第一电压,虽然第一电压可能变为负电压即小于P型衬底102所接电位(0电压),但由于第一电压的最小值大于负的Vth,那么N型隔离阱区1012与P型衬底102所形成的PN结(PN结②)也不会正向导通。
在本申请另一实施例中,还包括预设的阈值电压;控制模块104基于第一电压与该阈值电压调整该NPN双极型晶体管101的N型隔离阱区1012所接电压;其中,该预设的阈值电压需满足:阈值电压与N型隔离阱区1012所接电压的差值小于Vth,Vth为基于N型隔离阱区1012形成的PN结的正向导通电压。
在本申请实施例中,当采用第一电压与阈值电压的比较结果来决定是否调整N型隔离阱区1012所接电压时,该阈值电压与调整前的N型隔离阱区1012所接电压之间的差值应该小于基于N型隔离阱区1012形成的PN结的正向导通电压,以避免第一电压已经过大使得N型隔离阱区1012与P型阱区1011所形成的PN结(PN结①)正向导通了,第一电压还未达到该阈值电压大小而使得N型隔离阱区1012所接电压还未被调整。简言之,阈值电压的设定应考虑避免基于该N型隔离阱区1012形成的PN结正向导通。
在一实现方式中,初始状态下(在应用电路上电后的初始状态下,第一电压通常小于阈值电压),N型隔离阱区1012通过引出端一般接公共接地端电压(VSS),公共接地端电压基本为零电压,因此,预设的阈值电压通常只要满足小于该Vth即可,此时不会出现第一电压还未达到该阈值电压大小但已经使得PN结①正向导通的情况。
在本申请实施例中,所预设的阈值电压除了满足避免基于该N型隔离阱区1012形成的PN结正向导通之外,还应考虑第一电压的不同值所能表征的工作状态进行设定。示例的,在初始状态下第一电压基本为0,此时第一电压所表征的工作状态为“正常”;当第一电压大于0.6V后,此时第一电压所表征的工作状态为“异常”,Vth为0.7V,所设定的阈值电压可以为0.6V。即阈值电压的设定可考虑大于等于第一电压所表征的工作状态变动时的第一电压的临界值(如短路保护阈值),以尽量降低PN结因干扰信号产生的漏电流影响第一电压所表征的“正常”工作状态的可能性,或者说降低第一电压所表征的工作状态实际为“正常”但在干扰信号的影响下被误判为“异常”的概率。
在本申请实施例的一可能实现方式中,参考图4,当第一电压小于阈值电压时,N型隔离阱区1012所接电压为Va,其中,Va≤第一电压+Vth+K,Vth为基于N型隔离阱区1012形成的PN结的正向导通电压,K为常数,以避免PN结因干扰信号产生的漏电流影响第一电压所表征的工作状态;当第一电压大于等于阈值电压时,N型隔离阱区1012所接电压由Va切换为电压Vb,Vb>Va,以避免因第一电压增大而造成的该PN结正向导通。
与现有技术不同的是,在本实现方式中,如图4所示,当第一电压小于阈值电压时,N型隔离阱区1012所接电压为Va,其中,Va是一个能避免N型隔离阱区1012与P型阱区1011所形成的PN结(PN结①)因干扰信号产生的漏电流影响第一电压所表征的工作状态的电压值。即当N型隔离阱区1012接电压Va时,PN结①因干扰信号产生的漏电流不会造成第一电压浮动过大而改变当前所表征的工作状态,如此有效克服了背景技术中所指的问题。
由于第一电压为应用电路的一工作电压,比如该应用电路为电池保护系统,第一电压为过流检测端的电压,当电池放电过流或应用电路短路时,第一电压会变大,当第一电压变大至大于阈值电压后,若N型隔离阱区1012仍然接电压Va,则可能造成PN结①正向导通。故在本实现方式中,如图4所示,当第一电压大于等于阈值电压时,控制模块104将N型隔离阱区1012所接电压由Va切换为电压Vb,且Vb>Va,以避免因第一电压增大而造成的PN结正向导通。
从理论上说,只要Va≤第一电压,基本不会有漏电流从N型隔离阱区1012经P型阱区1011流向第一电压的检测端。但由于漏电流的大小与PN结的N端电压大小相关,考虑实际中第一电压在某个取值区间内所表征的工作状态可能都不会变化,或者说考虑第一电压所表征的工作状态变动时的取值与其初始状态下的取值可能相差较大,Va也可以微微大于第一电压,在此情况下,即使有如射频等干扰信号作用于NPN双极型晶体管101,从N型隔离阱区1012经P型阱区1011流向第一电压的检测端的漏电流并不会造成第一电压的值大幅变化,即此情况下第一电压所表征的工作状态也不会因干扰信号而异常变化。
示例的,当第一电压处于0-0.5V的区间时,第一电压所表征的工作状态为“正常”,当第一电压大于0.5V后,第一电压所表征的工作状态为“异常”,初始状态下第一电压为0V,Va为0.1V,显然,此时虽然Va比第一电压大,即使有干扰信号作用,基于0.1V所产生的漏电流也不会造成第一电压超过0.5V,也可以有效避免N型隔离阱区1012与P型阱区1011所形成的PN结(PN结①)因干扰信号产生的漏电流影响第一电压所表征的工作状态。
由于PN结①的正向导通电压为Vth,Va与第一电压之间至少还相隔一个Vth的电压差,因此,Va实际可以小于等于第一电压与Vth之和,但考虑Va的取值得避免PN结因干扰信号产生的漏电流影响第一电压所表征的工作状态,基于上述思路,Va的取值上限表示为:Va≤第一电压+Vth+K,其中,此时的第一电压是小于阈值电压的,K可以为正值,也可以为负值,其取值可基于初始状态下第一电压所表征的工作状态对应的第一电压的取值区间确定。
实际应用中,可优选的,N型隔离阱区1012所接电压Va小于等于第一电压。值得强调的是,无论在哪种情况下,Va和Vb的最小值都应满足使基于N型隔离阱区1012形成的PN结不正向导通,可以理解为使前述的PN结①和PN结②都不正向导通。否者若PN结正向导通了,电流会对该P型衬底102上的其他器件造成影响,N型隔离阱区1012的设置也就没有意义了。具体的,当第一电压小于阈值电压时,Va>第一电压-Vth;当第一电压大于阈值电压时,Vb>第一电压-Vth。
在本申请中,NPN双极型晶体管101的集电极1015接第二电压,由于NPN双极型晶体管101为一个用于保护第一电压的ESD防护器件,当NPN双极型晶体管101的集电极1015接第二电压,无论第一电压如何浮动,第二电压必定是大于第一电压的,避免静电通过第一电压的检测端释放。同时,NPN双极型晶体管101作为ESD防护器件不应被反向击穿,即第二电压-第一电压的差值小于ESD器件的反向导通电压,否者ESD就击穿了起不到防护作用了。
在一示例中,Va为公共接地端电压(VSS),Vb为第二电压。进一步可选的,第二电压为NPN双极型晶体管控制电路10的电源电压(VDD)。
需要说明的是,在本申请中,以该阈值电压为节点,第一电压小于阈值电压视为所表征的工作状态为“正常”,第一电压大于阈值电压视为所表征的工作状态为“异常”,当控制模块104控制N型隔离阱区1012所接电压为第二电压时,虽然第二电压大于第一电压,可能因干扰信号有大量漏电流从N型隔离阱区1012经P型阱区1011流向第一电压的检测端,但由于此时第一电压所表征的工作状态已经是“异常”状态,即使第一电压因漏电流继续增大,此时第一电压所表征的工作状态仍然是“异常”状态,漏电流对第一电压所表征的工作状态不会造成影响。
在本申请实施例中,预设的阈值电压可以设置在监测模块103中,也可以设置在控制模块104中,本申请对此不作限定。
在一可能的实现方式中,监测模块103设置有前述的阈值电压;监测模块103基于第一电压与阈值电压产生一指示信号;控制模块104基于指示信号调整N型隔离阱区1012所接电压。
在电路中,监测模块103与第一电压的检测端直接连接,可以获得第一电压。然后监测模块103将第一电压与阈值电压进行比较,产生一指示信号,基于该指示信号,控制模块104可以知晓第一电压是否大于阈值电压。
监测模块103在具体电路中可以有多种方式实现。
一实现方式中,监测模块103包括比较器,比较器的两个输入端分别接第一电压与阈值电压,其输出端输出的逻辑信号即为该指示信号。
另一实现方式中,监测模块103包括MOS元件1031和电流源1032,控制模块104包括电压切换子模块;阈值电压为MOS元件1031的导通电压,电流源1032与MOS元件1031的源极或漏极连接形成串联电路,MOS元件1031的栅极与第一电压的检测端连接,基于第一电压与导通阈值控制串联电路是否导通,以输出指示信号;电压切换子模块1041基于指示信号调整N型隔离阱区1012所接电压。
在本实现方式中,第一电压输入MOS元件1031的栅极,基于第一电压与MOS元件1031的源极之间的差值是否超过该导通阈值,可以控制MOS元件1031是否开启,进而实现串联电路是否导通。由于该串联电路导通或不导通时,MOS元件1031和电流源1032之间的连接节点电压肯定会不同,如该串联电路不导通时,该连接节点电压被地拉至0电压,当该串联电路导通时,该连接节点电压基于电流源1032产生的电流和MOS元件1031的等效电阻会变大。因此本实现方式可以将MOS元件1031和电流源1032之间的连接节点的电平信号来作为指示信号。在不同的示例中,监测模块103还可以包括其他如电阻等负载元件,负载元件与MOS元件1031串联,可以通过负载元件与MOS元件1031之间的连接节点来产生该指示信号。控制模块104的电压切换子模块1041用于接收该指示信号,然后基于该指示信号表示的第一电压与阈值电压的比较结果,来对N型隔离阱区1012所接电压进行切换。在不同的电路应用中,电压切换子模块1041可以采用二选一选择器实现,也可以采用一个反相器电路实现,也可以采用多路选择器或多个开关实现,本申请对此不作限定。
在一个示例中,如图5所示,NPN双极型晶体管101作为ESD防护器件,其发射极1013与基极1014共同接第一电压,集电极1015接电源电压。该MOS元件1031为一个NMOS管,NMOS管的漏极与电流源1032连接,源极接地,其栅极用于与第一电压的检测端连接,NMOS管和电流源1032之间的连接节点用于输出该指示信号。电压切换子模块1041通过接收如前述指示信号,可以获得第一电压与阈值电压的比较结果,然后选择将公共接地端电压VSS或电源电压VDD接入N型隔离阱区1012。
基于同一发明构思,本申请实施例还提供了一种电池保护芯片20,如图6所示,包括如本申请实施例所述的NPN双极型晶体管控制电路10,其中,第一电压为该电池保护芯片20的过流检测端电压。
在电池保护系统中,如图1所示的NPN双极型晶体管101作为ESD防护器件连接在电源电压与过流检测端电压(在图6中过流检测端电压以VM进行表示,即第一电压为VM)之间,用于对过流检测端进行静电保护。即基极1014、发射极1013短接后连接过流检测端,集电极1015与电池保护芯片20的电源端连接从而接入电源电压VDD,P型衬底102通过接电池保护芯片20的公共接地端(在图6中公共接地端电压VSS进行表示),现有技术中,N型隔离阱区1012一直接电源电压。
本领域技术人员知晓,如图6所示,在电池保护系统中,过流检测端与芯片外的一限流电阻R连接,过流检测端处的电压VM(即第一电压)=V0+IR,V0为与电池保护芯片20连接的外围电路中的电流监测电压,I为从芯片内流向该过流检测端的电流。正常情况下,该电流I非常微弱,VM基本约等于V0,此时的VM所表征的工作状态即为该电池保护系统实际的工作状态。如当该V0表示电池保护系统短路时,此时的VM也能有效表征电池保护系统短路。然而,当该NPN双极型晶体管101作为ESD防护器件受到如射频等干扰信号影响时,电流I会急剧增大,此时的VM与该V0的差距就比较大了,很可能导致电池保护芯片20误判电池放电电流过大,发生短路,从而启动短路保护。
而由于本申请的电池保护芯片20具有如图2所示的NPN双极型晶体管控制电路10,该NPN双极型晶体管控制电路10除了具有用于作为ESD防护器件的NPN双极型晶体管101外,还具有监测模块103以及控制模块104,监测模块103用于监测过流检测端电压VM;控制模块104至少基于VM的大小控制NPN双极型晶体管101的N型隔离阱区1012所接电压,以实现在避免N型隔离阱区1012与P型阱区1011所形成的PN结正向导通的情况下,尽量使N型隔离阱区1012所接电压与处于正常状态下的VM之间的电压差较小,从而避免该PN结因干扰信号产生的漏电流影响电压VM正常应表征的工作状态。
在一实施例中,初始状态下(此时VM小于阈值电压)控制模块104控制N型隔离阱区1012接公共接地端电压VSS,由于初始状态下VM几乎为0电压,N型隔离阱区1012与P型阱区1011所形成的PN结几乎没有漏电流产生,所以即使有如射频等干扰信号作用于该NPN双极型晶体管101,也不会影响VM当前所表征的为“正常”的工作状态。监测模块103中设置有一阈值电压,其中,该阈值电压小于Vth,Vth为基于N型隔离阱区1012形成的PN结的正向导通电压,该阈值电压可以与电池保护系统的放电过流保护阈值或短路保护阈值接近,优选该阈值电压大于等于短路保护阈值,因为短路保护与放电过流保护的区别在于短路保护的参考阈值更高,但延迟时间更短,一般情况下,射频等干扰信号是间断的,其作用时间短于启动电池放电过流的延迟时间,所以通常不会造成系统异常启动放电过流保护。当监测模块103监测到VM大于阈值电压时,向控制模块104所输出的指示信号有效,控制模块104基于该指示信号将N型隔离阱区1012所接电压由VSS切换为VDD,避免了因VM增大而造成的PN结正向导通,此时即使N型隔离阱区1012与P型阱区1011所形成的PN结(PN结①)产生大量的漏电流流向过流检测端也无妨,因为此时系统已经启动短路保护了。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上对本申请所提供的技术方案进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请,本说明书内容不应理解为对本申请的限制。同时,对于本领域的一般技术人员,依据本申请,在具体实施方式及应用范围上均会有不同形式的改变之处,这里无需也无法对所有的实施方式予以穷举,而由此所引伸出的显而易见的变化或变动仍处于本申请的保护范围之中。

Claims (10)

1.一种NPN双极型晶体管控制电路,其特征在于,包括:
NPN双极型晶体管,所述NPN双极型晶体管具有将其P型阱区与P型衬底隔离的N型隔离阱区,所述NPN双极型晶体管的发射极与基极共同接第一电压;
用于监测所述第一电压的监测模块;以及
至少基于所述第一电压的大小控制所述N型隔离阱区所接电压的控制模块。
2.根据权利要求1所述的NPN双极型晶体管控制电路,其特征在于,
当所述第一电压的最小值大于负的Vth时,所述控制模块控制所述N型隔离阱区保持接所述第一电压;其中,Vth为基于所述N型隔离阱区形成的PN结的正向导通电压。
3.根据权利要求1所述的NPN双极型晶体管控制电路,其特征在于,
还包括预设的阈值电压;
所述控制模块基于所述第一电压与所述阈值电压调整所述N型隔离阱区所接电压;其中,所述阈值电压与所述N型隔离阱区所接电压的差值小于Vth,所述Vth为基于所述N型隔离阱区形成的PN结的正向导通电压。
4.根据权利要求3所述的NPN双极型晶体管控制电路,其特征在于,
当所述第一电压小于所述阈值电压时,所述N型隔离阱区所接电压为Va,其中,Va≤所述第一电压+Vth+K,Vth为基于所述N型隔离阱区形成的PN结的正向导通电压,K为常数,以避免所述PN结因干扰信号产生的漏电流影响所述第一电压所表征的工作状态;
当所述第一电压大于等于所述阈值电压时,所述N型隔离阱区所接电压由Va切换为电压Vb,Vb>Va,以避免因所述第一电压增大而造成的所述PN结正向导通。
5.根据权利要求4所述的NPN双极型晶体管控制电路,其特征在于,
所述Va小于等于所述第一电压,且所述Va的最小值满足使所述PN结不正向导通。
6.根据权利要求4所述的NPN双极型晶体管控制电路,其特征在于,
所述NPN双极型晶体管的集电极接第二电压;
所述Va为公共接地端电压,所述Vb为所述第二电压。
7.根据权利要求6所述的NPN双极型晶体管控制电路,其特征在于,
所述第二电压为所述NMOS控制电路的电源电压。
8.根据权利要求3-7任一项所述的NPN双极型晶体管控制电路,其特征在于,所述监测模块设置有所述阈值电压;
所述监测模块基于所述第一电压与所述阈值电压产生一指示信号;
所述控制模块基于所述指示信号调整所述N型隔离阱区所接电压。
9.根据权利要求8所述的NPN双极型晶体管控制电路,其特征在于,
所述监测模块包括MOS元件和电流源,所述控制模块包括电压切换子模块;
所述阈值电压为所述MOS元件的导通电压,所述电流源与所述MOS元件的源极或漏极连接形成串联电路,所述MOS元件的栅极与所述第一电压的检测端连接,基于所述第一电压与所述导通阈值控制所述串联电路是否导通,以输出所述指示信号;
所述电压切换子模块基于所述指示信号调整所述N型隔离阱区所接电压。
10.一种电池保护芯片,其特征在于,包括如权利要求1-9任一项所述的NMOS控制电路,其中,所述第一电压为所述芯片的过流检测端电压。
CN202311163736.6A 2023-09-08 2023-09-08 一种npn双极型晶体管控制电路和电池保护芯片 Pending CN117038668A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311163736.6A CN117038668A (zh) 2023-09-08 2023-09-08 一种npn双极型晶体管控制电路和电池保护芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311163736.6A CN117038668A (zh) 2023-09-08 2023-09-08 一种npn双极型晶体管控制电路和电池保护芯片

Publications (1)

Publication Number Publication Date
CN117038668A true CN117038668A (zh) 2023-11-10

Family

ID=88630096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311163736.6A Pending CN117038668A (zh) 2023-09-08 2023-09-08 一种npn双极型晶体管控制电路和电池保护芯片

Country Status (1)

Country Link
CN (1) CN117038668A (zh)

Similar Documents

Publication Publication Date Title
US20190165572A1 (en) Electrostatic discharge protection circuit with a high turn-on speed
US10714934B2 (en) Electrostatic discharge protection device, detection circuit and protection method thereof
CN110912098B (zh) 防止静电释放esd保护在电源关断下引起漏电流的电路
US11411395B2 (en) Electrostatic discharge protection circuit and operation method
US20140368958A1 (en) Electrostatic protection circuit
CN112186726B (zh) Esd保护电路、电源及芯片
JP7110162B2 (ja) 保護回路
US10965118B2 (en) Over voltage/energy protection apparatus
JP3036438B2 (ja) アナログスイッチ回路
CN112543021B (zh) 输入输出电路和电路系统
CN109449156B (zh) 一种端口静电释放保护电路
US11626726B2 (en) Power clamp circuit, chip and dual-clamp method
CN114899809A (zh) 端口静电释放保护电路、芯片及电子设备
CN219740340U (zh) 复位电路、芯片和电子设备
US11824349B2 (en) Electrostatic discharge protection circuit
US20230017232A1 (en) Electro-static discharge protection circuit and chip
CN116896363B (zh) 一种nmos控制电路和电池保护芯片
CN117038668A (zh) 一种npn双极型晶体管控制电路和电池保护芯片
US20190229109A1 (en) Semiconductor device and method of operation
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
CN110198028B (zh) 静电防护电路
CN112039040A (zh) 一种esd电源钳位电路、无线设备及芯片
CN117220252A (zh) 电池管理芯片及其esd防护电路
US12088091B2 (en) Electrostatic discharge protection circuit for chip
CN113675832B (zh) 静电保护方法、静电保护电路及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination