CN117031255B - 一种共用芯片功能引脚的芯片测试系统 - Google Patents
一种共用芯片功能引脚的芯片测试系统 Download PDFInfo
- Publication number
- CN117031255B CN117031255B CN202311107634.2A CN202311107634A CN117031255B CN 117031255 B CN117031255 B CN 117031255B CN 202311107634 A CN202311107634 A CN 202311107634A CN 117031255 B CN117031255 B CN 117031255B
- Authority
- CN
- China
- Prior art keywords
- test
- signal
- chip
- circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 254
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 34
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及电子电路技术领域，尤其是一种共用芯片功能引脚的芯片测试系统。本发明提供一种共用芯片功能引脚的芯片测试系统，包括信号产生电路、第一功能引脚、第二功能引脚、接口电路、测试电路、功能电路。其中，信号产生电路位于芯片外部，接口电路、测试电路、功能电路位于芯片内部。信号产生电路用于产生电压幅值范围不同的测试信号和控制信号，测试信号和控制信号分时连接第一功能引脚。通过本说明书实施例，解决现有技术中芯片在需要数字控制信号和模拟测试信号的情况下，芯片封装引脚受限带来的产品测试困难以及测试电路复杂导致芯片成本高的问题。
Description
技术领域
本发明涉及电子电路技术领域，尤其是一种共用芯片功能引脚的芯片测试系统。
背景技术
随着集成电路工艺的发展和设计技术的进步，芯片使用越来越多，性能和可靠性要求也越来越高。为保证芯片一致性和可靠性，芯片交付用户前需要进行充分的测试，通常是通过片上内建的测试电路结合芯片测试系统来完成。一般来说，芯片测试过程是通过专用测试引脚启动内建测试电路，然后进行测试，并将测试结果通过专用测试引脚输出到芯片外，待测试完成后，断开或者失能测试引脚，防止用户在使用时误动作。
然而，随着芯片封装尺寸的减小和系统集成度不断提高，在实际产品实现时，芯片封装后经常没有足够数量的专用测试引脚，甚至没有单独的引脚供测试使用，使得封装后的芯片测试系统很难跟内部的测试电路进行交互，这极大限制了封装后芯片的测试。同时，芯片在需要数字控制信号和模拟测试信号的情况下，区分这两种信号的芯片内建测试电路设计往往十分复杂，导致芯片面积增大，芯片成本高。因此，需要一种在同时需要数字控制信号和模拟测试信号时，测试引脚与功能电路引脚共用并且能区分两种信号的芯片解决现有技术的问题。
发明内容
为解决现有技术中的问题，本说明书实施例提供了一种共用芯片功能引脚的芯片测试系统，实现了芯片的测试引脚与功能电路引脚共用，无需额外的专用测试引脚，采用不同的电压幅值范围区分测试信号和控制信号，解决现有技术中需要专用的测试引脚，导致芯片尺寸难以缩小以及测试电路复杂导致芯片成本高的问题。
为了解决上述技术问题，本说明书的具体技术方案如下：
本说明书实施例提供了一种共用芯片功能引脚的芯片测试系统，包括芯片和信号产生电路，其中，
信号产生电路，位于所述芯片外部，用于生成用于测试或控制的信号，通过所述芯片的第一功能引脚将所述信号发送给所述芯片；
所述芯片包括，接口电路、测试电路和至少一个功能电路，
所述接口电路，通过所述第一功能引脚接收所述信号，并根据所述信号的电压幅值将控制信号发送给所述测试电路，将测试信号发送给所述功能电路，将所述测试电路的测试结果和所述功能电路的执行结果通过所述芯片的第二功能引脚输出；
所述测试电路，与至少一个功能电路连接，根据所述控制信号对连接的功能电路进行测试；
所述功能电路，与所述接口电路连接，根据所述测试信号执行所述芯片的功能。
进一步地，信号产生电路进一步包括：第一信号源、第二信号源、以及选择开关；
所述第一信号源，用于输出用于测试的信号；
所述第二信号源，用于输出用于控制的信号；
所述选择开关用于选择输出用于测试或控制的信号。
进一步地，所述第二信号源进一步包括，电源、运算放大器、电阻；
其中，所述第二信号源与电源输出的电源电压一同接入运算放大器的正端，所述运算放大器为单位负反馈跟随形式，用于和所述电源以及所述电阻共同更改所述第二信号源输出的用于控制的信号电压幅值。
进一步地，所述用于测试电路的信号，为数字控制信号；
所述用于功能电路的信号为测试信号，电压上限始终不超过所述数字控制信号的低电平。
进一步地，接口电路进一步包括，电源、模拟开关组、第一比较器、第二比较器、与非门、以及反相器、电阻；
输入端模拟开关的一个引脚连接第一比较器的正输入端以及第二比较器的正输入端；
所述电源输出的电源电压经过分压连接第一比较器和第二比较器的负输入端；
所述第一比较器用于将输入的信号与第一电源分压值进行比较；
所述第二比较器用于将输入的信号与第二电源分压值进行比较，区分所述控制信号或所述测试信号；
所述与非门的两个输入端连接所述第二比较器的输出和所述测试电路的工作模式接口，输出端连接到所述反相器的输入端；
所述反相器连接到模拟开关组的选择控制端，输出选择控制信号。
进一步地，模拟开关组进一步包括，
所述模拟开关组包括至少两个模拟二选一开关。
进一步地，接口电路进一步包括，
当所述输入的信号为控制信号时，接口电路的第一比较器输出为全摆幅数字控制信号，其中高电平为电源输出的电源电压，且低电平为0V，接口电路的第二比较器输出为高电平电源输出的电源电压；
当所述输入的信号为测试信号时，接口电路的第一比较器输出为低电平0V，接口电路的第二比较器输出为低电平0V。
进一步地，测试电路进一步包括，测试控制信号解码模块、测试控制状态机；
所述测试控制信号解码模块，用于接收所述第一比较器输出的全摆幅数字控制信号，进行控制信号解码；
测试控制状态机，用于接收所述第二比较器输出、所述测试控制信号解码模块输出，输出测试电路的工作模式信号以及所述测试信号。
进一步地，功能电路进一步包括，输入驱动器、ΣΔ调制器、控制模块；
所述输入驱动器，用于连接所述模拟开关组的一个引脚；
所述ΣΔ调制器，用于连接所述模拟开关组的输出端；
所述控制模块，用于连接所述测试电路；
所述输入驱动器为接成单位负反馈跟随形式的运算放大器。
进一步地，功能电路还包括，信号解码模块、脉冲宽度调制器、控制模块；
所述信号解码模块，用于连接所述模拟开关组的一个引脚；
所述脉冲宽度调制器，用于连接所述模拟开关组的输出端；
所述控制模块，用于连接所述测试电路。
利用本说明书实施例共用芯片功能引脚的芯片测试系统，本说明书实施例通过信号产生电路，生成用于测试或控制的信号，通过所述芯片的第一功能引脚将所述信号发送给所述芯片；芯片包括，接口电路、测试电路和至少一个功能电路，其中接口电路，通过第一功能引脚接收信号，并采用不同的电压幅值范围区分测试信号和控制信号，将控制信号发送给所述测试电路，将测试信号发送给所述功能电路，实现测试信号和控制信号共用引脚，并将测试电路的测试结果和功能电路的执行结果通过所述芯片的第二功能引脚输出；所述测试电路，与至少一个功能电路连接，根据所述控制信号对连接的功能电路进行测试；所述功能电路，与所述接口电路连接，根据所述测试信号执行所述芯片的功能，芯片的测试引脚与功能电路引脚共用，无需额外的专用测试引脚。通过文本实施例的方法，实现了采用不同的电压幅值范围区分测试信号和控制信号，通过单引脚实现测试信号和控制信号共用，降低了测试电路的复杂度和芯片面积。
附图说明
为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1所示为本说明书实施例一种共用芯片功能引脚的芯片测试系统的电路结构示意图；
图2所示为本说明书实施例中的信号产生电路；
图3所示为本说明书实施中一种测试信号和控制信号波形；
图4所示为本说明书实施中另一种测试信号和控制信号波形；
图5所示为本说明书实施例中另一种共用芯片功能引脚的芯片测试系统的电路结构示意图；
图6所示为本说明书实施例另一种共用芯片功能引脚的芯片测试系统的电路结构示意图；
图7所示为本说明书实施例另一种共用芯片功能引脚的芯片测试系统的电路结构示意图。
【附图标记说明】：
1、信号产生电路；
11、12、13、电阻；
14、运算放大器；
15、选择开关；
16、第一信号源；
17、第二信号源；
2、接口电路；
21、模拟开关组；
211、二选一开关；
212、二选一开关；
22、23、24、电阻；
25、第一比较器；
26、第二比较器；
27、与非门；
28、反相器；
3、测试电路；
31、测试控制信号解码模块；
32、测试控制状态机；
4、功能电路；
41、输入驱动器；
42、ΣΔ调制器；
411、信号解码模块；
421、脉冲宽度调制器；
43、控制模块。
具体实施方式
下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。
需要说明的是，本说明书的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本说明书的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是，本申请技术方案中对数据的获取、存储、使用、处理等均符合国家法律法规的相关规定。
为了解决现有技术中存在的问题，本说明书实施例提供了一种共用芯片功能引脚的芯片测试系统，实现了采用芯片内集成部分测试电路，芯片外保留其他部分测试电路的系统方案。图1所示为本说明书实施例一种共用芯片功能引脚的芯片测试系统的电路结构示意图。在本图中描述了芯片的基本结构，基于常规或者无创造性的劳动可以包括更多或者更少的单元或组件。实施例中列举的单元或模块仅仅是按照功能划分的单元或组件。在实际中的系统或装置产品执行时，可以对单元和组件进行调整。具体的如图1所示，所述系统可以包括：
信号产生电路1，位于所述芯片外部，用于生成用于测试或控制的信号，通过所述芯片的第一功能引脚将所述信号发送给所述芯片；
所述芯片包括，接口电路2、测试电路3和至少一个功能电路4，
所述接口电路2，通过所述第一功能引脚接收所述信号，并根据所述信号的电压幅值将控制信号发送给所述测试电路3，将测试信号发送给所述功能电路4，将所述测试电路3的测试结果和所述功能电路4的执行结果通过所述芯片的第二功能引脚输出；
所述测试电路3，与至少一个功能电路4连接，根据所述控制信号对连接的功能电路4进行测试；
所述功能电路4，与所述接口电路2连接，根据所述测试信号执行所述芯片的功能。
利用本说明书实施例共用芯片功能引脚的芯片测试系统，本说明书实施例通过信号产生电路1生成不同用途的信号，发送给所述芯片；通过不同的电压幅值范围区分控制信号和测试信号，将控制信号发送给所述测试电路3，将测试信号发送给所述功能电路4，并将测试电路3的测试结果和功能电路4的执行结果通过所述芯片的第二功能引脚V_OUT输出。在本发明中采用不同的电压幅值范围区分测试信号和控制信号，通过单引脚实现测试信号和控制信号共用，进一步压缩芯片引脚数量；采用芯片内集成部分测试电路，芯片外保留其他部分测试电路的系统方案，不但降低了测试电路的复杂度和芯片面积，而且保证了测试系统的灵活性和可靠性。所述测试电路3，与至少一个功能电路4连接，根据所述控制信号对连接的功能电路进行测试；所述功能电路4，与所述接口电路2连接，根据所述测试信号执行所述芯片的功能，芯片的测试引脚与功能电路引脚共用，无需额外的专用测试引脚。通过文本实施例的方法，实现了采用不同的电压幅值范围区分控制信号和测试信号，通过单引脚实现控制信号和测试信号共用，解决现有技术中芯片的测试引脚与功能电路引脚无法共用，需要额外的专用测试引脚，芯片封装尺寸过大的问题。
在本说明书实施例中，图1是本发明提供的一种共用芯片功能引脚的芯片测试系统的电路结构示意图，包括信号产生电路1、第一功能引脚V_IN、第二功能引脚V_OUT、接口电路2、测试电路3、功能电路4。其中，信号产生电路1位于芯片外部，接口电路2、测试电路3、功能电路4位于芯片内部。控制信号和测试信号作为输入的信号通过第一功能引脚输入接口电路2。第一功能引脚V_IN和第二功能引脚V_OUT通过接口电路2选择连接测试电路3或连接功能电路4。当芯片工作在测试模式时，第一功能引脚V_IN和第二功能引脚V_OUT通过接口电路2选择连接至测试电路3，第一功能引脚V_IN输入信号产生电路1产生的控制信号，第二功能引脚V_OUT输出芯片内部电路根据控制信号产生的测试信号VOUT1；当芯片工作在功能模式时，第一功能引脚V_IN和第二功能引脚V_OUT通过接口电路2选择连接功能电路4，第一功能引脚V_IN输入功能电路4的输入信号，第二功能引脚V_OUT输出功能电路4的输出信号VOUT2。接口电路2基于输入的不同电压范围控制信号，选择产生全摆幅控制信号V_CTRL和指示信号V_MODE，连接至测试电路3；或选择连接功能电路4。测试电路3基于控制信号V_CTRL和指示信号V_MODE，在测试模式下对被测芯片的功能电路4进行测试控制，并生成工作模式信号V_TEST。功能电路4用于执行芯片的功能。其中测试电路3与功能电路4之间交互的信号包括但不限于时钟信号、数据信号、地址信号、控制信号等。
在本说明书实施例中，信号产生电路1的电路结构如图2所示，位于芯片外部测试板上。其中信号产生电路1进一步包括：第一信号源16、第二信号源17、以及选择开关15；
所述第一信号源16，用于输出用于测试的信号VSIG_OUT；
所述第二信号源17，用于输出用于控制的信号VCTRL_OUT；
所述选择开关15，用于选择输出用于测试或控制的信号。
其中，所述第二信号源17进一步包括，电源输出的电源电压VDD、运算放大器14、电阻；
其中，所述第二信号源17与电源输出的电源电压VDD一同接入运算放大器14的正端，所述运算放大器为单位负反馈跟随形式，用于和所述电源以及所述电阻共同更改所述第二信号源输出的用于控制的信号电压幅值。
具体的，如图2所示，信号产生电路1包括电源、地VSS、电阻11、电阻12、电阻13、运算放大器14、选择开关15、第一信号源16、第二信号源17。第二信号源17产生高电平为V1且低电平为V6的数字控制信号VCTRL_IN。控制信号VCTRL_IN与电源电压VDD、电阻11、12、13共同产生高电平为V1且低电平为V2的数字控制信号，运算放大器14接成单位负反馈跟随形式，用于增强驱动能力，运算放大器14输出用于控制的信号VCTRL_OUT。第一信号源16产生幅值不超过V2的用于功能电路的测试信号VSIG_OUT，VSIG_OUT可以作为测试时的模拟激励信号或芯片正常工作时的模拟输入信号。用于控制的信号VCTRL_OUT和用于功能电路的信号VSIG_OUT经过选择开关15产生输出信号VTEST_OUT。
在本说明书的一个实施例中，所述信号进一步包括，
所述用于测试电路的信号，为数字控制信号；
在本说明书的一个实施例中，数字控制信号高电平为电源输出的电源电压VDD，且低电平为3/4VDD；
所述用于功能电路的信号为测试信号，电压上限始终不超过所述数字控制信号的低电平。
示例性地，在本说明书的一个实施例中如图3所示，上方的方波是用于控制的信号VCTRL_OUT，V1和V2分别是控制信号的电压上限和下限。下方的正弦波是用于功能电路的测试信号VSIG_OUT，V3和V5分别是测试信号的电压上限和下限，V4是控制信号共模电压值或直流输入信号值，V3始终不超过V2；V1＝电源输出的电源电压VDD，V6＝VSS。作为最优实施例，V2＝3/4VDD。作为一种具体实施例，当VDD＝5V，VSS＝0V时，第二信号源17产生高电平为5V且低电平为0V的控制信号VCTRL_IN，第一信号源16产生幅值不超过3.75V的测试信号VSIG_OUT。
在本说明书的另一个实施例中如图4所示，为本发明信号产生电路1产生的数字测试信号和数控制信号波形。上方的方波是数字控制信号VCTRL_OUT，V1和V2分别是数字控制信号的电压上限和下限；下方的方波是数字测试信号，V3和V5分别是数字测试信号的电压上限和下限。
根据本说明书的一个实施例，为了实现不同的电压幅值范围区分测试信号和控制信号，通过单引脚实现测试信号和控制信号共用，进一步压缩芯片引脚数量，通过接口电路2进行信号的区分，其中接口电路2如图5所示进一步包括，电源、模拟开关组21、第一比较器25、第二比较器26、与非门27、以及反相器28、电阻；
输入端模拟开关组21的一个引脚连接第一比较器25的正输入端以及第二比较器26的正输入端；
所述电源输出的电源电压VDD经过分压连接第一比较器25和第二比较器26的负输入端；
所述第一比较器25用于将输入的信号与第一电源分压值进行比较；
所述第二比较器26用于将输入的信号与第二电源分压值进行比较，区分所述控制信号或所述数字控制信号；
所述与非门27的两个输入端连接所述第二比较器26的输出和所述测试电路3的工作模式接口，输出端连接到所述反相器28的输入端；
所述反相器28连接到模拟开关组21的选择控制端，输出选择控制信号。
具体的，模拟开关组21至少包括两个模拟二选一开关211和212，模拟开关组21的选择控制端控制选择连接测试电路3或连接功能电路4。
根据本说明书的一个实施例，当所述输入的信号为数字控制信号时，接口电路的第一比较器输出为全摆幅数字控制信号，其中高电平为电源输出的电源电压，且低电平为0V，接口电路的第二比较器输出为高电平电源输出的电源电压；
当所述输入的信号为数字控制信号时，芯片工作在测试模式,第一功能引脚V_IN和第二功能引脚V_OUT通过接口电路2选择连接至测试电路3。第一功能引脚V_IN输入信号产生电路1产生的控制信号VCTRL_OUT，并通过模拟二选一开关211选择连接第一比较器25的正输入端以及第二比较器26的正输入端，电源输出的电源电压VDD经过电阻22连接第一比较器25的负输入端，VDD经过电阻22、23连接第二比较器26的负输入端，地VSS经过电阻24连接第二比较器26的负输入端，第一比较器25将输入的控制信号VCTRL_OUT，与电源电压VDD分压值，示例性地，在30％(V1+V2)-70％(V1+V2)之间取值，最优选为50％即1/2(V1+V2)进行比较，第一比较器25输出全摆幅控制信号V_CTRL，第二比较器26将输入的控制信号VCTRL_OUT与电源电压VDD分压值即V2进行比较，第二比较器26输出测试指示信号V_MODE。具体的，当VTEST_OUT为控制信号VCTRL_OUT时，V_CTRL为全摆幅(高电平为V1且低电平为V6)数字信号，V_MODE为高电平V1；当VTEST_OUT为测试信号VSIG_OUT时，V_CTRL为低电平V6，V_MODE为低电平V6。芯片的上述工作模式及相应信号的电平情况如表1所示。与非门27的两个输入端分别连接V_MODE和测试电路3生成的工作模式信号V_TEST，与非门27的输出端连接到反相器28的输入端，反相器输出选择控制信号，作用到模拟开关组21的选择控制端。第二功能引脚V_OUT通过模拟二选一开关212，选择输出芯片内部电路根据测试信号产生的信号VOUT1。
表1
当所述输入的信号为测试信号时，接口电路的第一比较器输出为低电平0V，接口电路的第二比较器输出为低电平0V。当所述输入的信号为测试信号时，芯片工作在功能模式，第一功能引脚V_IN和第二功能引脚V_OUT通过接口电路2选择连接功能电路4，第一功能引脚V_IN输入功能电路4的输入信号，并通过模拟二选一开关211选择连接功能电路4，第二功能引脚V_OUT通过模拟二选一开关212选择输出功能电路4的输出信号VOUT2。
在本说明书的一个实施例中，如图6是一种共用芯片功能引脚的芯片测试系统的电路结构示意图，其中测试电路3进一步包括，测试控制信号解码模块31、测试控制状态机32；
所述测试控制信号解码模块31，用于接收所述第一比较器输出的全摆幅数字控制信号，进行控制信号解码；
测试控制状态机32，用于接收所述第二比较器输出、所述测试控制信号解码模块输出，输出测试电路的工作模式信号以及所述测试信号。
在本说明书实施例中，测试控制信号解码模块31用于对全摆幅数字控制信号V_CTRL进行解码，比如V_CTRL为一帧数据，测试控制状态机32用于根据控制信号按照预先设定的状态进行状态转移，测试控制信号解码模块31和测试控制状态机32共同作用，进行信号测试。
功能电路4进一步包括，输入驱动器41、ΣΔ调制器42、控制模块43；
所述输入驱动器41，用于连接所述输入端模拟开关组的一个引脚；
所述ΣΔ调制器42，用于连接所述模拟开关组的输出端；
所述控制模块43，用于连接所述测试电路；
所述输入驱动器为接成单位负反馈跟随形式的运算放大器。
具体的，该芯片可以是AFE芯片，功能电路4输入如图3所示的模拟测试信号。测试电路3包括测试控制信号解码模块31、测试控制状态机32。功能电路4包括输入驱动器41、ΣΔ调制器42、控制模块43，输入驱动器41为接成单位负反馈跟随形式的运算放大器。模拟二选一开关211和212结构相同，都是由双传输门构成，每个传输门由一个PMOS和一个NMOS晶体管构成。模拟二选一开关211和212的控制选择端连接反相器28的输出的信号V_SEL，V_SEL为高电平V1，二选一开关211选择通过接口电路2连接测试电路3，V_SEL为低电平V6，二选一开关212选择连接功能电路4。模拟二选一开关211的输入端并联，连接第一功能引脚V_IN；模拟二选一开关211的输出端分别连接接口电路2中第一比较器25的正输入端以及功能电路4中输入驱动器41的正输入端；模拟二选一开关212的输入端并联，连接第二功能引脚V_OUT，模拟二选一开关212的输出端分别连接测试电路3中测试控制状态机32的输出端以及功能电路4中ΣΔ调制器42的输出端。接口电路2产生的V_CTRL送到测试控制信号解码模块31，V_MODE送到测试控制状态机32，31和32相互配合，共同控制测试电路3工作。测试控制状态机32输出工作模式信号V_TEST，V_TEST为高电平V1表示测试模式，V_TEST为低电平V6表示功能模式，测试控制状态机32还输出测试信号VOUT1，通过模拟二选一开关212输出到第二功能引脚V_OUT。芯片在经过测试前，默认V_TEST信号为高；完成测试后，非易失地设置为低，防止在使用过程中误触发测试功能。该设置有多种方法，包括但不限于EEPROM、熔丝，或不引出到芯片封装外的专门打线焊盘。当芯片工作在功能模式时，第一功能引脚V_IN和第二功能引脚V_OUT连接功能电路4，模拟二选一开关211选择连接输入驱动器41的正输入端，模拟二选一开关212选择连接ΣΔ调制器42的输出端。芯片的上述工作模式及相应信号的电平情况如表1所示。
在本说明书的另一个实施例中，如图7所示本发明的另一种共用芯片功能引脚的芯片测试系统的电路结构示意图，其中：
功能电路还包括，信号解码模块411、脉冲宽度调制器421、控制模块43；
所述信号解码模块，用于连接所述输入端模拟开关组的一个引脚；
所述脉冲宽度调制器，用于连接所述模拟开关组的输出端；
所述控制模块，用于连接所述测试电路。
具体的，该芯片可以是电源管理芯片，功能电路4输入如图4所示的数字测试信号。功能电路4包括输入信号解码模块411、脉冲宽度调制器421、控制模块43。当芯片工作在功能模式时，第一功能引脚V_IN和第二功能引脚V_OUT连接功能电路4，模拟二选一开关211选择连接输入信号解码模块411的输入端，模拟二选一开关212选择连接脉冲宽度调制器421的输出端。芯片的上述工作模式及相应信号的电平情况如表1所示。
本发明提供一种共用芯片功能引脚的芯片测试系统，芯片的测试引脚与功能电路引脚共用，无需额外的专用测试引脚，降低了芯片引脚数量，减小芯片封装尺寸。采用不同的电压幅值范围区分测试信号和控制信号，通过单引脚实现测试信号和控制信号共用，进一步压缩芯片引脚数量。采用芯片内集成部分测试电路，芯片外保留其他部分测试电路的系统方案，不但降低了测试电路的复杂度和芯片面积，而且保证了测试系统的灵活性和可靠性。片外信号产生电路与片内接口电路采用同源的电源输出的电源电压VDD，降低解码时误动作风险，简化接口电路解码的复杂度，增加电路可靠性。进一步，片内接口电路仅用于测试接口，结构简单且可靠性高。
应理解，在本说明书的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本说明书实施例的实施过程构成任何限定。
还应理解，在本说明书实施例中，术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系。例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本说明书中字符“/”，一般表示前后关联对象是一种“或”的关系。
本领域普通技术人员可以意识到，结合本说明书中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本说明书的范围。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本说明书所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本说明书实施例方案的目的。
另外，在本说明书各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本说明书的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本说明书各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本说明书中应用了具体实施例对本说明书的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本说明书的方法及其核心思想；同时，对于本领域的一般技术人员，依据本说明书的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本说明书的限制。
Claims (10)
1.一种共用芯片功能引脚的芯片测试系统，其特征在于，包括芯片和信号产生电路，其中，
信号产生电路，位于所述芯片外部，用于生成测试信号或数字控制信号；
所述芯片包括，第一功能引脚，接口电路、测试电路和至少一个功能电路，
所述第一功能引脚，用于接收所述测试信号或数字控制信号发送给所述芯片，所述测试信号的电压上限始终不超过所述数字控制信号的低电平；
所述接口电路，通过所述第一功能引脚接收所述测试信号或数字控制信号，并根据电压幅值区分所述测试信号或数字控制信号，将数字控制信号输出为全摆幅数字控制信号发送给所述测试电路，将测试信号发送给所述功能电路，将所述测试电路的测试结果和所述功能电路的执行结果通过所述芯片的第二功能引脚输出；
所述测试电路，与至少一个功能电路连接，根据所述数字控制信号对连接的功能电路进行测试；
所述功能电路，与所述接口电路连接，根据所述测试信号执行所述芯片的功能。
2.根据权利要求1所述的共用芯片功能引脚的芯片测试系统，其特征在于，信号产生电路进一步包括：第一信号源、第二信号源、以及选择开关；
所述第一信号源，用于输出所述测试信号；
所述第二信号源，用于输出所述数字控制信号；
所述选择开关用于选择输出所述测试信号或数字控制信号。
3.根据权利要求2所述的共用芯片功能引脚的芯片测试系统，其特征在于，所述第二信号源进一步包括，电源、运算放大器、电阻；
其中，所述第二信号源与电源输出的电源电压一同接入运算放大器的正端，所述运算放大器为单位负反馈跟随形式，用于和所述电源以及所述电阻共同更改所述第二信号源输出的用于控制的信号电压幅值。
4.根据权利要求2所述的共用芯片功能引脚的芯片测试系统，其特征在于，
所述数字控制信号作用于所述测试电路；
所述测试信号作用于所述功能电路。
5.根据权利要求1所述的共用芯片功能引脚的芯片测试系统，其特征在于，接口电路进一步包括，电源、模拟开关组、第一比较器、第二比较器、与非门、以及反相器、电阻；
所述模拟开关组的一个引脚连接第一比较器的正输入端以及第二比较器的正输入端；
所述电源输出的电源电压经过分压连接第一比较器和第二比较器的负输入端；
所述第一比较器用于将输入的信号与第一电源分压值进行比较；
所述第二比较器用于将输入的信号与第二电源分压值进行比较，区分所述数字控制信号或所述测试信号；
所述与非门的两个输入端分别连接所述第二比较器的输出和所述测试电路的工作模式接口，输出端连接到所述反相器的输入端；
所述反相器连接到模拟开关组的选择控制端，输出选择控制信号。
6.根据权利要求5所述的共用芯片功能引脚的芯片测试系统，其特征在于，模拟开关组进一步包括，
所述模拟开关组包括至少两个模拟二选一开关。
7.根据权利要求5所述的共用芯片功能引脚的芯片测试系统，其特征在于，接口电路进一步包括，当所述输入的信号为所述数字控制信号时，接口电路的第一比较器输出为全摆幅数字控制信号，其中高电平为电源输出的电源电压，且低电平为0V，接口电路的第二比较器输出为高电平电源输出的电源电压；
当所述输入的信号为测试信号时，接口电路的第一比较器输出为低电平0V，接口电路的第二比较器输出为低电平0V。
8.根据权利要求5所述的共用芯片功能引脚的芯片测试系统，其特征在于，测试电路进一步包括，测试控制信号解码模块、测试控制状态机；
所述测试控制信号解码模块，用于接收所述第一比较器输出的全摆幅数字控制信号，进行控制信号解码；
测试控制状态机，用于接收所述第二比较器输出、所述测试控制信号解码模块输出，输出测试电路的工作模式信号以及所述测试信号。
9.根据权利要求5所述的共用芯片功能引脚的芯片测试系统，其特征在于，功能电路进一步包括，输入驱动器、ΣΔ调制器、控制模块；
所述输入驱动器，用于连接所述模拟开关组的一个引脚；
所述ΣΔ调制器，用于连接所述模拟开关组的输出端；
所述控制模块，用于连接所述测试电路；
所述输入驱动器为接成单位负反馈跟随形式的运算放大器。
10.根据权利要求5所述的共用芯片功能引脚的芯片测试系统，其特征在于，功能电路还包括，信号解码模块、脉冲宽度调制器、控制模块；
所述信号解码模块，用于连接所述模拟开关组的一个引脚；
所述脉冲宽度调制器，用于连接所述模拟开关组的输出端；
所述控制模块，用于连接所述测试电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311107634.2A CN117031255B (zh) | 2023-08-30 | 2023-08-30 | 一种共用芯片功能引脚的芯片测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311107634.2A CN117031255B (zh) | 2023-08-30 | 2023-08-30 | 一种共用芯片功能引脚的芯片测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117031255A CN117031255A (zh) | 2023-11-10 |
| CN117031255B true CN117031255B (zh) | 2024-06-18 |
Family
ID=88639135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311107634.2A Active CN117031255B (zh) | 2023-08-30 | 2023-08-30 | 一种共用芯片功能引脚的芯片测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117031255B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117347839B (zh) * | 2023-12-05 | 2024-03-12 | 飞腾信息技术有限公司 | 芯片测试电路及芯片 |
| CN117391035A (zh) * | 2023-12-11 | 2024-01-12 | 成都电科星拓科技有限公司 | 一种具有自定义引脚功能的芯片及实现方法 |
| CN117434428B (zh) * | 2023-12-18 | 2024-03-26 | 杭州晶华微电子股份有限公司 | 芯片校准系统、芯片校准模式进入方法及芯片 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116047276A (zh) * | 2023-03-06 | 2023-05-02 | 苏州贝克微电子股份有限公司 | 一种半导体芯片测试电路和测试方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3672136B2 (ja) * | 1996-10-04 | 2005-07-13 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| US7415647B2 (en) * | 2006-04-06 | 2008-08-19 | Micrel, Incorporated | Test mode for pin-limited devices |
| CN101706552B (zh) * | 2009-07-02 | 2011-09-28 | 苏州国芯科技有限公司 | 支持芯片不同引脚封装的可配置式片上测试模块 |
| US20140237308A1 (en) * | 2013-02-20 | 2014-08-21 | Fairchild Semiconductor Corporation | Test control using existing ic chip pins |
| CN103888114A (zh) * | 2014-04-03 | 2014-06-25 | 无锡中星微电子有限公司 | 带测试模式的电源管理芯片 |
| CN106443412B (zh) * | 2016-09-09 | 2019-04-23 | 杭州万高科技股份有限公司 | 一种ic测试装置及方法 |
| CN114994497A (zh) * | 2022-05-12 | 2022-09-02 | 珠海欧比特电子有限公司 | 芯片引脚测试电路及设备 |
-
2023
- 2023-08-30 CN CN202311107634.2A patent/CN117031255B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116047276A (zh) * | 2023-03-06 | 2023-05-02 | 苏州贝克微电子股份有限公司 | 一种半导体芯片测试电路和测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117031255A (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117031255B (zh) | 一种共用芯片功能引脚的芯片测试系统 | |
| US5436554A (en) | Computer controlled cable tester | |
| US5708799A (en) | PCMCIA autoconfigure PC card | |
| CA2893904C (en) | A physical interface module | |
| US5864565A (en) | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit | |
| US20030117172A1 (en) | Bi-directional output buffer | |
| JP4842823B2 (ja) | 試験装置、コンフィグレーション方法、及びデバイスインターフェース | |
| US5862405A (en) | Peripheral unit selection system having a cascade connection signal line | |
| DE102009036631B4 (de) | Vorrichtung, Verfahren und System zum Überwachen eines internen Links über einen zweiten Link | |
| US10488456B2 (en) | Test interface with access across isolation barrier | |
| US20070043987A1 (en) | Configurable voltage regulator | |
| CN113688078A (zh) | 支持m.2接口兼容不同硬盘的实现方法和m.2连接器 | |
| US9891934B2 (en) | Configuration controller for and a method of controlling a configuration of a circuitry | |
| US20200132768A1 (en) | SAS Connector Conduction Detecting System And Method Thereof | |
| CN102346205B (zh) | 无管脚测试模式 | |
| EP2038720B1 (en) | Configurable voltage regulator | |
| US20200132769A1 (en) | SAS Connector Conduction Detecting System And Method Thereof | |
| EP0953988A2 (en) | Integrated circuit having memory built-in self test (BIST) with programmable characteristics and method of operation | |
| US5164918A (en) | Integrated circuit | |
| US5241264A (en) | IC test apparatus | |
| EP1417502B1 (en) | Electronic circuit and method for testing | |
| US5732199A (en) | Control method and device of scanner with built-in plug-and-play printer port | |
| US6678848B1 (en) | Programming circuitry for configurable FPGA I/O | |
| US6118294A (en) | Integrated circuit testing device | |
| US20070205804A1 (en) | Multi-bit configuration pins |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |