CN117023505A - 一种mems芯片封装结构及其封装方法 - Google Patents
一种mems芯片封装结构及其封装方法 Download PDFInfo
- Publication number
- CN117023505A CN117023505A CN202311103226.XA CN202311103226A CN117023505A CN 117023505 A CN117023505 A CN 117023505A CN 202311103226 A CN202311103226 A CN 202311103226A CN 117023505 A CN117023505 A CN 117023505A
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- area
- mems chip
- shaped silicon
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 103
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 102
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 102
- 239000010703 silicon Substances 0.000 claims abstract description 102
- 239000000853 adhesive Substances 0.000 claims abstract description 46
- 230000001070 adhesive effect Effects 0.000 claims abstract description 46
- 239000003292 glue Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 4
- 238000004026 adhesive bonding Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 20
- 230000009977 dual effect Effects 0.000 abstract description 3
- 230000035882 stress Effects 0.000 description 38
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 230000008447 perception Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229920000297 Rayon Polymers 0.000 description 1
- ROXBGBWUWZTYLZ-UHFFFAOYSA-N [6-[[10-formyl-5,14-dihydroxy-13-methyl-17-(5-oxo-2h-furan-3-yl)-2,3,4,6,7,8,9,11,12,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl]oxy]-4-methoxy-2-methyloxan-3-yl] 4-[2-(4-azido-3-iodophenyl)ethylamino]-4-oxobutanoate Chemical compound O1C(C)C(OC(=O)CCC(=O)NCCC=2C=C(I)C(N=[N+]=[N-])=CC=2)C(OC)CC1OC(CC1(O)CCC2C3(O)CC4)CCC1(C=O)C2CCC3(C)C4C1=CC(=O)OC1 ROXBGBWUWZTYLZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00325—Processes for packaging MEMS devices for reducing stress inside of the package structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种MEMS芯片封装结构及其封装方法，封装结构包括：置于底层的封装管壳、固接于封装管壳腔体中的T型硅基板以及设于T型硅基板顶面的ASIC电路芯片和MEMS芯片，T型硅基板底面的中轴线上设有下凸台，下凸台用于将T型硅基板固接在封装管壳的顶面上；T型硅基板顶面设有用于固接ASIC电路芯片的第一粘片区和用于固接MEMS芯片的第二粘片区；第一粘片区和第二粘片区的外侧均环绕有多孔阵列结构，多孔阵列结构中的阵列孔贯穿T型硅基板。本发明实现了MEMS芯片与封装管壳以及ASIC电路芯片之间的温度和应力双重隔离。
Description
技术领域
本发明涉及一种MEMS芯片封装结构及其封装方法，属于电子电路技术领域。
背景技术
传统基于硅基板的平面两片式MEMS芯片封装结构剖视图，由封装管壳、硅基板、ASIC电路芯片、MEMS芯片和粘接胶组成，硅基板通过粘接胶面粘于封装管壳上，ASIC电路芯片和MEMS芯片分别粘接于硅基板上表面的两侧。采用这种封装方式有两个很大的弊端：（1）由于封装管壳、硅基板、粘接胶、MEMS芯片为不同材料，粘接胶固化是在高温下进行的，其恢复至常温时由于各种材料的热膨胀系数差异产生热失配，导致芯片中产生残余应力。MEMS器件尺寸微小，测量精度要求高，对封装引起的残余应力更为敏感，经过温度变化或者长期贮存之后，器件内部残余应力会随温度和时间发生变化，性能也随之变化，从而产生器件的温度稳定性和长期稳定性问题。（2）硅基板采用的单晶硅材料的热导率高，ASIC电路芯片持续工作时会产生大量的热量，热量将通过硅基板直接传到MEMS芯片上，从而导致MEMS芯片温度上升，同时产生机械热应力。这两个弊端都抑制器件分辨率、灵敏度和稳定性等性能参数的进一步提升。因此高精度和高性能MEMS器件需要解决MEMS芯片封装的温升和热应力两个难题。
由封装引入的机械应力是由封装材料和MEMS芯片的热膨胀系数不同，导致温度变化引起MEMS芯片与封装材料间的不等量体积变化而引起的应力。热应力的引入会导致对应力敏感的MEMS结构产生不正常形变，从而抑制MEMS器件的分辨率、灵敏度和稳定性等性能参数；特别严重时会导致器件失效。为降低或隔离MEMS器件封装应力，国内外相关研究人员提出了多种解决途径：
专利CN 215626780U《一种MEMS封装的粘接结构和封装结构》提供了设有应力消除组件的容胶槽，该方法只能将封装应力保持在正常范围内，且回位弹簧长期使用后会失去弹性，继而应力消除组件失效，此外上述封装底壳需要特别定制，成本高，工艺复杂。
专利CN 110723713A《用于低应力MEMS封装的粘接结构、封装结构及其制造方法》提出了一种在封装基板上采用增材制造方式制造三维粘接结构来隔离封装应力的方法。但MEMS芯片与隔离层的粘接存在条状间的凹陷，导致粘胶与MEMS芯片粘接面存在厚度的严重不均匀，导致粘胶的应力分布不均匀，造成了顶层柱条自身产生应力时MEMS芯片受力不均衡，会影响MEMS器件的性能。另外，一般情况下封装腔体高度及大小是有限制的，所以隔离层厚度是有很大的局限性的。
专利CN 110745772A《一种MEMS应力隔离封装结构及其制造方法》提出MEMS承载台，在缓解封装管壳应力方面有效果，但在实际中很难实现。美国专利US 2018/0230005A1《MEMS isolation platform with three-dimensional vibration and stressisolation》与专利CN 110745772A原理相似。均存在装配难度大、不能解决ASIC芯片散热问题。同样存在平面波纹联接方案类似的缺点。
专利CN 112158792A《一种适用于MEMS加速度传感器芯片的低应力封装结构》在实际操作过程中，零膨胀系数的金属焊料价格昂贵，制造成本高。
美国专利US 8322028B2《Method of producingan isolator for amicroelectromechanicalsystem(mems) die》提出了在MEMS芯片和真空封装内部底面之间插入单层热和机械隔离结构。该方法涉及的封装工艺复杂，且实际应用中螺旋结构隔离梁易产生谐振，影响器件的输出。
综上所述，现有降低或隔离MEMS器件封装应力的方法具有局限性，不能解决MEMS芯片封装的温升和热应力两个难题。
发明内容
本发明的目的在于克服现有技术中的不足，提供一种MEMS芯片封装结构及其封装方法，实现了MEMS芯片与封装管壳以及ASIC电路芯片之间的温度和应力双重隔离。为达到上述目的，本发明是采用下述技术方案实现的：
第一方面，本发明提供了一种MEMS芯片封装结构，包括：包括：置于底层的封装管壳、固接于封装管壳腔体中的T型硅基板以及设于T型硅基板顶面的ASIC电路芯片和MEMS芯片，
所述T型硅基板底面的中轴线上设有下凸台，所述下凸台用于将所述T型硅基板固接在所述封装管壳的顶面上；
所述T型硅基板顶面设有用于固接ASIC电路芯片的第一粘片区和用于固接MEMS芯片的第二粘片区；所述第一粘片区和第二粘片区的外侧均环绕有多孔阵列结构，所述多孔阵列结构中的阵列孔贯穿所述T型硅基板；
所述ASIC电路芯片和MEMS芯片通过金丝引线键合连接，实现器件内部电信号互联；所述ASIC电路芯片和所述封装管壳的内腔通过金丝引线键合连接，实现器件内部与外部信号互联。
结合第一方面，可选的，所述下凸台设于T型硅基板底面的中轴线上，包括2个上下对称分布的用于粘胶的浅腔体。
结合第一方面，可选的，所述浅腔体包括粘胶区和溢胶区，所述粘胶区与溢胶区连通，所述粘胶区的腔体深度大于所述溢胶区的腔体深度，以使粘胶区多余的粘接胶流入所述溢胶区。
结合第一方面，可选的，所述第一粘片区和第二粘片区对称设于所述T型硅基板的中轴线的两侧。
结合第一方面，可选的，所述多孔阵列结构的形状为多边形或环形。
结合第一方面，可选的，所述多孔阵列结构中的阵列孔为多边形孔或环形孔。
结合第一方面，可选的，所述ASIC电路芯片、所述MEMS芯片表面设有焊盘，所述封装管壳的内腔表面设有焊盘，所述焊盘用于连接金丝引线实现键合连接。
第二方面，本发明提供了一种基于第一方面所述的MEMS芯片封装方法，包括：
采用粘接胶将ASIC电路芯片和MEMS芯片分别粘接于预先加工的T型硅基板顶面的第一粘片区和第二粘片区；
采用金丝引线键合连接ASIC电路芯片和MEMS芯片，实现器件内部电信号互联；
采用粘接胶将T型硅基板底面的下凸台粘接于封装管壳腔体内；
挤压T型硅基板，凸台粘胶区内多余的粘接胶流入溢胶区，使T型硅基板的下凸台与封装管壳紧密接触；
采用金丝引线键合连接ASIC电路芯片和封装管壳的内腔，实现器件内部与外部信号互联。
结合第二方面，可选的，所述预先加工的T型硅基板，通过以下步骤加工得到：
采用微刻蚀工艺在单晶硅晶圆底面间隔预设距离刻蚀出浅腔，在单晶硅晶圆的底面形成T型凸台，所述T型凸台为T型硅基板的下凸台；
采用微刻蚀工艺在T型凸台底部刻蚀出溢胶区腔体；
采用微刻蚀工艺在溢胶区腔体的预设位置进一步加深刻蚀，得到粘胶区腔体；
采用微刻蚀工艺在单晶硅晶圆正面的预设位置刻蚀加工出多孔阵列结构，得到单晶硅晶圆成品板；
采用微刻蚀工艺在单晶硅晶圆成品板上刻蚀划片槽，划片得到多个预先加工的T型硅基板。
与现有技术相比，本发明实施例所提供的一种MEMS芯片封装结构及其封装方法，所达到的有益效果包括：
本发明置于底层的封装管壳、固接于封装管壳腔体中的T型硅基板以及设于T型硅基板顶面的ASIC电路芯片和MEMS芯片，T型硅基板底面的中轴线上设有下凸台，所述下凸台用于将所述T型硅基板固接在所述封装管壳的顶面上；本发明通过下凸台实现T型硅基板与封装管壳固接，较小的粘接面积既实现了机械固定，又降低了硅基板的粘接应力；通过减小接触面积的方式减小了硅基板与封装管壳之间的封装应力，较小的粘接面积既实现了机械固定，又降低了硅基板的粘接应力；
本发明T型硅基板顶面设有用于固接ASIC电路芯片的第一粘片区和用于固接MEMS芯片的第二粘片区；所述第一粘片区和第二粘片区的外侧均环绕有多孔阵列结构，所述多孔阵列结构中的阵列孔贯穿所述T型硅基板；
本发明实现了MEMS芯片与封装管壳以及ASIC电路芯片之间的应力隔离，具体为：通过多孔阵列结构实现ASIC电路芯片、MEMS芯片与外围的T型硅基板的柔性连接；多孔阵列结构不仅能够通过阵列孔的拉伸、压缩变形有效释放来自封装管壳与T型硅基板之间的封装应力，还能够通过阵列孔侧壁的弯折变形释放面外来自封装管壳与硅基板之间的封装应力；还能够在垂直方向上给MEMS芯片的第二粘片区提供足够的刚度，实现有效的外界环境感知；用于固接ASIC电路芯片的第一粘片区和用于固接MEMS芯片的第二粘片区悬浮于封装管壳上，实现类似悬臂梁的结构形式，大大减小了封装管壳与硅基板之间的粘接应力对MEMS芯片的影响；
本发明实现了MEMS芯片与封装管壳以及ASIC电路芯片之间的温度隔离，具体为：用于固接ASIC电路芯片的第一粘片区外围的多孔阵列结构在垂直方向上给第一粘片区提供足够的刚度的同时，具有散热功能，当ASIC电路工作时，ASIC电路芯片温升，将导致位于ASIC电路芯片底面的硅基板温度随之快速升高，第一粘片区和第二粘片区外侧环绕的多孔阵列结构，增大了ASIC电路芯片底部位置硅基板到MEMS芯片底部位置硅基板之间的热阻；同时，多孔阵列结构增大了硅基板与周围空气的接触面积，使得硅基板上的热量被大量耗散到空气中，进而降低了传递到MEMS芯片底部位置的热量，从而实现了MEMS芯片与ASIC电路芯片以及管壳之间的热隔离；
本发明所述ASIC电路芯片和MEMS芯片通过金丝引线键合连接，实现器件内部电信号互联；所述ASIC电路芯片和所述封装管壳的内腔通过金丝引线键合连接，实现器件内部与外部信号互联；本发明提供的MEMS芯片封装结构具有结构简单、加工工艺步骤少、特殊工艺要求少、易于操作的优点，实现了MEMS芯片与封装管壳以及ASIC芯片之间的温度和应力双重隔离。
附图说明
图1是本发明实施例1提供的一种MEMS芯片封装结构的剖面图；
图2是本发明实施例1提供的一种MEMS芯片封装结构的俯视图；
图3是本发明实施例1提供的一种MEMS芯片封装结构中T型硅基板的底面的示意图；
图4是本发明实施例1提供的一种MEMS芯片封装结构中T型硅基板的剖视图；
图5是本发明实施例1提供的一种MEMS芯片封装结构中多孔阵列结构为四边形的示意图；
图6是本发明实施例1提供的一种MEMS芯片封装结构中多孔阵列结构为环形的示意图；
图7是本发明实施例2提供的一种MEMS芯片封装方法中T型硅基板的结构示意图。
图中：
101、封装管壳；102、下凸台；103、T型硅基板；104、ASIC电路芯片；105、MEMS芯片；106、焊盘；107、金丝引线；
210、多孔阵列结构；211、第一粘片区；212、第二粘片区；213、溢胶区；214、粘胶区。
实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
实施例1：
如图1、图2所示，本发明提供了一种MEMS芯片105封装结构，包括：置于底层的封装管壳101、固接于封装管壳101腔体中的T型硅基板103以及设于T型硅基板103顶面的ASIC电路芯片104和MEMS芯片105。
如图1所示，T型硅基板103底面的中轴线上设有下凸台102，下凸台102用于将所述T型硅基板103固接在所述封装管壳101的顶面上。本实施例通过下凸台102实现T型硅基板103与封装管壳101固接，较小的粘接面积既实现了机械固定，又降低了硅基板的粘接应力。通过减小接触面积的方式减小了硅基板与封装管壳101之间的封装应力，较小的粘接面积既实现了机械固定，又降低了硅基板的粘接应力。
如图3所示，下凸台102设于T型硅基板103底面的中轴线上，如图4所示，下凸台102中设有2个上下对称分布的用于粘胶的浅腔体，浅腔体包括粘胶区214和溢胶区213，粘胶区214与溢胶区213连通，粘胶区214的腔体深度大于溢胶区213的腔体深度，使粘胶区214多余的粘接胶流入溢胶区213，能够避免T型硅基板103倾斜。
如图3所示，T型硅基板103顶面设有用于固接ASIC电路芯片104的第一粘片区211，ASIC电路芯片104通过粘接胶直接面粘于第一粘片区211。T型硅基板103顶面设有用于固接MEMS芯片105的第二粘片区212，MEMS芯片105通过粘接胶直接面粘于第二粘片区212。第一粘片区211和第二粘片区212对称设于T型硅基板103的中轴线的两侧。如图2、图3所示，第一粘片区211和第二粘片区212的外侧均环绕有多孔阵列结构210。如图1所示，多孔阵列结构210中的阵列孔贯穿T型硅基板103。
本实施例实现了MEMS芯片105与封装管壳101以及ASIC电路芯片104之间的应力隔离，包括：充分利用T型硅基板103底部下凸台102的高度，将T型硅基板103上的多孔阵列结构210、MEMS芯片105粘片区、AISC芯片粘片区悬浮于管壳上，实现类似悬臂梁的结构形式，不与封装管壳101直接接触，通过T型硅基板103隔离封装管壳101传递给MEMS芯片105的机械应力，同时又保证隔离系统不引入外来的、影响MEMS芯片105性能的其他干扰因素，从而实现了封装管壳101与MEMS芯片105之间的应力隔离，大减小了封装管壳101与T型硅基板103之间的粘接应力对MEMS芯片105的影响。
本实施例实现了MEMS芯片105与封装管壳101以及ASIC电路芯片104之间的应力隔离，还包括：通过多孔阵列结构210实现ASIC电路芯片104、MEMS芯片105与外围的T型硅基板103的柔性连接，多孔阵列结构210降低了T型硅基板103在第一粘片区211和第二粘片区212的结构刚度，实现了MEMS芯片105底部硅基板与ASIC芯片底部硅基板之间的弹性机械连接。同时，能够在垂直方向上给MEMS芯片105的第二粘片区212提供足够的刚度，实现有效的外界环境感知。
具体的，多孔阵列结构210不仅能够通过阵列孔的拉伸、压缩变形有效释放来自封装管壳101与T型硅基板103之间的封装应力，还能够通过阵列孔侧壁的弯折变形释放面外来自封装管壳101与硅基板之间的封装应力。
本实施例实现了MEMS芯片105与封装管壳101以及ASIC电路芯片104之间的温度隔离，具体为：用于固接ASIC电路芯片104的第一粘片区211外围的多孔阵列结构210在垂直方向上给第一粘片区211提供足够的刚度的同时，具有散热功能。当ASIC电路工作时，ASIC电路芯片104温升，将导致位于ASIC电路芯片104底面的硅基板温度随之快速升高，第一粘片区211和第二粘片区212外侧环绕的多孔阵列结构210，增大了ASIC电路芯片104底部位置硅基板到MEMS芯片105底部位置硅基板之间的热阻。同时，多孔阵列结构210增大了硅基板与周围空气的接触面积，使得硅基板上的热量被大量耗散到空气中，进而降低了传递到MEMS芯片105底部位置的热量，从而实现了MEMS芯片105与ASIC电路芯片104以及管壳之间的热隔离。
多孔阵列结构210中的阵列孔为多边形孔或环形孔。多孔阵列结构210的形状为多边形或环形。如图5所示，多孔阵列结构210中的阵列孔为环形孔，孔阵列结构的形状为四边形。如图6所示，多孔阵列结构210中的阵列孔为六边形孔，孔阵列结构的形状为环形。
具体的，多孔阵列结构210的形状、阵列分布及阵列密集度可以根据器件设计要求、应力隔离要求、隔热要求等具体要求进行拓扑优化设计，实现最优组合。
如图1、图2所示，ASIC电路芯片104、MEMS芯片105表面设有焊盘106，通过焊盘106连接金丝引线107进行键合连接，实现器件内部电信号互联。如图1、图2所示，封装管壳101的内腔表面设有焊盘106，通过焊盘106连接金丝引线107进行键合连接，实现器件内部与外部信号互联。
实施例2：
本发明实施例提供了基于实施例一所述的MEMS芯片105封装方法，包括：
采用粘接胶将ASIC电路芯片104和MEMS芯片105分别粘接于预先加工的T型硅基板103顶面的第一粘片区211和第二粘片区212；
采用金丝引线107键合连接ASIC电路芯片104和MEMS芯片105，实现器件内部电信号互联；
采用粘接胶将T型硅基板103底面的下凸台102粘接于封装管壳101腔体内；
挤压T型硅基板103，凸台粘胶区214内多余的粘接胶流入溢胶区213，使T型硅基板103的下凸台102与封装管壳101紧密接触；
采用金丝引线107键合连接ASIC电路芯片104和封装管壳101的内腔，实现器件内部与外部信号互联。
如图7所示，预先加工的T型硅基板103，通过以下步骤加工得到：
采用微刻蚀工艺在单晶硅晶圆底面间隔预设距离刻蚀出浅腔，在单晶硅晶圆的底面形成T型凸台，所述T型凸台为T型硅基板103的下凸台102；
采用微刻蚀工艺在T型凸台底部刻蚀出溢胶区213腔体；
采用微刻蚀工艺在溢胶区213腔体的预设位置进一步加深刻蚀，得到粘胶区214腔体；
采用微刻蚀工艺在单晶硅晶圆正面的预设位置刻蚀加工出多孔阵列结构210，得到单晶硅晶圆成品板；
采用微刻蚀工艺在单晶硅晶圆成品板上刻蚀划片槽，划片得到多个预先加工的T型硅基板103。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (9)
1.一种MEMS芯片封装结构，其特征在于，包括：置于底层的封装管壳、固接于封装管壳腔体中的T型硅基板以及设于T型硅基板顶面的ASIC电路芯片和MEMS芯片，
所述T型硅基板底面的中轴线上设有下凸台，所述下凸台用于将所述T型硅基板固接在所述封装管壳的顶面上；
所述T型硅基板顶面设有用于固接ASIC电路芯片的第一粘片区和用于固接MEMS芯片的第二粘片区；所述第一粘片区和第二粘片区的外侧均环绕有多孔阵列结构，所述多孔阵列结构中的阵列孔贯穿所述T型硅基板；
所述ASIC电路芯片和MEMS芯片通过金丝引线键合连接，实现器件内部电信号互联；所述ASIC电路芯片和所述封装管壳的内腔通过金丝引线键合连接，实现器件内部与外部信号互联。
2.根据权利要求1所述的MEMS芯片封装结构，其特征在于，所述下凸台设于T型硅基板底面的中轴线上，包括2个上下对称分布的用于粘胶的浅腔体。
3.根据权利要求2所述的MEMS芯片封装结构，其特征在于，所述浅腔体包括粘胶区和溢胶区，所述粘胶区与溢胶区连通，所述粘胶区的腔体深度大于所述溢胶区的腔体深度，以使粘胶区多余的粘接胶流入所述溢胶区。
4.根据权利要求1所述的MEMS芯片封装结构，其特征在于，所述第一粘片区和第二粘片区对称设于所述T型硅基板的中轴线的两侧。
5.根据权利要求1所述的MEMS芯片封装结构，其特征在于，所述多孔阵列结构的形状为多边形或环形。
6.根据权利要求1所述的MEMS芯片封装结构，其特征在于，所述多孔阵列结构中的阵列孔为多边形孔或环形孔。
7.根据权利要求1所述的MEMS芯片封装结构，其特征在于，所述ASIC电路芯片、所述MEMS芯片表面设有焊盘，所述封装管壳的内腔表面设有焊盘，所述焊盘用于连接金丝引线实现键合连接。
8.一种基于权利要求1-7任一项所述的MEMS芯片封装方法，其特征在于，包括：
采用粘接胶将ASIC电路芯片和MEMS芯片分别粘接于预先加工的T型硅基板顶面的第一粘片区和第二粘片区；
采用金丝引线键合连接ASIC电路芯片和MEMS芯片，实现器件内部电信号互联；
采用粘接胶将T型硅基板底面的下凸台粘接于封装管壳腔体内；
挤压T型硅基板，凸台粘胶区内多余的粘接胶流入溢胶区，使T型硅基板的下凸台与封装管壳紧密接触；
采用金丝引线键合连接ASIC电路芯片和封装管壳的内腔，实现器件内部与外部信号互联。
9.根据权利要求8所述的MEMS芯片封装方法，其特征在于，所述预先加工的T型硅基板，通过以下步骤加工得到：
采用微刻蚀工艺在单晶硅晶圆底面间隔预设距离刻蚀出浅腔，在单晶硅晶圆的底面形成T型凸台，所述T型凸台为T型硅基板的下凸台；
采用微刻蚀工艺在T型凸台底部刻蚀出溢胶区腔体；
采用微刻蚀工艺在溢胶区腔体的预设位置进一步加深刻蚀，得到粘胶区腔体；
采用微刻蚀工艺在单晶硅晶圆正面的预设位置刻蚀加工出多孔阵列结构，得到单晶硅晶圆成品板；
采用微刻蚀工艺在单晶硅晶圆成品板上刻蚀划片槽，划片得到多个预先加工的T型硅基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311103226.XA CN117023505A (zh) | 2023-08-30 | 2023-08-30 | 一种mems芯片封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311103226.XA CN117023505A (zh) | 2023-08-30 | 2023-08-30 | 一种mems芯片封装结构及其封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117023505A true CN117023505A (zh) | 2023-11-10 |
Family
ID=88633561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311103226.XA Pending CN117023505A (zh) | 2023-08-30 | 2023-08-30 | 一种mems芯片封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117023505A (zh) |
-
2023
- 2023-08-30 CN CN202311103226.XA patent/CN117023505A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704318B2 (en) | Encapsulation structure for silicon pressure sensor | |
| US8230743B2 (en) | Pressure sensor | |
| EP1069419B1 (en) | Pressure sensor and method of manufacturing the same | |
| US4852408A (en) | Stop for integrated circuit diaphragm | |
| JPH032535A (ja) | 積層基板を用いたセンサの製造方法 | |
| US10329141B2 (en) | Encapsulated device of semiconductor material with reduced sensitivity to thermo-mechanical stresses | |
| EP2112489A2 (en) | Pressure sensor, manufacturing method thereof, and electronic component provided therewith | |
| US7629660B2 (en) | Semiconductor sensor component including a sensor chip and methods for the manufacturing thereof | |
| US20030150269A1 (en) | Acceleration sensor | |
| JPH03289528A (ja) | 半導体圧力センサ装置およびその製造方法 | |
| CN109467041A (zh) | 一种高稳定性mems谐振器件 | |
| CN107892268B (zh) | 压力传感器及其制造方法 | |
| CN113387319B (zh) | 基于多通孔硅基板的mems芯片封装结构及其制备方法 | |
| CN111115551A (zh) | 通过过渡层结构降低封装应力的mems惯性器件 | |
| CN117023505A (zh) | 一种mems芯片封装结构及其封装方法 | |
| JP2004163148A (ja) | 半導体圧力センサ | |
| CN117129710A (zh) | Mems加速度计去耦结构、mems加速度计及制备方法 | |
| JP5331504B2 (ja) | 圧力センサパッケージ、圧力センサモジュール並びに電子部品 | |
| CN109799026B (zh) | Mems压力传感器及制备方法 | |
| CN114354052A (zh) | 力传感器 | |
| CN110745772B (zh) | 一种mems应力隔离封装结构及其制造方法 | |
| JP3025313B2 (ja) | 静電容量の変化を利用したセンサの製造方法 | |
| CN107084807B (zh) | 一种压阻式的微机械压力传感器芯片及其制备方法 | |
| CN214149670U (zh) | 力传感器 | |
| CN114655916A (zh) | 一种mems器件的应力缓冲封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |