CN117014128A - 结合Manchester编译码的码元同步方法、装置及设备 - Google Patents
结合Manchester编译码的码元同步方法、装置及设备 Download PDFInfo
- Publication number
- CN117014128A CN117014128A CN202311278967.1A CN202311278967A CN117014128A CN 117014128 A CN117014128 A CN 117014128A CN 202311278967 A CN202311278967 A CN 202311278967A CN 117014128 A CN117014128 A CN 117014128A
- Authority
- CN
- China
- Prior art keywords
- phase
- code
- symbol
- integral
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000001360 synchronised effect Effects 0.000 claims abstract description 56
- 230000010354 integration Effects 0.000 claims description 58
- 238000012545 processing Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 230000009467 reduction Effects 0.000 claims description 7
- 238000013075 data extraction Methods 0.000 claims description 6
- 238000011946 reduction process Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 15
- 238000004088 simulation Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种结合Manchester编译码的码元同步方法、装置及设备，方法包括，对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；在进行同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；对中相积分运算后的结果进行延时，得到中相积分值；分别对同相积分值和中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；输入同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；码数控振荡器在进行相位同步调整后，输出定时脉冲作为码元同步时钟，由于每个Manchester码元中间均有数据跳变，便无需等待数据跳变时做判决，适应性更强，能够实现直接快速入锁，保证数据传输稳定性。
Description
技术领域
本发明涉及无线通信技术领域，尤其涉及一种结合Manchester编译码的码元同步方法、装置及设备。
背景技术
在无线通信基带数据解调模块中，需要从解调输出的基带数字信号中提取码同步时钟，进行最佳码元判决，得到串行数据信息流，码元同步性能对接收机抗噪声性能有较大影响。常用的码元同步方法为数据转换跟踪环路（Data Transition Tracking Loop，DTTL），DTTL环的特点是需要通过数据翻转对同相积分能量和中相积分能量进行判决。
但是，若传输数据中存在较长的连“0”或连“1”数据，则码同步环无法快速入锁，容易导致数据丢失。
发明内容
本发明提供一种结合Manchester编译码的码元同步方法、装置及设备，用以解决现有技术中传输数据时码同步无法快速入锁，导致数据丢失的缺陷。
本发明提供一种结合Manchester编译码的码元同步方法，包括：
对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；
在进行所述同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；
对所述中相积分运算后的结果进行延时，得到中相积分值；
分别对所述同相积分值和所述中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；
输入所述同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；
所述码数控振荡器在进行所述相位同步调整后，输出定时脉冲作为码元同步时钟。
根据本发明提供的一种结合Manchester编译码的码元同步方法，所述同相积分运算的公式为：
；
其中，表示同相积分运算后的结果，/>表示同相积分器常数，k表示码元序号，/>表示定时误差，T表示半码元周期，/>表示输入信号即两倍速基带信号。
根据本发明提供的一种结合Manchester编译码的码元同步方法，所述中相积分运算的公式为：
；
其中，表示中相积分运算后的结果，/>表示中相积分器常数，k表示码元序号，/>表示定时误差，T表示半码元周期，/>表示输入信号即两倍速基带信号。
根据本发明提供的一种结合Manchester编译码的码元同步方法，所述进行鉴相判决，得到同步相位误差信号，包括：
确定中相积分器常数、信号幅度和定时误差的极性；
基于所述中相积分器常数、所述信号幅度、所述定时误差的极性和预设关系，确定同步相位误差信号。
根据本发明提供的一种结合Manchester编译码的码元同步方法，所述预设关系为：
；
其中，表示同步相位误差信号，/>表示中相积分器常数，A表示信号幅度，/>表示定时误差，定时误差的极性为码同步信号的超前或滞后。
根据本发明提供的一种结合Manchester编译码的码元同步方法，所述输出定时脉冲作为码元同步时钟之前，还包括：
基于一倍码钟，反馈所述相位同步调整后的数据至所述积分降速的过程，对所述鉴相判决过程进行反馈调节。
根据本发明提供的一种结合Manchester编译码的码元同步方法，所述控制码数控振荡器进行相位同步调整，包括：
控制码数控振荡器清除两倍码钟信号，并产生一倍码钟信号；
利用所述一倍码钟信号进行同相数据处理、中相数据处理和数据提取，完成相位同步调整。
根据本发明提供的一种结合Manchester编译码的码元同步方法，所述对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算之前，还包括：
以一个码元作为一个基带数据码元，一个所述基带数据码元包括两个Manchester编码后的半码元数据。
本发明还提供一种结合Manchester编译码的码元同步装置，包括：
积分运算模块，用于对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；
取反相加模块，用于在进行所述同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；
延时模块，用于对所述中相积分运算后的结果进行延时，得到中相积分值；
降速模块，用于分别对所述同相积分值和所述中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；
同步调整模块，用于输入所述同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；
输出模块，用于所述码数控振荡器在进行所述相位同步调整后，输出定时脉冲作为码元同步时钟。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述结合Manchester编译码的码元同步方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述结合Manchester编译码的码元同步方法。
本发明提供的一种结合Manchester编译码的码元同步方法、装置及设备，方法包括，对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；在进行同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；对中相积分运算后的结果进行延时，得到中相积分值；分别对同相积分值和中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；输入同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；码数控振荡器在进行相位同步调整后，输出定时脉冲作为码元同步时钟，由于每个Manchester码元中间均有数据跳变，便无需等待数据跳变时做判决，适应性更强，通过两倍速基带信号进行积分累加，积分降速后闭环的反馈设计，有效提高积分能量信噪比，且在码元同步的同时，完成Manchester码译码，能够实现直接快速入锁，保证数据传输稳定性。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的结合Manchester编译码的码元同步方法的流程示意图；
图2是本实施例提供的接收码元示意图；
图3是本实施例提供的结合Manchester编译码的码元同步原理图；
图4是初始钟差错开半个码元的码元同步情况；
图5是初始钟差错开1/4个码元的码元同步情况；
图6是初始钟差错开半个码元的鉴相误差与环路滤波；
图7是初始钟差错开1/4个码元的鉴相误差与环路滤波；
图8是初始钟差错开半个码元的同相与中相积分结果；
图9是初始钟差错开1/4个码元的同相与中相积分结果；
图10是初始钟差错开1/4个码元的码钟同步情况仿真图；
图11是初始钟差错开1/4个码元的鉴相误差与环路滤波仿真图；
图12是同相与中相积分结果仿真图；
图13是码元输出结果仿真图；
图14是本发明实施例提供的结合Manchester编译码的码元同步装置的结构示意图；
图15是本发明实施例提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合图1-图15描述本发明的一种结合Manchester编译码的码元同步方法、装置及设备。
图1是本发明实施例提供的结合Manchester编译码的码元同步方法的流程示意图。
如图1所示，本发明实施例提供的一种结合Manchester编译码的码元同步方法，主要包括以下步骤：
101、对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算。
在一个具体的实现过程中，Manchester码（即曼彻斯特码）的特点是每个码元中间均有跳变，即是用“01”或“10”翻转表征原始“0”、“1”基带数据，因此，便需要采用两倍速基带信号进行相应的积分运算。在本实施例中，一个码元指一个基带数据码元，Manchester编码后数据速率提高1倍，及一个基带数据码元包含两个Manchester编码后的半码元数据。
利用Manchester码数据中间跳变的特性，按照两倍码率分别进行同相积分运算和中相积分运算，得到对应的运算结果。将Manchester码与原基带输入信号进行结合，便得到了两倍速基带信号。
102、在进行同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值。
同相积分运算得到同相积分运算结果，然后对同相积分运算结果进行处理，通过将相邻半码元积分值取反后再进行相加，将运算结果作为同相积分值。
103、对中相积分运算后的结果进行延时，得到中相积分值。
中相积分运算之后，对中相积分运算的结果进行延时处理，例如可以是进行0.5T的延时，T表示半个码元的持续时间。延时之后的结果，便可以作为中相积分值。
104、分别对同相积分值和中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号。
在得道同相积分值和中相积分值之后，基于一倍码钟，反馈相位同步调整后的数据至积分降速的过程，对鉴相判决过程进行反馈调节。也就是按照1倍码钟分别对同相积分结果和中相积分结果进行积分降速，将积分降速后的结果分别输入鉴相器进行鉴相判决，由于按1倍码钟速率送至鉴相器，鉴相器便会利用数据转换信息和当前数据消除信号码元转换的影响，获得同步相位误差信号。
相对于直接使用两倍码率做环路积分鉴相的方法，同相积分增益提高1倍，有效提高环路信噪比，而且还可直接同步到1倍码钟位置，后续无需再做Manchester译码。由于每个码元中间均有数据跳变，因此，该环路无需等待数据跳变时做判决，适应性更强。
105、输入同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整。
得到同步相位误差信号以后，便可以将同步相位误差信号输入至低通滤波器（Low-pass filter，LPF），然后输出信号去控制码数控振荡器（numerically controlledoscillator，NCO），用以调整相位，实现同步。
106、码数控振荡器在进行相位同步调整后，输出定时脉冲作为码元同步时钟。
在完成相位同步调整后，便可以输出定时脉冲作为码元同步时钟，同时作为解调信息进行输出。
本实施例中利用了Manchester码数据中间跳变的特点，每个码元均可以进行环路更新判决，码环可以快速入锁，同时利用数据翻转的特点，将前后半码元数据累加结果进行取反相干累加完成Manchester译码，不会因为码元速率翻倍导致解调信噪比损失。并且，同相积分值、中相积分值、结合码NCO输出的1倍码钟脉冲，可以获得码同步锁定指示。在码元同步的同时，完成Manchester码译码，能够实现直接快速入锁，保证数据传输稳定性。
进一步的，在上述实施例的基础上，本实施例中，从一个定时脉冲到下一个定时脉冲，同相积分作用的表示即同相积分运算的公式如下（1）：
（1）
其中，表示同相积分运算后的结果，/>表示同相积分器常数，k表示码元序号，/>表示定时误差，T表示半码元周期，/>表示输入信号即两倍速基带信号。
图2是本实施例提供的接收码元示意图。如图2所示，完成半码元周期T内的积分，在准确同步时，两倍码钟与符号跳变沿对齐，一倍码钟正好与一个码元重合。由于接收信号半码元位置均会跳转，为已知条件，所以将二者反相相加即为整码元积分值，即同相积分结果。为码同步信号相对于输入信号在码位上的延迟。准确同步时/>；码同步信号滞后时/>；码同步信号超前时/>。在/>的情况下，在清除时刻的输出值等于/>或-/>，这取决于信号码是为/>或是为/>，其中，A表示信号幅度。在/>或/>的情况，在清除时刻的输出值都将比/>时的值小一些，等于/>，其极性同样取决于信号码的极性。
进一步的，在上述实施例的基础上，积分区域跨在两个半码元之间，积分域的宽度先假定为半个码元的宽度T，则积分作用，即中相积分运算的公式如（2）：
（2）
其中，表示中相积分运算后的结果，/>表示中相积分器常数，k表示码元序号，/>表示定时误差，T表示半码元周期，/>表示输入信号即两倍速基带信号。
当准确同步时，只要码元有转换，不论是由负转换到正，或由正转换到负，其积分结果，在清除时刻的输出值都等于零。而当连续出现两个相同极性的码元，即无转换时，它的积分结果为，但本环路在每个码元都有跳变，在降速采集位置都可进行判决，因此码环可以快速入锁。
当准确同步(即)时，中相积分结果在清除时刻的输出值都等于零。当存在同步误差(即/>)时，中相积分结果/>，正负极性与数据翻转极性有关，为实时已知值。
进一步的，在上述实施例的基础上，本实施例中的进行鉴相判决，得到同步相位误差信号，包括：确定中相积分器常数、信号幅度和定时误差的极性；基于中相积分器常数、信号幅度、定时误差的极性和预设关系，确定同步相位误差信号。
而预设关系为公式（3）：
（3）
其中，表示同步相位误差信号，/>表示中相积分器常数，A表示信号幅度，/>表示定时误差，定时误差的极性为码同步信号的超前或滞后。
作用在环路中的误差电压与/>成正比，且与/>的极性（即码同步信号的超前还是滞后）有关。这个误差电压经滤波后去控制码NCO，以调整相位，实现同步。通过判决同相积分累加值大于中相积分累加值的2倍来判决接收机码同步锁定。
进一步的，在上述实施例的基础上，本实施例中的控制码数控振荡器进行相位同步调整，包括：控制码数控振荡器清除两倍码钟信号，并产生一倍码钟信号；利用一倍码钟信号进行同相数据处理、中相数据处理和数据提取，完成相位同步调整。
图3是本实施例提供的结合Manchester编译码的码元同步原理图。如图3所示，环路由同相积分、中相积分、鉴相、低通滤波和码NCO等部件所组成。取同相积分结果、中相积分输出结果、结合码NCO输出的1倍码钟脉冲，可以获得码同步锁定指示。码NCO可以产生积分清除所需要的2倍码钟信号，还能产生1倍码钟信号用于同相数据出处理、中相数据处理，以及数据提取。
鉴相判决之后的输出结果，按照一倍码钟进行反馈调节至积分降速的过程，从而保证数据提取和输出的完整性和稳定性。同时码数控振荡器以两倍码钟进行反馈调节，经过0.5T延时之后反馈对同相积分运算过程进行调节，还对中相积分运算过程进行调节，以保证最终数据传输的稳定性和完整性。通过结合Manchester码的元中间跳变的特点，采用2倍符号速率积分累加、1倍符号速率闭环的改进环路设计，提高积分能量信噪比，且在码元同步的同时，完成Manchester码译码。
为了验证本发明的效果，通过仿真进行论证，如下：
仿真条件是，基带数据为伪随机数和全“1”数据，跟踪起始时错开半个码元和1/4个码元，信息速率Rb为1kbps，符号速率Rs为2ksps，采样率为40MHz，环路带宽为0.02Rs。
得到的伪随机数仿真结果如图4-图13所示。图4是初始钟差错开半个码元的码元同步情况，图5是初始钟差错开1/4个码元的码元同步情况，图6是初始钟差错开半个码元的鉴相误差与环路滤波，图7是初始钟差错开1/4个码元的鉴相误差与环路滤波，图8是初始钟差错开半个码元的同相与中相积分结果，图9是初始钟差错开1/4个码元的同相与中相积分结果，图10是初始钟差错开1/4个码元的码钟同步情况仿真图，图11是初始钟差错开1/4个码元的鉴相误差与环路滤波仿真图，图12是同相与中相积分结果仿真图，图13是码元输出结果仿真图。
其中，图4中的线条分别表示输入信号、起跟时输出码钟和输入信号、200码元后输出码钟。图5中的线条分别表示输入信号、起跟时输出码钟和输入信号、200码元后输出码钟。图6中线条分别表示鉴相误差和环路滤波器输出。图7中线条分别表示鉴相误差和环路滤波器输出。图8中线条分别表示同相积分结果和中相积分结果。图9中线条分别表示同相积分结果和中相积分结果。图10中线条分别表示输入信号、起跟时输出码钟和输入信号、200码元后输出码钟。图11中线条分别表示鉴相误差和环路滤波器输出。图12中线条分别表示同相积分结果和中相积分结果。图13中线条表示码元积分输出。
由上述仿真结果可知，当初始钟差错开半码元（最大值）时，环路经过几轮跳周，然后快速入锁，当初始钟差错开1/4码元时，环路直接快速入锁，与发送的数据码元特性无关。本发明更适合需要码环快速入锁，且不受发送数据影响的场景。能够有效解决码环受发送数据影响无法快速入锁的问题，当链路发送连0数据或连1数据时，能够保持环路锁定，并且算法复杂度低，资源占用少，更有利于硬件实现。
基于同一总的发明构思，本发明还保护一种结合Manchester编译码的码元同步装置，下面对本发明提供的结合Manchester编译码的码元同步装置进行描述，下文描述的结合Manchester编译码的码元同步装置与上文描述的结合Manchester编译码的码元同步方法可相互对应参照。
图14是本发明实施例提供的结合Manchester编译码的码元同步装置的结构示意图。
如图14所示，本实施例提供的一种结合Manchester编译码的码元同步装置，包括：
积分运算模块1401，用于对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；
取反相加模块1402，用于在进行同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；
延时模块1403，用于对中相积分运算后的结果进行延时，得到中相积分值；
降速模块1404，用于分别对同相积分值和中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；
同步调整模块1405，用于输入同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；
输出模块1406，用于码数控振荡器在进行相位同步调整后，输出定时脉冲作为码元同步时钟。
本实施例提供的一种结合Manchester编译码的码元同步装置，包括，对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；在进行同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；对中相积分运算后的结果进行延时，得到中相积分值；分别对同相积分值和中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；输入同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；码数控振荡器在进行相位同步调整后，输出定时脉冲作为码元同步时钟，由于每个Manchester码元中间均有数据跳变，便无需等待数据跳变时做判决，适应性更强，通过两倍速基带信号进行积分累加，积分降速后闭环的反馈设计，有效提高积分能量信噪比，且在码元同步的同时，完成Manchester码译码，能够实现直接快速入锁，保证数据传输稳定性。
进一步的，所述同相积分运算的公式为：
其中，表示同相积分运算后的结果，/>表示同相积分器常数，k表示码元序号，/>表示定时误差，T表示半码元周期，/>表示输入信号即两倍速基带信号。
进一步的，所述中相积分运算的公式为：
其中，表示中相积分运算后的结果，/>表示中相积分器常数，k表示码元序号，/>表示定时误差，T表示半码元周期，/>表示输入信号即两倍速基带信号。
进一步的，降速模块1404，具体用于：
确定中相积分器常数、信号幅度和定时误差的极性；
基于所述中相积分器常数、所述信号幅度、所述定时误差的极性和预设关系，确定同步相位误差信号。
进一步的，所述预设关系为：
其中，表示同步相位误差信号，/>表示中相积分器常数，A表示信号幅度，/>表示定时误差，定时误差的极性为码同步信号的超前或滞后。
进一步的，还包括反馈模块，用于：
基于一倍码钟，反馈所述相位同步调整后的数据至所述积分降速的过程，对所述鉴相判决过程进行反馈调节。
进一步的，同步调整模块1405，具体用于：
控制码数控振荡器清除两倍码钟信号，并产生一倍码钟信号；
利用所述一倍码钟信号进行同相数据处理、中相数据处理和数据提取，完成相位同步调整。
进一步的，本实施例中以一个码元作为一个基带数据码元，一个所述基带数据码元包括两个Manchester编码后的半码元数据。
图15是本发明实施例提供的电子设备的结构示意图。
如图15所示，该电子设备可以包括：处理器(processor)1510、通信接口(Communications Interface)1520、存储器(memory)1530和通信总线1540，其中，处理器1510，通信接口1520，存储器1530通过通信总线1540完成相互间的通信。处理器1510可以调用存储器1530中的逻辑指令，以执行结合Manchester编译码的码元同步方法，该方法包括：对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；在进行所述同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；对所述中相积分运算后的结果进行延时，得到中相积分值；分别对所述同相积分值和所述中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；输入所述同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；所述码数控振荡器在进行所述相位同步调整后，输出定时脉冲作为码元同步时钟。
此外，上述的存储器1530中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的结合Manchester编译码的码元同步方法，该方法包括：对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；在进行所述同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；对所述中相积分运算后的结果进行延时，得到中相积分值；分别对所述同相积分值和所述中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；输入所述同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；所述码数控振荡器在进行所述相位同步调整后，输出定时脉冲作为码元同步时钟。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种结合Manchester编译码的码元同步方法，其特征在于，包括：
对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；
在进行所述同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；
对所述中相积分运算后的结果进行延时，得到中相积分值；
分别对所述同相积分值和所述中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；
输入所述同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；
所述码数控振荡器在进行所述相位同步调整后，输出定时脉冲作为码元同步时钟。
2.根据权利要求1所述的结合Manchester编译码的码元同步方法，其特征在于，所述同相积分运算的公式为：
；
其中，表示同相积分运算后的结果，/>表示同相积分器常数，k表示码元序号，/>表示定时误差，T表示半码元周期，/>表示输入信号即两倍速基带信号。
3.根据权利要求1所述的结合Manchester编译码的码元同步方法，其特征在于，所述中相积分运算的公式为：
；
其中，表示中相积分运算后的结果，/>表示中相积分器常数，k表示码元序号，/>表示定时误差，T表示半码元周期，/>表示输入信号即两倍速基带信号。
4.根据权利要求3所述的结合Manchester编译码的码元同步方法，其特征在于，所述进行鉴相判决，得到同步相位误差信号，包括：
确定中相积分器常数、信号幅度和定时误差的极性；
基于所述中相积分器常数、所述信号幅度、所述定时误差的极性和预设关系，确定同步相位误差信号。
5.根据权利要求4所述的结合Manchester编译码的码元同步方法，其特征在于，所述预设关系为：
；
其中，表示同步相位误差信号，/>表示中相积分器常数，A表示信号幅度，/>表示定时误差，定时误差的极性为码同步信号的超前或滞后。
6.根据权利要求1所述的结合Manchester编译码的码元同步方法，其特征在于，所述输出定时脉冲作为码元同步时钟之前，还包括：
基于一倍码钟，反馈所述相位同步调整后的数据至所述积分降速的过程，对所述鉴相判决过程进行反馈调节。
7.根据权利要求1所述的结合Manchester编译码的码元同步方法，其特征在于，所述控制码数控振荡器进行相位同步调整，包括：
控制码数控振荡器清除两倍码钟信号，并产生一倍码钟信号；
利用所述一倍码钟信号进行同相数据处理、中相数据处理和数据提取，完成相位同步调整。
8.根据权利要求1-7任一项所述的结合Manchester编译码的码元同步方法，其特征在于，所述对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算之前，还包括：
以一个码元作为一个基带数据码元，一个所述基带数据码元包括两个Manchester编码后的半码元数据。
9.一种结合Manchester编译码的码元同步装置，其特征在于，包括：
积分运算模块，用于对包含Manchester编译码的两倍速基带信号，分别进行同相积分运算和中相积分运算；
取反相加模块，用于在进行所述同相积分运算后的结果中，将相邻半码元积分值取反后相加，得到同相积分值；
延时模块，用于对所述中相积分运算后的结果进行延时，得到中相积分值；
降速模块，用于分别对所述同相积分值和所述中相积分值进行积分降速，并进行鉴相判决，得到同步相位误差信号；
同步调整模块，用于输入所述同步相位误差信号至低通滤波器后，控制码数控振荡器进行相位同步调整；
输出模块，用于所述码数控振荡器在进行所述相位同步调整后，输出定时脉冲作为码元同步时钟。
10.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至8任一项所述结合Manchester编译码的码元同步方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311278967.1A CN117014128B (zh) | 2023-10-07 | 2023-10-07 | 结合Manchester编译码的码元同步方法、装置及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311278967.1A CN117014128B (zh) | 2023-10-07 | 2023-10-07 | 结合Manchester编译码的码元同步方法、装置及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117014128A true CN117014128A (zh) | 2023-11-07 |
| CN117014128B CN117014128B (zh) | 2024-03-08 |
Family
ID=88571271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311278967.1A Active CN117014128B (zh) | 2023-10-07 | 2023-10-07 | 结合Manchester编译码的码元同步方法、装置及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117014128B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640654A (zh) * | 2009-07-27 | 2010-02-03 | 北京航空航天大学 | 一种用于卫星通信系统的超低码速率psk解调器 |
| US20160380759A1 (en) * | 2015-06-26 | 2016-12-29 | Kabushiki Kaisha Toshiba | Phase locked loop, wireless communication apparatus and wireless communication method |
| US20180331867A1 (en) * | 2015-11-16 | 2018-11-15 | Panthronics Ag | Receiver to process a load modulated analog input signal |
| CN110880964A (zh) * | 2019-11-06 | 2020-03-13 | 熊军 | 一种基于数据转换跟踪环路的比特同步跟踪系统 |
| CN113726716A (zh) * | 2021-08-25 | 2021-11-30 | 北京理工大学 | 一种基于判决反馈的载波相位误差鉴别方法 |
| CN113791402A (zh) * | 2021-07-19 | 2021-12-14 | 西安空间无线电技术研究所 | 一种针对权重平衡陶思沃斯码的混合数据转换跟踪方法 |
-
2023
- 2023-10-07 CN CN202311278967.1A patent/CN117014128B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640654A (zh) * | 2009-07-27 | 2010-02-03 | 北京航空航天大学 | 一种用于卫星通信系统的超低码速率psk解调器 |
| US20160380759A1 (en) * | 2015-06-26 | 2016-12-29 | Kabushiki Kaisha Toshiba | Phase locked loop, wireless communication apparatus and wireless communication method |
| US20180331867A1 (en) * | 2015-11-16 | 2018-11-15 | Panthronics Ag | Receiver to process a load modulated analog input signal |
| CN110880964A (zh) * | 2019-11-06 | 2020-03-13 | 熊军 | 一种基于数据转换跟踪环路的比特同步跟踪系统 |
| CN113791402A (zh) * | 2021-07-19 | 2021-12-14 | 西安空间无线电技术研究所 | 一种针对权重平衡陶思沃斯码的混合数据转换跟踪方法 |
| CN113726716A (zh) * | 2021-08-25 | 2021-11-30 | 北京理工大学 | 一种基于判决反馈的载波相位误差鉴别方法 |
Non-Patent Citations (2)
| Title |
|---|
| 侯彦兵;焦义文;杨文革;: "基于加权系数的DTTL遥测测距符号同步算法", 雷达科学与技术, no. 01 * |
| 苏建, 孙辉先: "气象卫星数字基带信号解码的两种方法", 遥测遥控, no. 02 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117014128B (zh) | 2024-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6266799B1 (en) | Multi-phase data/clock recovery circuitry and methods for implementing same | |
| CN102148785A (zh) | 一种lte系统中主同步信号检测与序列生成方法及装置 | |
| CN111600823B (zh) | 一种并行oqpsk偏移四相相移键控解调器 | |
| JPH08139778A (ja) | 同期検波回路 | |
| CN109462563B (zh) | 基于缓存的快速收敛判决引导载波恢复方法及系统 | |
| JPS6194429A (ja) | 位相同期回路 | |
| JP4224152B2 (ja) | シンボルタイミング回復装置及び方法 | |
| US20190288831A1 (en) | Clock and data recovery device and phase detection method | |
| IL47894A (en) | Apparatus for producing baud timing signal | |
| CN111049636B (zh) | 一种bpsk位同步装置及方法 | |
| CN117014128B (zh) | 结合Manchester编译码的码元同步方法、装置及设备 | |
| CN110445735B (zh) | 基于信号回溯的突发短数据载波同步方法 | |
| CN106059975B (zh) | 一种新的抑制载波同步的方法及costas环 | |
| CN114039623B (zh) | 一种低载噪比的短突发扩频信号跟踪方法 | |
| CN114374590B (zh) | 基于单路导频的符号定时同步优化方法 | |
| CN112039613B (zh) | 一种非对称pcma混合信号的处理方法及装置 | |
| CN108353045B (zh) | 一种信号处理系统、方法及装置 | |
| JP2003188931A (ja) | クロック再生装置及びクロック再生方法 | |
| CN108055036B (zh) | 时钟数据恢复电路的环路带宽调节方法和装置 | |
| JP4952488B2 (ja) | 同期追従回路 | |
| Zhang et al. | A modified timing synchronization algorithm for QPSK in digital receiver | |
| CN107968647A (zh) | 一种频移键控调节系统中的时钟恢复方法及系统 | |
| JP2015165647A (ja) | シリアル・リンクのためのオフセット補償 | |
| CN113726706B (zh) | 一种提高d8psk信号解调精度的方法、装置及存储介质 | |
| JP2010200220A (ja) | タイミング調整回路及びその調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |