CN116996068A - 用于高精度模数转换器的增益和失调误差校准电路 - Google Patents

Abstract

本发明公开了一种用于高精度模数转换器的增益和失调误差校准电路，涉及混合集成电路技术领域，解决了由于失调误差和增益误差带来的输入电压范围缩小且限制了分辨率的进一步提升的问题，该电路包括：两个采样置位模块用于根据采样信号对输入信号进行采样，确定采样完成信号；模数转换模块用于将采样完成信号转换为由低到高的电压信号；比较器用于接收电压信号，输出比较结果；判断比较结果，将电压信号输入至反馈模块或正常量化模块；根据电压信号，确定反馈信号；两个采样置位模块接收反馈信号，并对模数转换模块中的相关电容进行关断控制，实现了增加较少的电容，对失调误差和增益误差进行反馈调节，且不对输入电压的做范围的限定，分辨率较高。

Description

用于高精度模数转换器的增益和失调误差校准电路

技术领域

本发明涉及混合集成电路技术领域，尤其涉及一种用于高精度模数转化器的增益和失调误差校准电路。

背景技术

模数转换器发展至今，应用非常广泛，作为连接物理世界和数据电路的重要桥梁，是连接现实世界模拟信号和数据信号的重要器件，也是众多电子系统中不可缺少的一部分。随着集成电路技术的高速发展，对模数转换器的性能的要求也越来越高，其中高精度模数转换器常常被应用于工业勘测、导航、医疗检测等领域。

目前，模数转换器为了达到高精度、低功耗的需求，主要依赖于逐次逼近型模数转换器。但逐次逼型模数转换器的精度会受到增益和失调的影响，精度不高。

发明内容

本发明通过提供一种用于高精度模数转换器的增益和失调误差校准电路，解决了现有技术中由于失调误差和增益误差带来的输入电压范围缩小且限制了分辨率的进一步提升的问题，进而实现了增加较少的电容，对失调误差和增益误差进行反馈调节，且不对输入电压的做范围的限定，分辨率较高。

本发明实施例提供了一种用于高精度模数转换器的增益和失调误差校准电路，该电路包括：模数转换模块、比较器、反馈模块、正常量化模块以及两个采样置位模块；

所述两个采样置位模块用于根据采样信号对输入信号进行采样，确定采样完成信号；

所述模数转换模块用于将所述采样完成信号转换为由低到高的电压信号；

所述比较器用于接收所述电压信号，并输出比较结果；

判断所述比较结果，若所述电压信号的增益误差与失调误差均为0，则将所述电压信号输入至所述正常量化模块；若所述电压信号的所述增益误差与所述失调误差至少有一个不为0，则将所述电压信号输入至所述反馈模块；

所述反馈模块用于根据所述电压信号，确定反馈信号；

所述两个采样置位模块还用于接收所述反馈信号，并根据所述反馈信号对所述模数转换模块中的相关电容进行关断控制，以调节电路中的所述增益误差和所述失调误差，使所述增益误差与失调误差均为0。

在一种可能的实现方式中，所述模数转换模块，包括：主DAC模块和次DAC模块；

所述主DAC模块包括2N位采样电容、第一接地电容以及第二接地电容，其中，N位第一采样电容与所述第一接地电容并联在所述比较器的正向端，N位第二采样电容与所述第二接地电容并联在所述比较器的负向端，所述2N位采样电容包括2Q位低位电容以及2(N-Q)位高位采样电容，其中Q<N；所述主DAC模块用于确定所述增益误差；

所述次DAC模块包括2M位采样电容，其中，M位第一采样电容并联在所述比较器的正向端；M位第二采样电容并联在所述比较器的负向端，所述次DAC模块用于确定所述失调误差；

连接在所述比较器正向端的所有采样电容的另一端与所述两个采样置位模块中的其中一个采样置位模块连接；

连接在所述比较器负向端的所有采样电容的另一端与所述两个采样置位模块中的另外一个采样置位模块连接。

在一种可能的实现方式中，所述N位第一采样电容、所述N位第二采样电容、M位第一采样电容以及M位第二采样电容均按照电容值的大小进行二进制排列分布。

在一种可能的实现方式中，所述根据所述反馈信号对所述模数转换模块中的相关电容进行关断控制，以调节电路中的所述增益误差和所述失调误差，使所述增益误差与失调误差均为0，包括：

根据所述反馈信号对所述次DAC模块的电容进行置位操作，以调节所述失调误差，使所述失调误差为0；

根据所述反馈信号对所述次DAC模块与所述低位电容进行关断操作，以调节所述增益误差，使所述增益误差为0。

在一种可能的实现方式中，所述根据所述反馈信号对所述次DAC模块与所述低位电容进行关断操作，以调节所述增益误差，使所述增益误差为0，包括：

计算所述增益误差的校准系数以及电路总增益；

判断所述电路总增益与所述模数转换模块中的所有电容的总电容值的关系，确定判断结果；

根据所述判断结果调节所述模数转换模块的所有电容的总电容值，进而调节增益误差，使所述增益误差为0。

在一种可能的实现方式中，所述增益误差的校准系数表示为：

所述电路总增益表示为：

其中，G'表示电路存在的增益，CFxp表示所述次DAC模块中的参与采样的电容，CFyp表示所述次DAC模块中的不采样的电容，Cbp表示所述主DAC模块中的电容中参与采样的电容，Cap表示所述主DAC模块中不采样的电容，G2表示为电路本身存在的增益。

在一种可能的实现方式中，所述根据所述判断结果调节所述模数转换模块的所有电容的总电容值，进而调节增益误差，使所述增益误差为0，包括：

调节采样电容CFxp和不采样的电容Cap，在增加和减少两个方向上对所述采样完成信号的电压的摆幅进行调节，以调节增益误差，使所述增益误差为0。

在一种可能的实现方式中，所述根据所述电压信号，确定反馈信号，包括：

根据所述电压信号通过逻辑运算产生使所述模数转换模块能够进行电容关断的信号，确定所述反馈信号。

在一种可能的实现方式中，所述模数转换模块还用于，当所述电压信号中的所述增益误差与失调误差均为0时，保持所述模数转换模块中电容的总电容值不变，输出所述电压信号至所述正常量化模块。

在一种可能的实现方式中，所述采样信号包括Vcm-based时序信号。

本发明中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本发明通过采用了一种用于高精度模数转换器的增益和失调误差校准电路，该电路包括：模数转换模块、比较器、反馈模块、正常量化模块以及两个采样置位模块；两个采样置位模块用于根据采样信号对输入信号进行采样，确定采样完成信号；在不同的采样阶段根据模数转换模块中的采样电容进行有选择的采样来调节采样后输入信号的摆幅，实现对增益误差的校准；模数转换模块用于将采样完成信号转换为由低到高的电压信号；逐级增加的电压信号使得在获取增益误差更为准确；比较器用于接收电压信号，并输出比较结果；判断比较结果，若电压信号的增益误差与失调误差均为0，则将电压信号输入至正常量化模块；若电压信号的增益误差与失调误差至少有一个不为0，则将电压信号输入至反馈模块；结合模数转换模块中的低位电容，在检测增益误差后通过在底板采样时有选择地接入添加的DAC的部分电容采样和模数转换模块中原本的部分低位电容进行采样，从两个方向调节底板采样后输入信号的摆幅，实现增益误差校准；对于失调误差，本发明复用增益误差校准中使用的模数转换模块中部分增加的DAC，检测失调误差后通过在正常量化前编码置位模数转换模块中部分增加的DAC进行失调误差校准；反馈模块用于根据电压信号，确定反馈信号；两个采样置位模块还用于接收反馈信号，并根据反馈信号对模数转换模块中的相关电容进行关断控制，以调节电路中的增益误差和失调误差，使增益误差与失调误差均为0，有效解决了现有技术中由于失调误差和增益误差带来的输入电压范围缩小且限制了分辨率的进一步提升的问题，进而实现了增加较少的电容，对失调误差和增益误差进行反馈调节，且不对输入电压的做范围的限定，分辨率较高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对本发明实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的用于高精度模数转换器的增益和失调误差校准电路示意图；

图2为本发明实施例提供的本发明实现失调误差和增益误差校准的两个模式的工作流程；

图3为本发明实施例提供的本发明在不进行增益误差校准只进行失调误差校准模式下的电容底板电压切换的电路示意图；

图4为本发明实施例提供的本发明底板采样增益和失调误差校准原理的电容底板电压切换的电路示意图；

图5为本发明实施例提供的本发明提出的用于高精度模数转换器的增益和失调误差校准技术电路的工作时序。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

随着集成电路技术高速发展，对模数转换器的性能要求也越来越高，其中对高精度模数转换器的需求也日益增大。为了达到高精度、低功耗的需求，逐次逼近型模数转换器成为了被考虑的主要类型，与其他主流ADC架构相比，逐次逼近型模数转换器具有数字化程度高、面积小、结构简单、工艺适配性好和功耗低等优势，十分契合新兴应用高能效的系统需求，在高精度领域有很大的市场需求。但是，市场对模数转换器的需求中，绝对精度这一性能要求对模数转换器的应用非常重要，而逐次逼近型模数转换器的绝对精度会受到增益和失调误差的影响而显著降低。

本发明提供了一种用于高精度模数转换器的增益和失调误差校准电路，如图1所示，该电路包括：模数转换模块、比较器、反馈模块、正常量化模块以及两个采样置位模块。两个采样置位模块用于根据采样信号对输入信号进行采样，确定采样完成信号。在本发明提供的一个具体的实施例中，本发明的电路有两个模式，如图2所示分别为校准模式和工作模式，图2为用于高精度模数转换器的增益和失调误差校准电路的示意图。

本发明电路首先需要切换到校准模式，在校准模式下，先通过将差分顶板置为Vcm共模电压后再断开然后调节次DAC底板电压逐次逼近的方法进行失调误差校准，在一次逼近后依然存在失调的情况下，就需要进行下一次低一位的逼近，再检测是否失调，直到失调被校准完成，并得到失调误差校准置位信号Fn[1:M]和Fp[1:M]；此时再进行增益误差校准，可以通过两点标定法，检测输入两个参考电压对应的数字码值的差与参考电压差是否满足增益为1，如果不满足，就不断调节参与采样的电容数量，直至增益为1，增益误差被校准完成，得到增益误差校准采样控制信号Fns[1:M+Q]和Fps[1:M+Q]。

得到了失调误差校准置位信号Fn[1:M]和Fp[1:M]，增益误差校准采样控制信号Fns[1:M+Q]和Fps[1:M+Q]后，本发明电路切换到工作模式，在采样阶段将得到的Fn[1:M]和Fp[1:M]信号直接用于控制电容置位实现失调误差校准，Fns[1:M+Q]和Fps[1:M+Q]信号直接用于控制采样电容数量实现增益误差校准，采样完成后进入量化阶段开始正常量化实现模数转换功能输出数字码DOUT[0:N]。

模数转换模块用于将采样完成信号转换为由低到高的电压信号，采样电容均按照电容值的大小进行二进制排列分布。模数转换模块包括：主DAC模块和次DAC模块；主DAC模块包括2N位采样电容、第一接地电容以及第二接地电容，其中，N位第一采样电容与第一接地电容并联在比较器的正向端，N位第二采样电容与第二接地电容并联在比较器的负向端，第一接地电容表示正向端寄生电容和人为设计的接地电容的和，第二接地电容表示负向端寄生电容和人为设计的接地电容的和，2N位采样电容包括2Q位低位电容以及2(N-Q)位高位采样电容，其中Q<N；主DAC模块用于确定增益误差。连接在比较器正向端的所有采样电容的另一端与两个采样置位模块中的其中一个采样置位模块连接；连接在比较器负向端的所有采样电容的另一端与两个采样置位模块中的另外一个采样置位模块连接。

在本发明提供的一个具体的实施例中，N位第一采样电容、N位第二采样电容的二进制主DAC模块，包含正端电容C1n-CQn-CNn，负端电容C1p-CQp-CNp，接地和寄生总电容Cdn和Cdp，C1n-CQn-CNn和C1p-CQn-CNp电容的容值分别二进制分布，最小电容C1n容值为单位电容C，C2n容值为2C，以此类推CQn容值为2∧Q*C，CNn容值为2∧N*C；最小电容C1p容值为单位电容C，C2p容值为2C，以此类推CQp容值为2∧Q*C，CNp容值为2∧N*C。主DAC模块采用Vcm-based时序，主要实现两个功能，一是通过N位的全部二进制电容从大到小的依次置位，实现模数转换器正常量化逐次逼近的过程；二是增益误差校准中，通过Q位的低位部分二进制电容有选择地采样，实现输入电压摆幅的一个方向上的调节，进行在一个方向上的增益误差校准，在另一个方向上的校准由次DAC的电容实现。

次DAC模块包括2M位采样电容，其中，M位第一采样电容并联在比较器的正向端；M位第二采样电容并联在比较器的负向端，次DAC模块用于确定失调误差；M位第一采样电容以及M位第二采样电容的二进制次DAC模块，包含正端电容CF1n-CFMn，负端电容CF1p-CFMp，CF1n-CFMn和CF1p-CFMp电容的容值分别二进制分布，最小电容CF1n容值为单位电容C，CF2n容值为2C，以此类推，CFMn容值为2∧M*C；最小电容CF1p容值为单位电容C，CF2p容值为2C，以此类推，CFMp容值为2∧M*C。次DAC模块采用Vcm-based时序，在采样阶段一和二，通过有选择的用次DAC中的电容采样，实现采样后输入电压摆幅的一个方向上地调节，进行在一个方向上的增益误差校准，在另一个方向上的校准由主DAC的低位部分电容实现；在采样阶段三，通过次DAC的M位的二进制电容从大到小的依次置位，实现了失调误差校准。

比较器用于接收电压信号，并输出比较结果；判断比较结果，若电压信号的增益误差与失调误差均为0，则将电压信号输入至正常量化模块；若电压信号的增益误差与失调误差至少有一个不为0，则将电压信号输入至反馈模块。正常量化模块在量化阶段将比较器的输出串行转并行输出Dout[0:N]，并输出用于正常量化置位电容的逻辑信号n[1:N]和p[1:N]。

反馈模块用于根据电压信号，确定反馈信号。反馈信号是根据电压信号通过逻辑运算产生使模数转换模块能够进行电容关断的信号来确定。反馈模块通过检测到的增益误差，逻辑运算产生Fns[1:M+Q]和Fps[1:M+Q]信号，控制次DAC电容和主DAC的低位部分电容的采样，校准增益误差；通过检测到的失调误差，逻辑运算产生Fn[1:M]和Fp[1:M]信号，控制次DAC电容置位，校准失调误差。

两个采样置位模块还用于接收反馈信号，并根据反馈信号对模数转换模块中的相关电容进行关断控制，以调节电路中的增益误差和失调误差，使增益误差与失调误差均为0。根据反馈信号对次DAC模块的电容进行置位操作，以调节失调误差，使失调误差为0；根据反馈信号对次DAC模块与低位电容进行关断操作，以调节增益误差，使增益误差为0。计算增益误差的校准系数以及电路总增益；判断电路总增益与模数转换模块中的所有电容的总电容值的关系，确定判断结果；根据判断结果调节模数转换模块的所有电容的总电容值，进而调节增益误差，使增益误差为0。控制主DAC的电容包含正端电容C1n-CQn-CNn，负端电容C1p-CQp-CNp，次DAC的电容包含正端电容CF1n-CFMn，负端电容CF1p-CFMp，在底板采样过程进行电容底板电压切换，其中C(Q+1)n和C(Q+1)p的底板电压正常采样和置位；C1n-CQn和C1p-CQp在采样阶段一和二需要有选择地进行采样以在一个方向上实现采样后输入电压摆幅的调节，在一个方向上进行增益误差的校准，另一个方向上的校准由次DAC实现，在正常量化阶段进行从高到低的电容置位产生逐次逼近；CF1n-CFMn和CF1p-CFMp，在采样阶段一和二进行有选择地采样，在一个方向上实现采样后输入电压摆幅的调节，在一个方向上进行增益误差的校准，另一个方向上的校准由主DAC的低位部分电容C1n-CQn和C1p-CQp实现，在采样阶段三进行电容置位实现失调校准，在正常量化阶段不进行任何的电容切换。

如图3所示，表示为本发明在不进行增益误差校准只进行失调误差校准模式下的电容底板电压切换方法。如图3所示，Cp表示主DAC的总电容，主DAC的全部电容都参与采样，CFp表示次DAC的总电容，次DAC的全部电容都不参与采样，但是会在采样阶段三校准失调误差，Cdp为接地和寄生总电容。根据电容分压计算公式，采样完成后的电压差表示为：

其中，V1表示为电容顶板电压，Vcm表示为共模电压，Vip为输入信号。

当输入信号摆幅最大时，模数转换模块顶板电压范围V1regoin为：

其中，V1max表示为顶板电压V1的最大值，V1min表示为顶板电压V1的最小值，Vipmax表示为输入信号的最大值，Vipmin表示为输入信号的最小值。

由于第二接地电容存在，电容权重电压减小，量化输入范围Vipregoin也会相应减少，表示为：

假设本身存在的增益为G1≠1,即存在增益误差，电路增益误差校准系数Gc为：

因此在不校准增益误差的模式下的总增益G为：

G＝Gc·G1＝G1

由于此模式下总增益为G＝G1≠1，所以没有对存在的增益误差进行校准。

如图4所示说明了底板采样增益和失调误差校准原理的电容底板电压切换方法。如图4所示，Cap表示主DAC中不参与采样的电容，具体为C1n-CQn和C1p-CQp中的部分电容，Cbp表示主DAC中参与采样的电容，具体为C1n-CQn和C1p-CQp中的部分电容和全部C(Q+1)n和C(Q+1)p电容，Cdp为接地和寄生总电容，CFp为次DAC的总电容，包含CFxp和CFyp两部分，全部参与失调误差校准的电容置位，但是在增益误差校准中，其中的CFxp部分参与采样，CFyp部分不参与采样。因此，总结得到，在增益误差校准中选择CFp的部分电容CFxp和主DAC的部分电容Cbp参与采样，CFp的剩下部分CFyp和主DAC的剩下部分电容Cap不参与采样，根据电容分压计算公式，采样完成后的电压信号表示为：

其中：V2表示为电容顶板电压，Vcm表示为共模电压，Vip2为输入信号。

当输入信号摆幅最大时，DAC顶板电压范围V2regoin表示为：

其中，Vip2max和Vip2min分别为输入信号的最大值和最小值。

由于第二接地电容存在，电容权重电压减小，量化输入范围V2regoin也会相应减少，

假设本身存在的增益为G2≠1，即存在增益误差，电路增益误差校准系数Gc2为：

因此在进行增益误差校准模式下的总增益G'为：

其中，G_1'表示电路存在的增益，CFxp表示次DAC模块中的参与采样的电容，CFyp表示次DAC模块中的不采样的电容，Cbp表示主DAC模块中的电容中参与采样的电容，Cap表示主DAC模块中不采样的电容，G2表示为电路本身存在的增益。

只需要调节次DAC中参与采样的总电容值CFxp和主DAC中不参与采样的总电容值Cap，就可以在两个方向上调节采样后输入电压摆幅的大小，实现增益误差的校准，使得总增益G'＝1，即没有增益误差。

还可以算出本发明增益误差校准的最大范围，如下：

当次DAC电容全部参与采样，主DAC电容也都全部采样时，Cap＝0，Cbp＝Cp，CFxp＝CFp时，

当次DAC电容全部不参与采样，主DAC电容的低位部分C1p-CQp和C1n-CQn也全部不参与采样时，由于Q＝M，主DAC电容的低位部分总电容等于次DAC总电容，Cap＝CFp，Cbp＝Cp-Cap＝Cp-CFp，CFxp＝0，

要使总增益G'＝1，因为：所以在存在增益误差情况下，可以被校准的本身增益G2的范围为：/>

调节采样电容CFxp和不采样的电容Cap，在增加和减少两个方向上对采样完成信号的电压的摆幅进行调节，以调节增益误差，使增益误差为0。

如图5所示，为本发明提出的用于高精度模数转换器的增益和失调误差校准技术电路的工作时序。结合图3和图4，以底板采样逐次逼近型模数转换器的单端p端电容为例，解释本发明的用于高精度模数转换器的增益和失调误差校准技术电路的工作原理如下：

本发明的增益和失调误差校准主要在采样阶段实现。

如图3所示不进行增益误差校准只进行失调误差校准模式下：

在采样开始的第一阶段，时钟CLK1和CLK2为高电平，电容顶板与Vcm

共模电压连接，主DAC电容Cp底板全部接输入信号，次DAC电容CFp底板全部接Vcm共模电压。

在采样的第二阶段，CLK1时钟先变为低电平，电容顶板与Vcm共模电压连接断开，此时顶板电压完成采样，断开后顶板电压随参与采样的电容底板的输入信号的变化而耦合变化，其他时钟都维持不变。由于实际开关关断都是需要一段时间的过程，在这个过程中开关可能处于不完全导通的状态，如果同时关断底板Vip的采样开关，这会导致底板Vip的采样开关关断时输入信号Vip的变化没有完整耦合到顶板上而没有办法实现底板采样，因此，实际中CLK2变为低电平都会在CLK1变为低电平的一段时间后，本发明中称CLK1变为低电平后到CLK2变为低电平前这一段时间为采样第二阶段。

在采样的第三阶段，CLK2时钟变为低电平，主DAC电容Cp底板与Vip断开，与Vcm共模电压连接，主DAC电容底板采样得到的Vip输入电压信息被耦合到顶板上实现底板采样过程，次DAC电容CFp底板进行失调误差校准置位为Vrefp或Vrefn。

采样完成，失调误差完成校准，在后续的量化阶段需要保持次DAC电容CFp的底板电压不变维持失调误差校准的校准电压，主DAC电容Cp底板随着正常量化的逻辑信号输出进行切换以实现逐次逼近。

如图4所示进行增益和失调误差校准的校准模式下：

在采样开始的第一阶段，CLK1时钟为高电平，电容顶板与Vcm共模电压连接；参与采样的部分电容CFxp和Cbp底板与输入信号Vip2连接，与Vrefp，Vcm共模电压，Vrefn都断开；不参与采样的部分电容CFyp和Cap底板与参考电压Vcm共模电压连接，与Vip2，Vrefp，Vrefn都断开。

在采样的第二阶段，CLK1时钟先变为低电平，电容顶板与Vcm共模电压连接断开，此时顶板电压完成采样，断开后顶板电压随参与采样的电容底板的输入信号的变化而耦合变化，其他时钟都维持不变。这一阶段的主要作用同图3不进行增益误差校准只进行失调误差校准模式的采样第二阶段作用。

在采样的第三阶段，CLK1时钟维持低电平，参与采样的部分电容CFxp和Cbp底板与输入信号Vip2断开，其中CFxp进行失调误差校准置位为Vrefp或Vrefn，Cbp直接接Vcm共模电压，电容底板采样得到的Vip输入电压信息被耦合到顶板上实现底板采样过程；不参与采样的部分电容CFyp底板进行失调误差校准置位为Vrefp或Vrefn，Cap维持Vcm共模电压不变。

采样完成，增益和失调误差完成校准，在后续的量化阶段需要保持次DAC电容CFp的底板电压不变维持失调误差校准的校准电压，主DAC电容Cp底板随着正常量化的逻辑信号输出进行切换以实现逐次逼近。

本发明通过上述三个阶段的电容开关时序实现了底板采样，在采样的第一二阶段通过控制参与采样的电容总容值控制了增益误差的校准系数，实现增益误差的校准，在采样的第三阶段通过置位次DAC的电容底板电压实现失调误差的校准。并且，两种误差的校准虽然共用次DAC电容，但是在不同阶段以不同方式进行校准，互相之间不会影响，使得本发明可以应用于同时存在增益和失调误差需要校准的高精度模数转换器中。

本说明书中的各个实施方式采用递进的方式描述，各个实施方式之间相同或相似的部分互相参见即可，每个实施方式重点说明的都是与其他实施方式的不同之处。本发明的全部或者部分可用于众多通用或专用的计算机系统环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、移动通信终端、多处理器系统、基于微处理器的系统、可编程的电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。

以上实施例仅用以说明本发明的技术方案，而非对本发明限制；尽管参照前述实施例对本发明进行了详细的说明，本领域普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明技术方案的范围。

Claims (10)

1.一种用于高精度模数转换器的增益和失调误差校准电路，其特征在于，包括：模数转换模块、比较器、反馈模块、正常量化模块以及两个采样置位模块；

所述两个采样置位模块用于根据采样信号对输入信号进行采样，确定采样完成信号；

所述模数转换模块用于将所述采样完成信号转换为由低到高的电压信号；

所述比较器用于接收所述电压信号，并输出比较结果；

判断所述比较结果，若所述电压信号的增益误差与失调误差均为0，则将所述电压信号输入至所述正常量化模块；若所述电压信号的所述增益误差与所述失调误差至少有一个不为0，则将所述电压信号输入至所述反馈模块；

所述反馈模块用于根据所述电压信号，确定反馈信号；

所述两个采样置位模块还用于接收所述反馈信号，并根据所述反馈信号对所述模数转换模块中的相关电容进行关断控制，以调节电路中的所述增益误差和所述失调误差，使所述增益误差与失调误差均为0。

2.根据权利要求1所述的电路，其特征在于，所述模数转换模块，包括：主DAC模块和次DAC模块；

所述主DAC模块包括2N位采样电容、第一接地电容以及第二接地电容，其中，N位第一采样电容与所述第一接地电容并联在所述比较器的正向端，N位第二采样电容与所述第二接地电容并联在所述比较器的负向端，所述2N位采样电容包括2Q位低位电容以及2(N-Q)位高位采样电容，其中Q<N；所述主DAC模块用于确定所述增益误差；

所述次DAC模块包括2M位采样电容，其中，M位第一采样电容并联在所述比较器的正向端；M位第二采样电容并联在所述比较器的负向端，所述次DAC模块用于确定所述失调误差；

连接在所述比较器正向端的所有采样电容的另一端与所述两个采样置位模块中的其中一个采样置位模块连接；

连接在所述比较器负向端的所有采样电容的另一端与所述两个采样置位模块中的另外一个采样置位模块连接。

3.根据权利要求2所述的电路，其特征在于，所述N位第一采样电容、所述N位第二采样电容、M位第一采样电容以及M位第二采样电容均按照电容值的大小进行二进制排列分布。

4.根据权利要求2所述的电路，其特征在于，所述根据所述反馈信号对所述模数转换模块中的相关电容进行关断控制，以调节电路中的所述增益误差和所述失调误差，使所述增益误差与失调误差均为0，包括：

根据所述反馈信号对所述次DAC模块的电容进行置位操作，以调节所述失调误差，使所述失调误差为0；

根据所述反馈信号对所述次DAC模块与所述低位电容进行关断操作，以调节所述增益误差，使所述增益误差为0。

5.根据权利要求4所述的电路，其特征在于，所述根据所述反馈信号对所述次DAC模块与所述低位电容进行关断操作，以调节所述增益误差，使所述增益误差为0，包括：

计算所述增益误差的校准系数以及电路总增益；

判断所述电路总增益与所述模数转换模块中的所有电容的总电容值的关系，确定判断结果；

根据所述判断结果调节所述模数转换模块的所有电容的总电容值，进而调节增益误差，使所述增益误差为0。

6.根据权利要求5所述的电路，其特征在于，所述增益误差的校准系数表示为：

所述电路总增益表示为：

其中，G'表示电路存在的增益，CFxp表示所述次DAC模块中的参与采样的电容，CFyp表示所述次DAC模块中的不采样的电容，Cbp表示所述主DAC模块中的电容中参与采样的电容，Cap表示所述主DAC模块中不采样的电容，G2表示为电路本身存在的增益。

7.根据权利要求6所述的电路，其特征在于，所述根据所述判断结果调节所述模数转换模块的所有电容的总电容值，进而调节增益误差，使所述增益误差为0，包括：

调节采样电容CFxp和不采样的电容Cap，在增加和减少两个方向上对所述采样完成信号的电压的摆幅进行调节，以调节增益误差，使所述增益误差为0。

8.根据权利要求1所述的电路，其特征在于，所述根据所述电压信号，确定反馈信号，包括：

根据所述电压信号通过逻辑运算产生使所述模数转换模块能够进行电容关断的信号，确定所述反馈信号。

9.根据权利要求1所述的电路，其特征在于，所述模数转换模块还用于，当所述电压信号中的所述增益误差与失调误差均为0时，保持所述模数转换模块中电容的总电容值不变，输出所述电压信号至所述正常量化模块。

10.根据权利要求1所述的电路，其特征在于，所述采样信号包括Vcm-based时序信号。