CN116995928A - 用于高压功率级的隔离连接 - Google Patents

用于高压功率级的隔离连接 Download PDF

Info

Publication number
CN116995928A
CN116995928A CN202310500304.3A CN202310500304A CN116995928A CN 116995928 A CN116995928 A CN 116995928A CN 202310500304 A CN202310500304 A CN 202310500304A CN 116995928 A CN116995928 A CN 116995928A
Authority
CN
China
Prior art keywords
power stage
voltage
input
terminal
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310500304.3A
Other languages
English (en)
Inventor
约翰·皮戈特
特雷弗·马克·纽林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN116995928A publication Critical patent/CN116995928A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

公开用于直流(DC)‑DC转换器的功率级和DC‑DC转换器的实施例。在实施例中，一种用于DC‑DC转换器的功率级包括：输入端，从所述输入端接收所述DC‑DC转换器的具有输入DC电压的输入功率；高侧段，所述高侧段连接在所述输入DC电压与所述功率级的输出信号之间；以及低侧段，所述低侧段连接在所述功率级的所述输出信号与地之间。所述高侧段和所述低侧段中的至少一个包括堆叠晶体管，所述堆叠晶体管具有被偏置以减少衬底注入的隔离端。

Description

用于高压功率级的隔离连接
技术领域
涉及高压功率级。
背景技术
例如，直流(DC)-DC转换器中可以使用功率级将DC电源从一个电压电平转换到另一个电压电平。高压(例如，5伏特(V)至36V)功率级可以由额定电压较低(例如，2.5V或20V)的开关装置的堆叠形成，所述开关装置交替地启用输入电源或地任一者与输出之间的开关段。堆叠的开关装置中的每一个可具有额定电压，所述额定电压低于功率级的额定电压。但是，在开关空载期间可能发生大量衬底注入，开关空载是其间不接通开关路径的间隔。因此，需要由堆叠开关装置形成的功率级，在所述功率级中，开关装置的隔离连接被适当偏置以减小或最小化衬底注入的影响，同时保持电路运行效率，并且避免堆叠开关装置的过压应力。
发明内容
公开用于DC-DC转换器的功率级和DC-DC转换器的实施例。在实施例中，一种用于DC-DC转换器的功率级包括：输入端，从所述输入端接收所述DC-DC转换器的具有输入DC电压的输入功率；高侧段，所述高侧段连接在所述输入DC电压与所述功率级的输出信号之间；以及低侧段，所述低侧段连接在所述功率级的所述输出信号与地之间。所述高侧段和所述低侧段中的至少一个包括堆叠晶体管，所述堆叠晶体管具有被偏置以减少衬底注入的隔离端。还描述其它实施例。
在实施例中，所述堆叠晶体管中的一个具有连接到所述输入DC电压的隔离端。
在实施例中，所述堆叠晶体管中的一个具有连接到启动电压的隔离端，所述启动电压通过电容器连接到所述功率级的输出信号。
在实施例中，所述堆叠晶体管中的一个具有连接到肖特基二极管或齐纳二极管的隔离端。
在实施例中，所述堆叠晶体管中的一个具有连接到地的隔离端。
在实施例中，所述堆叠晶体管包括场效应晶体管(FET)。
在实施例中，所述FET包括：第一FET，所述第一FET具有连接到所述输入DC电压的漏极端；以及第二FET，所述第二FET具有连接到所述第一FET的源极端的漏极端。
在实施例中，所述第一FET具有连接到所述输入DC电压的隔离端。
在实施例中，所述第一FET具有连接到第三FET的源极端的隔离端。
在实施例中，所述第二FET具有连接到启动电压的隔离端，所述启动电压通过电容器连接到所述功率级的输出信号。
在实施例中，所述FET另外包括：第一FET，所述第一FET具有连接到所述功率级的所述输出信号的漏极端；以及第二FET，所述第二FET具有连接到所述第一FET的源极端的漏极端和连接到地的源极端。
在实施例中，所述第一FET具有连接到肖特基二极管或齐纳二极管的隔离端。
在实施例中，所述第二FET具有连接到地或正固定电压的隔离端。
在实施例中，一种用于DC-DC转换器的高压(HV)功率级包括：输入端，从所述输入端接收所述DC-DC转换器的具有输入DC电压的输入功率；高侧段，所述高侧段连接在所述输入DC电压与所述HV功率级的输出信号之间；以及低侧段，所述低侧段连接在所述HV功率级的输出信号与地之间。所述高侧段和所述低侧段中的每一个包括堆叠晶体管，所述堆叠晶体管具有被偏置以减少衬底注入的隔离端。
在实施例中，高侧段的堆叠晶体管包括：第一LV N沟道FET，所述第一LV N沟道FET具有连接到所述输入DC电压的漏极端；以及第二LV N沟道FET，所述第二LV N沟道FET具有连接到所述第一LV N沟道FET的源极端的漏极端。所述低侧段的堆叠晶体管包括：第三LV N沟道FET，所述第三LV N沟道FET具有连接到所述第二LV N沟道FET的源极端的漏极端；以及第四LV N沟道FET，所述第四LV N沟道FET具有连接到所述第三LV N沟道FET的源极端的漏极端和连接到地的源极端。
在实施例中，所述第一LV N沟道FET具有连接到所述输入DC电压的隔离端。
在实施例中，所述第二LV N沟道FET具有连接到启动电压的隔离端，所述启动电压通过电容器连接到所述HV功率级的输出信号。
在实施例中，所述第三LV N沟道FET具有连接到肖特基二极管或齐纳二极管的隔离端。
在实施例中，所述第四LV N沟道FET具有连接到地的隔离端。
在实施例中，一种DC-DC转换器包括功率级和连接到所述功率级的电感器-电容器(LC)网络，所述功率级包括：输入端，所述输入端接收所述DC-DC转换器的具有输入直流(DC)电压的输入功率；高侧段，所述高侧段连接在所述输入DC电压与所述功率级的输出信号之间；以及低侧段，所述低侧段连接在所述功率级的所述输出信号与地之间。所述高侧段和所述低侧段中的至少一个包括堆叠晶体管，所述堆叠晶体管具有被偏置以减少衬底注入的隔离端。所述功率级和所述LC网络被配置成将具有所述输入DC电压的所述输入功率转换为具有输出DC电压的输出信号。
根据本发明的其它方面将从以下结合附图、借助于本发明的原理的例子说明的详细描述而变得显而易见。
附图说明
图1是根据本发明的实施例的DC-DC转换器的示意性框图。
图2描绘图1所示DC-DC转换器的功率级的实施例。
图3描绘图2所示功率级的场效应晶体管(FET)的实施例的横截面。
贯穿描述，可以使用类似的附图标记来识别类似的元件。
具体实施方式
容易理解的是，如本文中总体描述且在附图中示出的实施例的组成部分可以用各种各样不同的配置来布置和设计。因此，以下如图中所表示的各种实施例的更详细描述并非意在限制本公开的范围，而仅仅是表示各种实施例。尽管在附图中呈现了实施例的各个方面，但是除非特别地说明，否则附图未必按比例绘制。
在不脱离本发明的精神或基本特性的情况下，可以其它特定形式体现本发明。所描述的实施例在所有方面均被认为仅仅是说明性的而非限制性的。因此，本发明的范围由所附权利要求书而不是由此详细描述来指示。只要符合权利要求等同物的意义和范围，可在此意义和范围内进行各种改变。
贯穿本说明书对特征、优点或类似语言的涉及并不暗示可以本发明实现的所有特征和优点都应该在或在本发明的任何单一实施例中。实际上，涉及特征和优点的语言应理解成意指结合实施例描述的特定特征、优点或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书对特征、优点的论述和类似语言可以但不一定必须参考同一实施例。
此外，本发明的所描述的特征、优点和特性可以任何合适方式在一个或多个实施例中组合。相关领域的技术人员将认识到，鉴于本文的描述，可以在没有特定实施例的具体特征或优点中的一个或多个具体特征或优点的情况下实践本发明。在其它情况下，在某些实施例中可以认识到可能不是存在于本发明的所有实施例中的另外的特征和优点。
贯穿本说明书对“一个实施例”、“实施例”或类似语言的引用意味着结合指定实施例描述的特定特征、结构或特性已经包括在本发明的至少一个实施例中。因此，贯穿本说明书的短于“一个实施例”、“实施例”或类似语言可以但不一定必须参考同一实施例。
图1是根据本发明的实施例的DC-DC转换器100的示意性框图。DC-DC转换器将从输入电气端或节点102接收的具有输入DC电压Vin的输入功率转换为从输出电气端或节点104输出的具有所需输出DC电压Vout的输出信号。DC-DC转换器可以用于各种应用，例如汽车应用、通信应用、工业应用、医疗应用、计算机应用和/或日用消费品或家用电器应用。在图1描绘的实施例中，DC-DC转换器包括控制电路106、功率级108和电感器-电容器(LC)网络110。在一些实施例中，DC-DC转换器包括在智能手机、平板电脑、笔记本电脑等计算装置中。在一些实施例中，DC-DC转换器实施于半导体晶片等衬底中。在实施例中，DC-DC转换器被构建为独立的半导体IC芯片。在一些实施例中，DC-DC转换器是降压DC-DC转换器，其中输入电压VIN高于输出电压VOUT。虽然图1中示出的DC-DC转换器包括特定电路元件，但在其它实施例中，DC-DC转换器可包括一个或多个额外的电路元件。例如，虽然图1中示出的DC-DC转换器是电感DC-DC转换器并且包括LC网络110，在其它实施例中，DC-DC转换器是开关电容器DC-DC转换器并且不包括LC网络110。
在图1描绘的实施例中，控制电路106被配置成控制功率级108的运行。控制电路可包括跨导放大器、比较器和/或多路复用器。
在图1描绘的实施例中，功率级108连接到输入电气端102、地和LC网络110，所述输入电气端102被配置成接收具有输入电压VIN的输入DC信号。在一些实施例中，功率级108和LC网络110被配置成使用至少一个开关段中的堆叠半导体装置(例如，堆叠晶体管，如场效应晶体管(FET))，将具有输入电压VIN的输入DC信号转换为具有输出电压VOUT的输出DC信号。在一些实施例中，功率级108被构建为半导体IC芯片。例如，功率级108被构建为第一半导体IC芯片，而控制电路106和/或LC网络110被构建为第二半导体IC芯片。在一些实施例中，控制电路106、功率级108和LC网络110构建于同一半导体IC芯片的衬底中。在图1描绘的实施例中，功率级108的输出信号LX被输入到LC网络110中。功率级108可用于电感DC-DC转换器或开关电容器DC-DC转换器。
在图1描绘的实施例中，LC网络110连接到输出电气端104，从所述输出电气端104输出具有输出电压VOUT的输出DC信号。LC网络110包括电感器112和电容器114。虽然图1所示的LC网络110包括特定电路元件，但在其它实施例中，LC网络110可以和图1描绘的实施例不同地实施。
图2描绘功率级208，所述功率级208为图1描绘的功率级108的实施例。在图2描绘的实施例中，功率级208为高压(HV)功率级，包括四个较低额定电压的FET 222、224、226、228，所述较低额定电压的FET 222、224、226、228处于高侧(HS)段220-1或低侧(LS)段220-2，所述高侧(HS)段220-1连接在输入DC电压VIN与功率级208的输出信号LX之间，所述低侧(LS)段220-2连接在功率级208的输出信号LX与地之间。虽然图2示出的功率级208包括四个FET，但在其它实施例中，功率级208包括多于四个FET或少于四个FET。此外，虽然图2示出的功率级208的高侧(HS)段和低侧(LS)段中的每一个包括两种FET，但在其它实施例中，功率级208的高侧(HS)段220-1和低侧(LS)段220-2中的一个包括两个或更多个FET。例如，功率级208的高侧(HS)段220-1包括两个堆叠FET，而功率级208的低侧(LS)段220-2只包括一个FET。在另一个例子中，功率级208的低侧(LS)段220-2包括两个堆叠FET，而功率级208的高侧(HS)段220-1只包括一个FET。功率级208可用于高压(HV)应用，其中FET漏极-源极电压VDS的容量远大于FET栅极-源极电压VGS的容量。在一些实施例中，输入电压VIN处于36V，并且FET 222、224、226、228中的每一个具有20V或24V的额定电压(VDS,MAX)。在图2描绘的实施例中，除栅极(G)端、源极(S)端和漏极(D)端外，FET 222、224、226、228中的每一个还具有隔离(Iso)连接或端(I)，用来隔离相应FET与构建于同一衬底中的其它装置，并用来收集由漏极衬底PN结正向偏置产生的电流。FET 222、224、226、228中的每一个也对其隔离端与主体或本体端之间允许的最大电压有限制。在图2描绘的实施例中，FET 222、224、226、228的Iso端连接到电压，所述电压可减小或最小化衬底注入的影响，同时保持电路运行效率并避免FET222、224、226、228的过压应力。图2描绘的功率级208是图1描绘的功率级108的一个可能实施例。但是，图1中描绘的功率级108不限于图2所示实施例。
在图2描绘的实施例中，高侧(HS)段220-1包括堆叠FET 222、224，所述堆叠FET222、224连接在输入DC电压VIN与功率级208的输出信号LX之间。FET 222、224的单独最大额定电压不满足高侧(HS)段220-1所需的最大额定电压(近似VIN)。低侧(LS)段220-2包括堆叠FET 226、228，所述堆叠FET 226、228连接在功率级208的输出信号LX与地之间。FET 226、228的单独最大额定电压不满足低侧(LS)段220-2所需的最大额定电压(近似VIN)。
在图2描绘的实施例中，FET 222是N沟道或N型高侧(HS)FET，所述N沟道或N型高侧(HS)FET具有连接到具有输入电压VIN的输入DC信号的漏极端(D)、连接到FET 224的漏极端(D)的源极端(S)，以及连接到FET 222的源极端(S)的主体或本体端(B)。在图2描绘的实施例中，FET 222具有隔离端(I)，所述隔离端(I)连接到具有输入电压VIN的输入DC信号。在FET222的主体或本体端(B)、漏极端(D)和隔离端(I)之间形成具有寄生电阻器R1的寄生NPN晶体管232。在FET 222的主体或本体端(B)与隔离端(I)之间形成寄生PNP晶体管236。在FET222的源极端(S)与寄生NPN晶体管232之间形成寄生NPN晶体管238。在衬底与功率级208的FET 222的隔离端(I)之间形成寄生二极管234。FET 222的隔离端(I)的电压可在18V与36V之间。通过偏置FET 222的隔离端(I)，能够防止寄生NPN晶体管232、238和寄生PNP晶体管236被接通，以使功率耗散最小化，从而避免衬底注入导致的性能下降，并且避免在FET 222的隔离端(I)和源极端(S)及主体或本体端(B)之间的电压过高。
在图2描绘的实施例中，FET 224是N沟道或N型高侧(HS)FET，所述N沟道或N型高侧(HS)FET具有连接到FET 222的源极端(S)的漏极端(D)、连接到FET 226的漏极端(D)的源极端(S)，以及连接到FET 224的源极端(S)的主体或本体端(B)。在图2描绘的实施例中，FET224具有隔离端(I)，所述隔离端(I)连接到启动电压VBOOT。在FET 224的主体或本体端(B)、漏极端(D)和隔离端(I)之间形成具有寄生电阻器R2的寄生NPN晶体管242。在FET 224的主体或本体端(B)与隔离端(I)之间形成寄生PNP晶体管246。在FET 224的源极端(S)与寄生NPN晶体管242之间形成寄生NPN晶体管248。在衬底与功率级208的FET 224的隔离端(I)之间形成寄生二极管244。启动电压VBOOT可通过电容器240连接到功率级208的输出信号LX。在一些实施例中，使用负载电流，在FET 224空载期间，将FET 224内的本体-漏极结正向偏置，并且将存储在电容器240上的启动电压VBOOT放电。在每个开关周期，FET 224的隔离端(I)处的电压可在5V与41V之间摆动。通过偏置FET 224的隔离端(I)，能够控制寄生NPN晶体管242、248和寄生PNP晶体管246(例如，防止被接通)，以使功率耗散最小化，从而避免衬底注入导致的性能下降，并且避免在FET 224的隔离端(I)和源极端(S)及主体或本体端(B)之间的电压过高。
在图2描绘的实施例中，FET 226是N沟道或N型低侧(LS)FET，所述N沟道或N型低侧(LS)FET具有连接到FET 224的源极端(S)的漏极端(D)、连接到FET 228的漏极端(D)的源极端(S)，以及连接到FET 226的源极端(S)的主体端(B)。在图2描绘的实施例中，FET 226具有隔离端(I)，所述隔离端(I)连接到二极管250，所述二极管250可为肖特基二极管或齐纳二极管。在FET 226的主体或本体端(B)、漏极端(D)和隔离端(I)之间形成具有寄生电阻器R3的寄生NPN晶体管252。在FET 226的主体或本体端(B)与隔离端(I)之间形成寄生PNP晶体管256。在FET 226的源极端(S)与寄生NPN晶体管252之间形成寄生NPN晶体管258。在衬底与功率级208的FET 226的隔离端(I)之间形成寄生二极管254。在图2描绘的实施例中，肖特基或齐纳二极管250连接到FET 226的源极端(S)，例如，用于拉高FET 226的隔离端(I)和绕过寄生PNP晶体管256的基极和发射极，从而防止寄生PNP晶体管256被接通。在一些实施例中，肖特基或齐纳二极管250的阳极连接到固定电压，例如，5伏特(V)。在一些实施例中，FET 226的隔离端(I)连接到大于输入DC电压Vin的固定电压，以收集由FET 228注入的电流。通过偏置FET 226的隔离端(I)，能够防止寄生NPN晶体管252、258和寄生PNP晶体管256无法被接通，以使功率耗散最小化，从而避免衬底注入导致的性能下降，并且避免在FET 226的隔离端(I)和源极端(S)及主体或本体端(B)之间的电压过高。
在图2描绘的实施例中，FET 228是N沟道或N型低侧(LS)FET，所述N沟道或N型低侧(LS)FET具有连接到FET 226的源极端(S)的漏极端(D)、连接到例如地(零伏特)等固定电压的源极端(S)，以及连接到FET 228的源极端(S)的主体或本体端(B)。在图2描绘的实施例中，FET 228具有隔离端(I)，所述隔离端(I)连接到地(零伏特)。在FET 228的主体或本体端(B)、漏极端(D)和隔离端(I)之间形成具有寄生电阻器R4的寄生NPN晶体管262。在FET 228的主体或本体端(B)与隔离端(I)之间形成寄生PNP晶体管266。在FET 228的源极端(S)与寄生NPN晶体管262之间形成寄生NPN晶体管268。在衬底与功率级208的FET 228的隔离端(I)之间形成寄生二极管264。当FET 228的隔离端(I)连接到地时，注入的电流只会被高效收集到一定电平，并且如果注入电平高于所述电平，注入的载流子可传导到相邻区。在一些实施例中，FET 228的隔离端(I)连接到固定正电压，所述隔离端(I)会有更好的收集能力但功率耗散更糟。通过偏置FET 228的隔离端(I)，能够防止寄生NPN晶体管268和寄生PNP晶体管266无法被接通，以使功率耗散最小化，从而避免衬底注入导致的性能下降，并且避免在FET228的隔离端(I)和源极端(S)及主体或本体端(B)之间的电压过高。
在图2描绘的功率级208中，FET222、224、226、228的隔离端(I)的连接或电压偏置可以彼此独立。例如，如图2中描绘的，FET 222的隔离端(I)连接到具有输入电压VIN的输入DC信号，而FET224、226、228的隔离端(I)的连接或电压偏置不同于图2中描绘的连接或电压偏置。在另一个例子中，如图2中描绘的，FET 224的隔离端(I)连接到启动电压VBOOT，而FET222、226、228的隔离端(I)的连接或电压偏置不同于图2中描绘的连接或电压偏置。在另一个例子中，如图2中描绘的，FET 226的隔离端(I)连接到肖特基或齐纳二极管250，而FET222、224、228的隔离端(I)的连接或电压偏置不同于图2中描绘的连接或电压偏置。在另一个例子中，如图2中描绘的，FET 228的隔离端(I)连接到地，而FET 222、224、226的隔离端(I)的连接或电压偏置不同于图2中描绘的连接或电压偏置。在一些实施例中，HS FET222、224的隔离端(I)以如图2中描绘的方式连接，而LS FET226、228的隔离端(I)以不同于图2中描绘的方式连接。在一些实施例中，LS FET226、228的隔离端(I)以如图2中描绘的方式连接，而HS FET222、224的隔离端(I)以不同于图2中描绘的方式连接。在一些实施例中，功率级208只包括一个LS FET，并且HS FET222、224的隔离端(I)以如图2中描绘的方式连接。在一些实施例中，功率级208只包括一个HS FET，并且LS FET 226、228的隔离端(I)以如图2中描绘的方式连接。
在图2描绘的实施例中，FET 222、224、226、228的栅极端(G)可连接到不同电压并且通过不同信号驱动(例如，脉宽调制(PWM)信号)。
图3中描绘FET 300的横截面，所述FET 300是图2中描绘的功率级208的FET222、224、226、228的实施例。图3中描绘的FET 300是图2中描绘的功率级208的FET 222、224、226、228的一个可能实施例。但是，图2中描绘的功率级208的FET 222、224、226、228不限于图3所示的实施例。在图3描绘的实施例中，FET 300形成于P+衬底层302，并且包括标记为“Pepi-1”的第一外延生长的P型区、N埋层(NBL)304、标记为“Pepi-2”的第二外延生长的P型区、P区306、N阱区308、310、P型掺杂本体区312、高压N型阱(HVNW)区314、N+区316、318、320、P+区322、浅沟槽隔离(STI)区324、326、328，以及栅极区330。在图3描绘的实施例中，N+区316连接到FET 300的隔离端，P+区322形成FET 300的主体端，N+区318形成FET 300的源极端，并且N+区320形成FET 300的漏极端。“主”金属氧化物半导体场效应晶体管(MOSFET)M1在FET 300内运行。NPN晶体管位于漏极端(作为发射极)、本体端(或基极)和隔离端(作为集电极)之间。寄生二极管D1、D2和寄生电阻器R1在FET 300内的各个区之间。当漏极-本体结被正向偏置时(例如，在LS FET(例如，图2中描绘的FET228)中，本体区连接到GND，发生这种情况时漏极可处于例如约-0.7V)，电流从漏极区流到本体区，并且(通过NPN作用)电流被收集在隔离端。在一些实施例中，用于FET300的隔离连接的目的是将此隔离端连接到GND，使得寄生NPN(Q1)的VCE(在集电极与发射极之间测得的电压)较低，且功率耗散较低。如果存在寄生NBL电阻过高的风险(从而正向偏置第二寄生NPN Q2)，此隔离连接可替代地连接到合适的更高电压(例如，高于0V(GND))。尽管图3中示出的FET300包括特定电路元件，但在其它实施例中，FET可包括一个或多个额外的电路元件。
虽然已描述和示出本发明的具体实施例，但本发明不限于如此描述和示出的部件的具体形式或布置。本发明的范围将由在此所附的权利要求书及其等效物限定。

Claims (10)

1.一种用于直流DC-DC转换器的功率级，其特征在于，所述功率级包括：
输入端，从所述输入端接收所述DC-DC转换器的具有输入DC电压的输入功率；
高侧段，所述高侧段连接在所述输入DC电压与所述功率级的输出信号之间；以及
低侧段，所述低侧段连接在所述功率级的所述输出信号与地之间；
其中，所述高侧段和所述低侧段中的至少一个包括堆叠晶体管，所述堆叠晶体管具有被偏置以减少衬底注入的多个隔离端。
2.根据权利要求1所述的功率级，其特征在于，所述堆叠晶体管中的一个具有连接到所述输入DC电压的隔离端。
3.根据权利要求1所述的功率级，其特征在于，所述堆叠晶体管中的一个具有连接到启动电压的隔离端，所述启动电压通过电容器连接到所述功率级的输出信号。
4.根据权利要求1所述的功率级，其特征在于，所述堆叠晶体管中的一个具有连接到肖特基二极管或齐纳二极管的隔离端。
5.根据权利要求1所述的功率级，其特征在于，所述堆叠晶体管中的一个具有连接到地的隔离端。
6.根据权利要求1所述的功率级，其特征在于，所述堆叠晶体管包括多个场效应晶体管FET。
7.根据权利要求6所述的功率级，其特征在于，所述FET包括：
第一FET，所述第一FET具有连接到所述输入DC电压的漏极端；以及
第二FET，所述第二FET具有连接到所述第一FET的源极端的漏极端。
8.根据权利要求6所述的功率级，其特征在于，所述FET另外包括：
第一FET，所述第一FET具有连接到所述功率级的所述输出信号的漏极端；以及
第二FET，所述第二FET具有连接到所述第一FET的源极端的漏极端和连接到地的源极端。
9.一种用于直流DC-DC转换器的高压HV功率级，其特征在于，所述HV功率级包括：
输入端，从所述输入端接收所述DC-DC转换器的具有输入DC电压的输入功率；
高侧段，所述高侧段连接在所述输入DC电压与所述HV功率级的输出信号之间；以及
低侧段，所述低侧段连接在所述HV功率级的输出信号与地之间；
其中，所述高侧段和所述低侧段中的每一个包括堆叠晶体管，所述堆叠晶体管具有被偏置以减少衬底注入的多个隔离端。
10.一种直流DC-DC转换器，其特征在于，所述DC-DC转换器包括：
功率级，所述功率级包括：
输入端，从所述输入端接收所述DC-DC转换器的具有输入DC电压的输入功率；
高侧段，所述高侧段连接在所述输入DC电压与所述功率级的输出信号之间；以及
低侧段，所述低侧段连接在所述功率级的所述输出信号与地之间；
其中，所述高侧段和所述低侧段中的至少一个包括堆叠晶体管，所述堆叠晶体管具有被偏置以减少衬底注入的多个隔离端；以及
电感器-电容器LC网络，所述LC网络连接到所述功率级，其中所述功率级和所述LC网络被配置成将具有所述输入DC电压的所述输入功率转换为具有输出DC电压的输出信号。
CN202310500304.3A 2022-05-02 2023-05-04 用于高压功率级的隔离连接 Pending CN116995928A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/734,993 US20230353050A1 (en) 2022-05-02 2022-05-02 Isolation connections for high-voltage power stage
US17/734,993 2022-05-02

Publications (1)

Publication Number Publication Date
CN116995928A true CN116995928A (zh) 2023-11-03

Family

ID=86282452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310500304.3A Pending CN116995928A (zh) 2022-05-02 2023-05-04 用于高压功率级的隔离连接

Country Status (3)

Country Link
US (1) US20230353050A1 (zh)
EP (1) EP4274074A1 (zh)
CN (1) CN116995928A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049165B1 (en) * 1999-04-30 2002-09-11 STMicroelectronics S.r.l. Integrated circuit structure comprising a power circuit portion and a control circuit portion, without parasitic currents
US6747441B2 (en) * 2002-08-20 2004-06-08 Texas Instruments Incorporated Non-synchronous switching regulator with improved output regulation at light or low loads
US7679341B2 (en) * 2007-12-12 2010-03-16 Monolithic Power Systems, Inc. External control mode step down switching regulator
US8169088B2 (en) * 2009-07-02 2012-05-01 Monolithic Power Systems, Inc. Power converter integrated circuit floor plan and package
US9712046B2 (en) * 2011-09-12 2017-07-18 Infineon Technologies Ag Dead-time optimization of DC-DC converters
US9985526B1 (en) * 2017-06-30 2018-05-29 Empower Semiconductor Switching regulator with self biasing high voltage swing switch stack
US11329647B2 (en) * 2019-10-29 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Radio frequency switch circuit
US11658572B2 (en) * 2020-06-11 2023-05-23 Intel Corporation Power field effect transistor topology and bootstrap circuit for inverting buck-boost DC-DC converter

Also Published As

Publication number Publication date
US20230353050A1 (en) 2023-11-02
EP4274074A1 (en) 2023-11-08

Similar Documents

Publication Publication Date Title
KR102236287B1 (ko) GaN 트랜지스터 기반 파워 컨버터를 위한 부트스트랩 커패시터 과전압 관리 회로
US6429723B1 (en) Integrated circuit with charge pump and method
US8513983B2 (en) Gate drive circuit with overdrive protection
US9564844B2 (en) Semiconductor device and driving system
US8536808B2 (en) CMOS bootstrap circuit for DC/DC buck converter using low voltage CMOS diode
KR101354232B1 (ko) 전력 변환기용 증폭기 시스템
US7838901B2 (en) Single-chip common-drain JFET device and its applications
US20200235668A1 (en) Dead-time conduction loss reduction for buck power converters
CN110556371A (zh) 整流器器件
US6570435B1 (en) Integrated circuit with current limited charge pump and method
CN116995928A (zh) 用于高压功率级的隔离连接
KR100654108B1 (ko) 바이폴라 트랜지스터를 이용한 ｄｃ／ｄｃ 변환기, 그의제조 방법 및 그것을 이용한 ｄｃ 전원 모듈
CN100585995C (zh) 电荷泵电路
US8258752B2 (en) Integrated PMOS transistor and Schottky diode and charging switch circuit employing the integrated device
CN103077946A (zh) 在同一半导体衬底内形成电力和电路元件的半导体装置
CN110556373A (zh) 整流器器件
CN216649657U (zh) 控制器件以及电子器件
CN217087757U (zh) 一种控制芯片及电源变换器
CN110635687A (zh) 降压转换器电路以及降压转换方法
CN113433998B (zh) 一种功率驱动器
US20210218330A1 (en) Charge pump device and method for providing pump voltage
US20140159685A1 (en) Control device and power supply device
CN114927579A (zh) 一种mos电容及电子设备
CN117394687A (zh) Dc-dc转换器及芯片
CN111934665A (zh) 阻挡mos管的寄生二极管导通的方法、电路及电荷泵

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication