CN116994957A - p型氧化碲薄膜制备方法 - Google Patents

p型氧化碲薄膜制备方法 Download PDF

Info

Publication number
CN116994957A
CN116994957A CN202310842290.3A CN202310842290A CN116994957A CN 116994957 A CN116994957 A CN 116994957A CN 202310842290 A CN202310842290 A CN 202310842290A CN 116994957 A CN116994957 A CN 116994957A
Authority
CN
China
Prior art keywords
tellurium
substrate
type
oxide film
tellurium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310842290.3A
Other languages
English (en)
Inventor
韩成
黄富
时玉萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202310842290.3A priority Critical patent/CN116994957A/zh
Publication of CN116994957A publication Critical patent/CN116994957A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02614Transformation of metal, e.g. oxidation, nitridation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本申请公开了一种p型氧化碲薄膜制备方法,属于氧化碲薄膜制备技术领域。p型氧化碲薄膜制备方法包括:将覆盖有薄膜定型掩膜版的基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,并使基片正对于碲靶材;调节脉冲激光沉积设备的激光能量和激光脉冲频率,并进行预设次数的脉冲激光沉积,以使碲沉积于基片上,制得碲薄膜;将基片上覆盖的薄膜定型掩膜版替换为电极定型掩膜版,并通过热蒸发法在基片上沉积电极层,以制得碲薄膜晶体管;将碲薄膜晶体管放置于管式炉中,在氧气气氛下加热,并控制加热温度、气体流量和加热时间,制得p型氧化碲薄膜。本申请解决了现有技术中p型氧化碲薄膜制备方法存在制备过程复杂的技术问题。

Description

p型氧化碲薄膜制备方法
技术领域
本申请涉及氧化碲薄膜制备技术领域,尤其涉及一种p型氧化碲薄膜制备方法。
背景技术
氧化碲(TeOx)是一种具有高迁移率的p型半导体,能够应用于偏转器、调制器、激光器件、光存储器件等多种电子器件,应用前景广泛。
氧化碲薄膜的常规制备方法有溶胶-凝胶法、翻滚转移法、酸法和化学气象沉积法等;但由于其生长易受温度、压力、气体氛围等参数的影响,因此,常规的氧化碲薄膜制备方法存在制备过程复杂的问题。
上述内容仅用于辅助理解本申请的技术方案,并不代表承认上述内容是现有技术。
发明内容
本申请的主要目的在于提供一种p型氧化碲薄膜制备方法,旨在解决现有p型氧化碲薄膜制备方法存在制备过程复杂的技术问题。
为实现上述目的,本申请提供一种p型氧化碲薄膜制备方法,所述p型氧化碲薄膜制备方法,包括以下步骤:
将覆盖有薄膜定型掩膜版的基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,并使所述基片正对于所述碲靶材;
调节所述脉冲激光沉积设备的激光能量和激光脉冲频率,并进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得碲薄膜;
将所述基片上覆盖的薄膜定型掩膜版替换为电极定型掩膜版,并通过热蒸发法在所述基片上沉积电极层,以制得碲薄膜晶体管;
将所述碲薄膜晶体管放置于管式炉中,在氧气气氛下加热,并控制加热温度、气体流量和加热时间,制得p型氧化碲薄膜。
可选地,所述基片为Si/SiO2,所述基片与所述碲靶材之间的距离为28-30cm。
可选地,所述真空腔体的压强的数量级为10-8Torr。
可选地,所述激光能量为200-220mJ,所述激光脉冲频率为1-5Hz。
可选地,所述碲薄膜的厚度为4.9-6.1nm。
可选地,所述电极层包括粘结电极层和导电电极层,所述粘结电极层的蒸镀厚度为18-22nm,所述导电电极层的粘结厚度为90-110nm。
可选地,所述电极层为钯、金、硒和钴中的一种或多种,所述热蒸发法的蒸镀速率为
可选地,所述管式炉的加热温度为170-200℃。
可选地,所述管式炉中氧气的常压下气体流量为100-200sccm。
可选地,所述管式炉的加热时间为2-8h。
本申请公开了一种p型氧化碲薄膜制备方法,通过将覆盖有薄膜定型掩膜版的基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,并使所述基片正对于所述碲靶材;进而调节所述脉冲激光沉积设备的激光能量和激光脉冲频率,并进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得碲薄膜;通过调节脉冲激光次数,实现对碲薄膜厚度的精准控制,提升碲薄膜的表面均一性;进而将所述基片上覆盖的薄膜定型掩膜版替换为电极定型掩膜版,并通过热蒸发法在所述基片上沉积电极层,以制得碲薄膜晶体管;进而将所述碲薄膜晶体管放置于管式炉中,在氧气气氛下加热,并控制加热温度、气体流量和加热时间,制得p型氧化碲薄膜。通过脉冲激光沉积制备碲薄膜的制备时间短,所制得薄膜的厚度可控性好,且表面均一,能够实现薄膜的大面积制备,满足多种应用需求;进而通过管式炉对碲薄膜氧化,以制备出p型氧化碲薄膜,制备过程简单,耗时短,可重复性好,并且氧化过程的工艺温度较低,工艺安全性较高。
附图说明
图1为本申请实施例方案涉及的p型氧化碲薄膜制备方法的流程示意图;
图2为本申请实施例方案涉及的脉冲激光沉积设备的结构示意图;
图3为本申请实施例方案涉及的管式炉的结构示意图;
图4(a)为本申请实施例1制备的碲薄膜在各波长下的吸光度图和(ahn)1/2-hn关系图;
图4(b)为本申请实施例1制备的碲薄膜的X射线光电子能谱图;
图5(a)为本申请实施例2制备的碲薄膜晶体管的转移曲线图;
图5(b)为本申请实施例2制备的碲薄膜晶体管的输出曲线图;
图5(c)为本申请实施例2制备的碲薄膜晶体管的迁移率数据图;
图5(d)为本申请实施例2制备的碲薄膜晶体管的开关比数据图;
图6(a)为本申请实施例3-6制备的p型氧化碲薄膜在各波长下的吸光度图和(ahn)1/2-hn关系图;
图6(b)为本申请实施例3-6制备的p型氧化碲薄膜的X射线光电子能谱图;
图6(c)为本申请实施例3-6制备的p型氧化碲薄膜的光学带隙数据图;
图6(d)为本申请实施例3-6制备的p型氧化碲薄膜的各组分含量数据图;
图7(a)为本申请实施例3-6制备的p型氧化碲薄膜的转移曲线图;
图7(b)为本申请实施例3-6制备的p型氧化碲薄膜的迁移率和开关比数据图;
图8(a)为本申请实施例6制备的p型氧化碲薄膜在各波长下的吸光度图和(ahn)1/2-hn关系图;
图8(b)为本申请实施例6制备的p型氧化碲薄膜的X射线光电子能谱图;
图9(a)为本申请实施例6制备的p型氧化碲薄膜的转移曲线图;
图9(b)为本申请实施例6制备的p型氧化碲薄膜的输出曲线图;
图9(c)为本申请实施例6制备的p型氧化碲薄膜的迁移率数据图;
图9(d)为本申请实施例6制备的p型氧化碲薄膜的开关比数据图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将对本申请实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
另外,全文中出现的“和/或”的含义,包括三个并列的方案,以“A和/或B”为例,包括A方案、或B方案、或A和B同时满足的方案。此外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
氧化碲(TeOx)是一种具有高迁移率的p型半导体,能够应用于偏转器、调制器、激光器件、光存储器件等多种电子器件,应用前景广泛。
氧化碲薄膜的常规制备方法有溶胶-凝胶法、翻滚转移法、酸法和化学气象沉积法等;其中,溶胶-凝胶法需要使用碲醇盐作为前驱体,虽然能够沉积出面积大、均匀和形状理想的氧化碲薄膜,但由于碲醇盐对水解非常活跃,进而在制备过程中会发生反方向的析出或水解反应,同时溶胶-凝胶法所需时间较长,需要几天或几周,且凝胶中存在大量微孔,在干燥过程中会逸出较多气体与有机物,并发生收缩,造成成膜表面不规整和龟裂。翻滚转移法的操作复杂,合成参数不易控制,且生长时间较长。酸法虽然能够得到高纯的氧化碲,但所得的氧化碲为粉末状,难以制备成晶体管等各种器件。而化学气象沉积法的反应温度较高,常需要在700-800℃下进行,工艺危险性较高,且难以成大面积的薄膜,对薄膜的厚度可控性较差。
鉴于此,本申请提出一种p型氧化碲薄膜制备方法,通过将覆盖有薄膜定型掩膜版的基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,并使所述基片正对于所述碲靶材;进而调节所述脉冲激光沉积设备的激光能量和激光脉冲频率,并进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得碲薄膜;通过调节脉冲激光次数,实现对碲薄膜厚度的精准控制,提升碲薄膜的表面均一性;进而将所述基片上覆盖的薄膜定型掩膜版替换为电极定型掩膜版,并通过热蒸发法在所述基片上沉积电极层,以制得碲薄膜晶体管;进而将所述碲薄膜晶体管放置于管式炉中,在氧气气氛下加热,制得p型氧化碲薄膜。通过脉冲激光沉积制备碲薄膜的制备时间短,所制得薄膜的厚度可控性好,且表面均一,能够实现薄膜的大面积制备,满足多种应用需求;进而通过管式炉对碲薄膜氧化,以制备出p型氧化碲薄膜,制备过程简单,耗时短,可重复性好,并且氧化过程的工艺温度较低,工艺安全性较高。
本申请实施例第一方面提供一种p型氧化碲薄膜制备方法,参照图1,p型氧化碲薄膜制备方法包括:
步骤S10,将覆盖有薄膜定型掩膜版的基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,并使所述基片正对于所述碲靶材;
准备基片,并分别使用丙酮、异丙醇和超纯水,对基片进行超声清洗;进而将用于薄膜定型的掩膜版(以下称为薄膜定型掩膜版以示区分)覆盖于基片上;将覆盖有薄膜定型掩膜版的基片和碲靶材放置于脉冲激光沉积设备的真空腔体中(参照图2),并使基片正对于碲靶材。
可选的,所述基片为Si/SiO2,其中,SiO2的厚度可以为250-320nm;使用高介电常数的SiO2作为晶体管的电介质,能够使所制备的晶体管的漏电流维持在较低水平,漏电流的数量级在10-10A以下。
优选的,所述基片为Si/SiO2,其中,SiO2的厚度为285nm。
可选地,所述基片与所述碲靶材之间的距离为28-30cm。
优选地,所述基片与所述碲靶材之间的距离为30cm。
可选地,所述真空腔体的压强的数量级为10-8Torr。
步骤S20,调节所述脉冲激光沉积设备的激光能量和激光脉冲频率,并进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得碲薄膜;
在调整好基片与碲靶材的位置后,调节脉冲激光沉积设备的激光能量和激光脉冲频率,并通过设置激光脉冲次数,进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得碲薄膜;其中,激光脉冲次数与碲薄膜的厚度之间成正比关系。
可选地,所述激光能量为200-220mJ,所述激光脉冲频率为1-5Hz。脉冲激光沉积碲薄膜的速率与脉冲激光频率相关;由于存在等离子体屏蔽效应,在激光频率过高时,沉积在基片上的碲颗粒还未运动开来,下一批溅射的碲颗粒已落下来造成堆积,进而激光频率越大,沉积速率越小,并且会导致成膜不均;但若脉冲激光频率过小,碲颗粒沉积的间隔时间长,杂质则会进入薄膜,进而降低薄膜质量。
优选地,所述激光能量为200mJ,所述激光脉冲频率为1Hz。
可选地,所述碲薄膜的厚度为4.9-6.1nm。薄膜的厚度对器件性能有着关键影响,若碲薄膜厚度过小(3nm以下),则所制备的晶体管的迁移率较小,只有0.01cm2·V-1·s-1;若厚度过大,则碲薄膜的性能偏金属性。
优选地,所述碲薄膜的厚度为5.7nm,其迁移率为40.5±2.1cm2·V-1·s-1
步骤S30,将所述基片上覆盖的薄膜定型掩膜版替换为电极定型掩膜版,并通过热蒸发法在所述基片上沉积电极层,以制得碲薄膜晶体管;
在基片上沉积制得碲薄膜后,将基片上覆盖的薄膜定型掩膜版去除,并重新覆盖上用于电极定型的掩膜版(以下称为电极定型掩膜版以示区分),进而使用热蒸发法,在基片上沉积电极层,以制得碲薄膜晶体管。
可选地,所述电极层包括粘结电极层和导电电极层,所述粘结电极层的蒸镀厚度为20nm,所述导电电极层的粘结厚度为100nm。
优选地,所述粘结电极层的蒸镀厚度为18-22nm,所述导电电极层的粘结厚度为90-110nm。
可选地,所述热蒸发法的蒸镀速率为
优选地,所述热蒸发法的蒸镀速率为
可选地,所述电极层为钯、金、硒和钴中的一种或多种。
在一种可行实施方式中,通过热蒸发法在基板上沉积粘结电极层,进而在粘结电极层上沉积导电电极层;由于导电电极层的粘性较弱,存在脱落风险,因此,通过粘结电极层增强电极层粘性。
优选地,所述粘结电极层为钯,所述导电电极层为金。由于,碲和氧化碲的功函数分别为4.95eV和5.1eV,进而采用与碲和氧化碲的功函数相近的钯(5.22eV)和金(5.1eV)作为晶体管的金属电极,可以使得电子在晶体管内更容易传导,制备得到的晶体管性能更优越。
在一可行实施方式中,薄膜晶体管的沟道过宽或者过长,会使得薄膜晶体漏电流增大,且通过沟道的源漏极电流减小;而沟道过窄或过短,会使经过薄膜晶体管沟道的电流增大,能耗增加;因此,碲薄膜晶体管的沟道尺寸为优选为100μm×100μm。
步骤S40,将所述碲薄膜晶体管放置于管式炉中,在氧气气氛下加热,并控制加热温度、气体流量和加热时间,制得p型氧化碲薄膜。
将碲薄膜晶体管放置于管式炉(参照图3),并向管式炉中通入氧气,以使碲薄膜晶体管在氧气气氛下加热,并控制管式炉的加热温度、气体流量和加热时间,以制得p型氧化碲薄膜。
可选地,所述管式炉的加热温度为170-200℃。由于单质碲的熔点为452℃,因此,加热制备氧化碲的过程中温度不宜过高或者过低;若过高,则会使得碲单质挥发从而薄膜的厚度变小;若过低,则会使碲无法氧化成氧化碲。
优选地,所述管式炉的温度为180℃。
可选地,所述管式炉中氧气的常压下气体流量为100-200sccm。
优选地,所述管式炉中氧气的常压下气体流量为200sccm。
可选地,所述管式炉的加热时间为2-8h。加热时长可以控制碲氧化成氧化碲的程度,若时长过短,则薄膜中氧化碲含量过少。
优选地,所述管式炉的加热时间为8h。
为使本申请上述实施例细节和操作能清楚地被本领域技术人员理解,以及本申请实施例p型氧化碲薄膜制备方法的进步性能显著的体现,以下通过多个实施例来举例说明上述技术方案。
实施例1
将覆盖有薄膜定型掩膜版的Si/SiO2基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,控制所述真空腔体的压强的数量级为10-8Torr,并使所述基片正对于所述碲靶材,基片与所述碲靶材之间的距离为28cm;
调节所述脉冲激光沉积设备的激光能量为200mJ和激光脉冲频率为1Hz,并进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得5.7nm的碲薄膜。
使用紫外可见分光光度计测试实施例1制备的碲薄膜在各波长下的吸光度,结果参照图4(a)所示。并通过(ahn)1/2-hn关系图,计算出碲薄膜的光学带隙为0.54±0.02eV,其中,a为摩尔吸收系数,h为普朗克常数,n为入射光子频率。
对实施例1制备的碲薄膜进行X射线光电子能谱(XPS),结果参照图4(b);根据图4(b)可知,碲薄膜中单质碲的含量为82±0.05%,氧化碲的含量为18±0.02%,初始碲薄膜的分子式为TeO0.36;由于碲表面被氧化,且XPS测试不是原位测试,故存在测量有少量的氧化碲。
实施例2
将覆盖有薄膜定型掩膜版的Si/SiO2基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,控制所述真空腔体的压强的数量级为10-8Torr,并使所述基片正对于所述碲靶材,基片与所述碲靶材之间的距离为28cm;
调节所述脉冲激光沉积设备的激光能量为200mJ和激光脉冲频率为1Hz,并进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得5.7nm的碲薄膜;
将所述基片上覆盖的薄膜定型掩膜版替换为电极定型掩膜版,并通过热蒸发法,以的蒸镀速率,在所述基片上分别沉积20nm钯电极层和100nm的金电极层,以制得沟道尺寸为100μm×100μm的碲薄膜晶体管。
测试实施例2制备的碲薄膜晶体管的转移曲线和输出曲线,结果参照图5(a)和(b);在Vg=-50V处,开电流为6.22×10-5A,在Vg=60V处,关电流为5.87×10-7A,说明碲薄膜晶体管均具有典型的p-型转移特性曲线。进而计算碲薄膜晶体管的迁移率为40.5±2.1cm2·V-1·s-1(参照图5(c)),开关比为(1.06±0.2)×102(参照图5(d))。
实施例3
将覆盖有薄膜定型掩膜版的Si/SiO2基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,控制所述真空腔体的压强的数量级为10-8Torr,并使所述基片正对于所述碲靶材,基片与所述碲靶材之间的距离为28cm;
调节所述脉冲激光沉积设备的激光能量为200mJ和激光脉冲频率为1Hz,并进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得5.7nm的碲薄膜;
将所述基片上覆盖的薄膜定型掩膜版替换为电极定型掩膜版,并通过热蒸发法,以的蒸镀速率,在所述基片上分别沉积20nm钯电极层和100nm的金电极层,以制得沟道尺寸为100μm×100μm的碲薄膜晶体管;
将所述碲薄膜晶体管放置于管式炉中,在氧气气氛常压下气体流量200sccm,加热温度180℃下,加热时间2h,制得p型氧化碲薄膜。
实施例4
与实施例3中步骤相同,区别之处在于:碲薄膜晶体管放置于管式炉中的加热时长为4h。
实施例5
与实施例3中步骤相同,区别之处在于:碲薄膜晶体管放置于管式炉中的加热时长为6h。
实施例6
与实施例3中步骤相同,区别之处在于:碲薄膜晶体管放置于管式炉中的加热时长为8h。
对实施例3-6中制备的p型氧化碲薄膜进行紫外可见光光谱测试,结果如图6(a)所示,并计算光学带隙,结果如图6(c)所示;可见,p型氧化碲薄膜的光学带隙,随着加热时长增加而增加,由0.54±0.02eV增加到0.71±0.01eV。
对实施例3-6中制备的p型氧化碲薄膜进行XPS测试,结果如图6(b)和(d)所示;可见,p型氧化碲薄膜的中单质碲的含量随加热时长增大而减少,由最初的82±0.05%,减少到31±0.03%,而氧化碲含量随加热时长增大而增大,由最初的18±0.04%,增加到69±0.04%。
测试实施例3-6中制备的p型氧化碲薄膜的转移曲线结果如图7(a),并计算其迁移率和开关比结果如图7(b)所示;可知,p型氧化碲薄膜的晶体管迁移率随加热时间增加而减少,由最初的40.5±2.1cm2·V-1·s-1减少到23.8±1.0cm2·V-1·s-1,而其开关比随着加热时长增加而增加,由最初的(1.06±0.2)×102增加到(1.9±0.15)×103
综上,p型氧化碲薄膜的光学带隙,随加热时间的增加而增大,带隙被打开;而由于薄膜的氧含量的增加,即薄膜中氧化碲的含量的增加;此外,p型氧化碲薄膜的迁移率,随加热氧化的时间增加始终保持在同一数量级上,但是其开关比增加了一个数量级,由原来的(1.06±0.2)×102增加到(1.9±0.15)×103。说明申请的p型氧化碲薄膜制备方法可行,能够制备得到p型薄膜晶体管。
进一步地,使用紫外可见分光光度计测试实施例6中制备的p型氧化碲薄膜在各波长下的吸光度,结果如图8(a)所示;并通过(ahn)1/2-hn关系图计算出p型氧化碲薄膜的光学带隙为0.71±0.01eV,比碲薄膜增加了0.17eV。
对实施例6中制备的p型氧化碲薄膜进行XPS测试,结果如图8(b)所示,p型氧化碲薄膜中单质碲的含量为31±0.03%,氧化碲的含量为69±0.04%,p型氧化碲薄膜的分子式为TeO1.38
测试实施例6中制备的p型氧化碲薄膜的转移曲线和输出曲线,结果参照图9(a)和(b);在Vg=-50V处,开电流为2.63×10-5A,在Vg=60V处,关电流为1.36×10-8A,说明氧化碲薄膜也具有典型的p型转移特性曲线。进而计算得到p型氧化碲薄膜的晶体管迁移率为23.8±1.0cm2·V-1·s-1(参照图9(c)),开关比为(1.9±0.15)×103(参照图9(d)),表明本申请实施例成功制备得到p型薄膜晶体管。
以上仅为本申请的优选实施例,并非因此限制本申请的专利范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包括在本申请的专利保护范围。

Claims (10)

1.一种p型氧化碲薄膜制备方法,其特征在于,包括以下步骤:
将覆盖有薄膜定型掩膜版的基片和碲靶材放置于脉冲激光沉积设备的真空腔体中,并使所述基片正对于所述碲靶材;
调节所述脉冲激光沉积设备的激光能量和激光脉冲频率,并进行预设次数的脉冲激光沉积,以使碲沉积于所述基片上,制得碲薄膜;
将所述基片上覆盖的薄膜定型掩膜版替换为电极定型掩膜版,并通过热蒸发法在所述基片上沉积电极层,以制得碲薄膜晶体管;
将所述碲薄膜晶体管放置于管式炉中,在氧气气氛下加热,并控制加热温度、气体流量和加热时间,制得p型氧化碲薄膜。
2.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述基片为Si/SiO2,所述基片与所述碲靶材之间的距离为28-30cm。
3.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述真空腔体的压强的数量级为10-8Torr。
4.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述激光能量为200-220mJ,所述激光脉冲频率为1-5Hz。
5.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述碲薄膜的厚度为4.9-6.1nm。
6.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述电极层包括粘结电极层和导电电极层,所述粘结电极层的蒸镀厚度为18-22nm,所述导电电极层的粘结厚度为90-110nm。
7.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述电极层为钯、金、硒和钴中的一种或多种,所述热蒸发法的蒸镀速率为
8.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述管式炉的加热温度为170-200℃。
9.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述管式炉中氧气的常压下气体流量为100-200sccm。
10.如权利要求1所述的p型氧化碲薄膜制备方法,其特征在于,所述管式炉的加热时间为2-8h。
CN202310842290.3A 2023-07-10 2023-07-10 p型氧化碲薄膜制备方法 Pending CN116994957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310842290.3A CN116994957A (zh) 2023-07-10 2023-07-10 p型氧化碲薄膜制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310842290.3A CN116994957A (zh) 2023-07-10 2023-07-10 p型氧化碲薄膜制备方法

Publications (1)

Publication Number Publication Date
CN116994957A true CN116994957A (zh) 2023-11-03

Family

ID=88531209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310842290.3A Pending CN116994957A (zh) 2023-07-10 2023-07-10 p型氧化碲薄膜制备方法

Country Status (1)

Country Link
CN (1) CN116994957A (zh)

Similar Documents

Publication Publication Date Title
KR101559484B1 (ko) 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
JP6248118B2 (ja) Cigs光起電力デバイス用モリブデン基板
Sakthivel et al. Radio frequency power induced changes of structural, morphological, optical and electrical properties of sputtered cadmium oxide thin films
CN113832432B (zh) 一种二维化合物半导体薄膜的制备方法
Badillo-Ávila et al. Cu2O thin films obtained from sol-gel cuo films using a simple argon/dry-air microwave plasma
Deo et al. Metal chalcogenide nanocrystalline solid thin films
KR20110060211A (ko) 셀렌화에 의한 cigs 광흡수층의 제조방법
JP4214250B2 (ja) シリコンナノ結晶構造体の作製方法及び作製装置
CN113235049A (zh) 一种过渡金属硫化物薄膜及其制备方法和应用
CN116994957A (zh) p型氧化碲薄膜制备方法
Narayanan et al. Chemical bath deposition of CdS thin films and their partial conversion to CdO on annealing
KR100862593B1 (ko) 투명 전도성 박막 및 이의 제조방법
CA1165015A (en) Organometallic semiconductor devices
KR100488896B1 (ko) 금속박막을 이용한 양자점 형성방법
KR101090399B1 (ko) 나노구조 텍스처링을 이용한 태양전지 제조방법
CN109599470B (zh) 一种降低掺镁氧化锌薄膜电阻率的方法
JPH104206A (ja) 化合物半導体薄膜の形成法と同薄膜を用いた光電変換素子
KR100540801B1 (ko) 금속 분말을 이용한 양자점 형성방법
KR101662993B1 (ko) 스퍼터링 증착을 이용한 Zn(O,S)박막의 제조방법
CN116219544B (zh) 一种基于激光干涉技术制备单晶硅薄膜的方法
KR101540035B1 (ko) 스퍼터링 증착을 이용한 황화카드뮴 박막의 제조방법
DE102018132244B4 (de) Verfahren zur Herstellung von dotierten Halbleiterschichten
WO2021261089A1 (ja) n型SnS薄膜、光電変換素子、太陽光電池、n型SnS薄膜の製造方法、およびn型SnS薄膜の製造装置
CN114807869B (zh) 在基材上形成含铋氧化镓系半导体膜的方法、含铋氧化镓系半导体膜及半导体元件
CN110983249A (zh) 一种大面积连续层状硫化钼的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination