CN116994953A - 一种快恢复外延型二极管及制备方法 - Google Patents

一种快恢复外延型二极管及制备方法 Download PDF

Info

Publication number
CN116994953A
CN116994953A CN202310978016.9A CN202310978016A CN116994953A CN 116994953 A CN116994953 A CN 116994953A CN 202310978016 A CN202310978016 A CN 202310978016A CN 116994953 A CN116994953 A CN 116994953A
Authority
CN
China
Prior art keywords
layer
type
region
junction
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310978016.9A
Other languages
English (en)
Inventor
李怀辉
张龙
潘东辉
杨权
朱庆荣
吴青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANGZHOU GUOYU ELECTRONICS CO Ltd
Original Assignee
YANGZHOU GUOYU ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YANGZHOU GUOYU ELECTRONICS CO Ltd filed Critical YANGZHOU GUOYU ELECTRONICS CO Ltd
Priority to CN202310978016.9A priority Critical patent/CN116994953A/zh
Publication of CN116994953A publication Critical patent/CN116994953A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体制造技术领域,提供了一种快恢复外延型二极管及制备方法,包括:S1、在N型硅衬底的正面生长N‑型外延层,在N‑型外延层上注入磷离子,在后续高温过程中形成缓冲层N,再生长氧化层;S2、通过光刻在氧化层上开出环区和元胞区,并注入硼离子,再通过退火处理,形成P‑型深结轻掺杂区;S3、在步骤S2所得制品上生长一层钝化层,通过光刻再钝化层上开出元胞区;S4、在步骤S3所得制品的正面注入硼离子,再通过退火处理,形成P+型浅结重掺杂区;S5、在N型硅衬底的背面溅射或蒸发一层铂,并进行高温退火处理。通过本发明技术方案形成P+/P‑/N/N‑/N+五层结构,可降低产品的反向漏电流,提高可靠性。

Description

一种快恢复外延型二极管及制备方法
技术领域
本发明涉及半导体制造技术领域,具体涉及一种快恢复外延型二极管及制备方法。
背景技术
快恢复外延二极管具有超快速、软恢复特性和高可靠性的特点,产品耐压200V~1700V,最大电流可达200A,最小反向恢复时间Trr达20ns,高温反偏能力HTRB达到175℃/100%VR/1000小时,反向漏电流IR小于100nA等,能够在高温、高湿、严寒等恶劣环境下工作,满足抗干扰能力、可靠性及稳定性等的特殊要求。产品应用在驱动系统主、辅逆变电路、DC/DC直流斩波电路、AC/DC转换电路、OBC充电电路、电能转换领域等;
常规的快恢复二极管芯片的铂掺杂方式是在芯片的正面或背面淀积金属铂,铂在硅中为快扩散杂质能够很快地以间隙方式分布在整个硅片中,之后采用高温退火的方式将其激活成替位原子,形成深能级复合中心来控制少数载流子寿命。
但是掺杂铂会带来反向漏电流IR的增加,因此反向漏电流会受到复合中心分布影响变得一致性差;对于高压快恢复制品,如果想要较小的反向恢复时间Trr,需要通过增加扩铂温度来实现,但是铂的固浓度会随温度的变化非常的剧烈,且不可控,所以随着扩铂温度的增加,其复合中心受到芯片内的缺陷影响会变得更不均匀,导致部分区域反向漏电流会呈几何级别的增加,造成PN结反型、管芯失效。
发明内容
针对现有技术中的缺陷,本发明提供了一种快恢复外延型二极管及制备方法,以解决目前高压快恢复二极管在掺杂铂时导致反向漏电流增加的问题。
第一方面,本发明提供的一种快恢复外延型二极管的制备方法,包括:
S1、在N型硅衬底的正面生长N-型外延层,在所述N-型外延层上注入磷离子并在后续高温过程中形成缓冲层N,再生长氧化层;
S2、通过光刻在所述氧化层上开出环区和元胞区,并注入硼离子,再通过退火处理,形成P-型深结轻掺杂区;
S3、在步骤S2所得制品上生长一层钝化层,通过光刻再所述钝化层上开出元胞区;
S4、在步骤S3所得制品的正面注入硼离子,再通过退火处理,形成P+型浅结重掺杂区;
S5、在所述N型硅衬底的背面溅射或蒸发一层铂,并进行高温退火处理。
由上述技术方案可知,本发明提供的一种快恢复外延型二极管的制备方法,以形成P+/P-/N/N-/N+五层结构的高压快恢复二极管;首先在表面增加一层缓冲层来增加基区存储电荷,并对体内杂质进行析出,减少体内缺陷,降低阳极空穴注入,提升产品软度;再采用P区深结轻掺杂工艺,可以进一步降低体内缺陷,再结合背面扩铂,优化终端区的复合中心均匀分布,提升制品产品反向漏电流一致性;最后再加上一层浅结重掺杂工艺,降低接触电阻以及体电阻,降低产品反向漏电流,并对正向压降VF降低产生积极作用;最终提升了所制得快恢复外延型二极管的抗HTRB能力。
可选地,所述步骤S1中,磷离子的掺杂浓度为1E10-9E12。
可选地,所述步骤S2中,硼离子的掺杂浓度为1E10-9E12,退火温度为1100-1400℃,退火期间通入1-10slm的氮气。
可选地,所述P-型深结轻掺杂区的结深为10-30μm。
可选地,所述钝化层的厚度为0.1μm-2μm,所述钝化层为USG、PSG或Si3N4中的一种或多种。
可选地,所述步骤S4中,硼离子的掺杂浓度为1E14-9E16,退火温度为800-1000℃,退火期间,通入1-10slm的氮气。
可选地,所述P+型浅结重掺杂区的结深为0.1-3μm。
可选地,步骤S5中,铂的退火温度为900-1100℃,退火期间通入1-10slm的氮气。
可选地,还包括:
S6、在步骤S4所得制品的正面通过溅射或蒸发镀一层金属层,并通过光刻、刻蚀形成正面电极;再通过溅射或蒸发在背面镀一层金属层,并形成背面电极。
第二方面,本发明提供了一种快恢复外延型二极管,包括:
N型硅衬底,所述N型硅衬底的背面蒸发或溅射形成有一层铂;
N-型外延层,设置于所述N型硅衬底的正面;
缓冲层N,设置于所述N-型外延层上;
氧化层,设置于所述缓冲层N上,所述氧化层开出环区和元胞区;
P-型深结轻掺杂区,设置于所述氧化层开出的环区和元胞区上;
钝化层,设置于所述氧化层和所述P-型深结轻掺杂区上,所述钝化层开出元胞区;
P+型浅结重掺杂区,设置于所述钝化层和所述钝化层开出的元胞区上。
采用上述技术方案,本申请具有如下技术效果:
1. 缓冲层能降低表面电场,减少界面电荷,并可以通过后续高温对体内金属杂质进行析出,减少体内缺陷,提升产品软度;
2.深结轻掺杂,降低体内缺陷,并结合背面掺杂铂技术,这样在终端处的复合中心分布会降低,减小掺杂铂对反向漏电流的影响,提升反向漏电流的一致性;同时掺杂浓度降低,会降低可移动的电子浓度,进而提高功率快恢复器件PN结击穿电压;
3.表面浅结重掺杂,降低接触电阻以及体电阻,进一步降低产品反向漏电流,并可以降低产品正向压降VF;
4.表面钝化提升芯片固定可动离子及抗湿能力,削弱了表面离子作用,结合优化后的掺杂浓度结构,产品抗HTRB能力得到显著提升,进一步增加产品可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中,类似的元件或部分一般由类似的附图标记标识。附图中,各元件或部分并不一定按照实际的比例绘制。
图1为本发明实施例提供的一种快恢复外延型二极管的制备方法的流程示意图;
图2为本发明实施例提供的步骤S1所得制品的示意图;
图3为本发明实施例提供的步骤S2所得制品的示意图;
图4为本发明实施例提供的步骤S3所得制品的示意图;
图5为本发明实施例提供的步骤S4所得制品的示意图;
图6为本发明实施例提供的步骤S6所得制品的示意图;
图7为本发明实施例提供的HTRB可靠性试验前后反向漏电流的对比图。
附图标记:
1-N型硅衬底;2-N-型外延层;3-缓冲层N;4-氧化层;5-P-型深结轻掺杂区;6-钝化层;7-P+型浅结重掺杂区;8-正面电极;9-背面电极。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案,因此只作为示例,而不能以此来限制本发明的保护范围。
需要注意的是,除非另有说明,本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
实施例1
如图1所示,本实施例提供的一种快恢复外延型二极管的制备方法,包括:
S1、如图2所示,在N型硅衬底1的正面生长N-型外延层2,在N-型外延层上注入磷离子并在之后的高温过程中形成缓冲层N3,再生长氧化层4。
其中磷离子用于形成缓冲层N,磷离子的掺杂浓度为1E10-9E12;氧化层的材质为SiO2,厚度为1μm-2μm。
需要说明的是,缓冲层N3在注入的离子后续生长氧化的过程中被推入到N-型外延层2,与N-型外延层2形成N/N-的结构,只是浓度不一样,但是两者之间并无明显的分界线。因此在图3-图6中并未示出。
S2、如图3所示,通过光刻在氧化层4上开出环区和元胞区,并注入硼离子,再通过退火处理,形成P-型深结轻掺杂区5。
其中,硼离子的掺杂浓度为1E10-9E12,退火温度为1100-1400℃,退火期间,通入1-10slm的氮气,最终形成结深10-30μm的轻掺杂环区和元胞区。
S3、如图4所示,在步骤S2所得制品上生长一层钝化层6,通过光刻在钝化层6上开出元胞区。
其中,钝化层6为USG、PSG和Si3N4中的一种或多种,厚度为0.1μm-2μm,钝化层6不改变表面浓度。
S4、如图5所示,在步骤S3所得制品的正面注入硼离子,再通过退火处理,形成P+型浅结重掺杂区7。
其中,硼离子的掺杂浓度为1E14-9E16,退火温度为800-1000℃,退火期间,通入1-10slm的氮气,最终形成结深0.1-3μm的浅结重掺杂区。
S5、在N型硅衬底1的背面溅射或蒸发一层铂,并进行高温退火处理。
其中,铂的退火温度为900-1100℃,退火期间,通入1-10slm的氮气,在氮气氛围下对金属铂进行激活,形成深能级复合中心来控制少数载流子寿命。
S6、如图5所示,通过溅射或蒸发在步骤S4所得制品的正面镀一层金属层,并通过光刻、刻蚀形成正面电极8;再通过溅射或蒸发在背面镀一层金属层,形成背面电极9。
实施例2
如图5所示,本实施例提供的一种快恢复外延型二极管,基于实施例1所提供的制备方法制备所得,包括:
N型硅衬底1,N型硅衬底的背面蒸发或溅射形成有一层铂;
N-型外延层2,设置于N型硅衬底1的正面;
缓冲层N3,设置于N-型外延层2上;
氧化层4,设置于缓冲层N3上,氧化层4开出环区和元胞区;
P-型深结轻掺杂区5,设置于氧化层4开出的环区和元胞区上;
钝化层6,设置于氧化层和P-型深结轻掺杂区5上,钝化层6开出元胞区;
P+型浅结重掺杂区7,设置于钝化层6和钝化层6开出的元胞区上。
进一步地,如图6所示,本实施例提供的快恢复外延型二极管的正面和背面还分别形成有正面电极8和背面电极9。
上述本申请实施例中的技术方案,至少具有如下的技术效果或优点:
1.形成P+/P-/N/N-/N+五层结构,其中缓冲层N能降低表面电场,减少界面电荷,并可以通过后续高温对体内金属杂质进行析出,减少体内缺陷,提升产品软度;
2.先深结轻掺杂、再进行浅结重掺杂,对掺杂浓度进行优化,减少铂扩散形成的复合中心对终端结构的影响,提升反向漏电流一致性;
3.终端轻掺杂,降低可移动的电子浓度,进而提高功率快恢复器件PN结击穿电压;同时表面钝化提升芯片固定可动离子及抗湿能力,削弱了表面离子作用,结合优化后的掺杂浓度结构,产品抗HTRB能力得到显著提升,进一步增加产品可靠性。如下图,按照本方案实施后,可靠性试验前后其反向漏电流较原有工艺其一致性有明显的提升;如图6所示,图6中横坐标为产品编号,纵坐标为反向漏电流(μA);其中(a)为本技术方案所制得快恢复外延型二极管的可靠性试验前后的反向漏电流,(b)为原P-/N-/N+结构快恢复外延性二极管的可靠性试验前后的反向漏电流,按照本技术方案实施后,HTRB可靠性试验前后反向漏电流较原有工艺,其一致性有明显的提升。
本发明的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围,其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种快恢复外延型二极管的制备方法,其特征在于,包括:
S1、在N型硅衬底的正面生长N-型外延层,在所述N-型外延层上注入磷离子并在后续高温过程中形成缓冲层N,再生长氧化层;
S2、通过光刻在所述氧化层上开出环区和元胞区,并注入硼离子,再通过退火处理,形成P-型深结轻掺杂区;
S3、在步骤S2所得制品上生长一层钝化层,通过光刻在所述钝化层上开出元胞区;
S4、在步骤S3所得制品的正面注入硼离子,再通过退火处理,形成P+型浅结重掺杂区;
S5、在所述N型硅衬底的背面溅射或蒸发一层铂,并进行高温退火处理。
2.根据权利要求1所述的方法,其特征在于,所述步骤S1中,磷离子的掺杂浓度为1E10-9E12。
3.根据权利要求1所述的方法,其特征在于,所述步骤S2中,硼离子的掺杂浓度为1E10-9E12,退火温度为1100-1400℃,退火期间通入1-10slm的氮气。
4.根据权利要求3所述的方法,其特征在于,所述P-型深结轻掺杂区的结深为10-30μm。
5.根据权利要求1所述的方法,其特征在于,所述钝化层的厚度为0.1μm-2μm,所述钝化层为USG、PSG或Si3N4中的一种或多种。
6.根据权利要求1所述的方法,其特征在于,所述步骤S4中,硼离子的掺杂浓度为1E14-9E16,退火温度为800-1000℃,退火期间,通入1-10slm的氮气。
7.根据权利要求6所述的方法,其特征在于,所述P+型浅结重掺杂区的结深为0.1-3μm。
8.根据权利要求1所述的方法,其特征在于,步骤S5中,铂的退火温度为900-1100℃,退火期间通入1-10slm的氮气。
9.根据权利要求1所述的方法,其特征在于,还包括:
S6、在步骤S4所得制品的正面通过溅射或蒸发镀一层金属层,并通过光刻、刻蚀形成正面电极;再通过溅射或蒸发在背面镀一层金属层,并形成背面电极。
10.一种快恢复外延型二极管,其特征在于,包括:
N型硅衬底,所述N型硅衬底的背面蒸发或溅射形成有一层铂;
N-型外延层,设置于所述N型硅衬底的正面;
缓冲层N,设置于所述N-型外延层上;
氧化层,设置于所述缓冲层N上,所述氧化层开出环区和元胞区;
P-型深结轻掺杂区,设置于所述氧化层开出的环区和元胞区上;
钝化层,设置于所述氧化层和所述P-型深结轻掺杂区上,所述钝化层开出元胞区;
P+型浅结重掺杂区,设置于所述钝化层和所述钝化层开出的元胞区上。
CN202310978016.9A 2023-08-04 2023-08-04 一种快恢复外延型二极管及制备方法 Pending CN116994953A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310978016.9A CN116994953A (zh) 2023-08-04 2023-08-04 一种快恢复外延型二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310978016.9A CN116994953A (zh) 2023-08-04 2023-08-04 一种快恢复外延型二极管及制备方法

Publications (1)

Publication Number Publication Date
CN116994953A true CN116994953A (zh) 2023-11-03

Family

ID=88528024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310978016.9A Pending CN116994953A (zh) 2023-08-04 2023-08-04 一种快恢复外延型二极管及制备方法

Country Status (1)

Country Link
CN (1) CN116994953A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117594438A (zh) * 2023-11-23 2024-02-23 扬州国宇电子有限公司 一种快恢复二极管的锰掺杂方法及快恢复二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569067A (zh) * 2012-02-17 2012-07-11 北京时代民芯科技有限公司 一种平面高压超快软恢复二极管的制造方法
CN109638083A (zh) * 2018-12-29 2019-04-16 捷捷半导体有限公司 一种快恢复二极管及其制备方法
CN111211175A (zh) * 2020-03-23 2020-05-29 上海道之科技有限公司 一种快恢复二极管器件结构及其制作方法
CN113851528A (zh) * 2021-09-26 2021-12-28 上海恒灼科技有限公司 一种碳化硅肖特基二极管及其制作方法
CN115458583A (zh) * 2022-09-01 2022-12-09 扬州国宇电子有限公司 一种快恢复二极管的金铂双掺杂方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569067A (zh) * 2012-02-17 2012-07-11 北京时代民芯科技有限公司 一种平面高压超快软恢复二极管的制造方法
CN109638083A (zh) * 2018-12-29 2019-04-16 捷捷半导体有限公司 一种快恢复二极管及其制备方法
CN111211175A (zh) * 2020-03-23 2020-05-29 上海道之科技有限公司 一种快恢复二极管器件结构及其制作方法
CN113851528A (zh) * 2021-09-26 2021-12-28 上海恒灼科技有限公司 一种碳化硅肖特基二极管及其制作方法
CN115458583A (zh) * 2022-09-01 2022-12-09 扬州国宇电子有限公司 一种快恢复二极管的金铂双掺杂方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117594438A (zh) * 2023-11-23 2024-02-23 扬州国宇电子有限公司 一种快恢复二极管的锰掺杂方法及快恢复二极管
CN117594438B (zh) * 2023-11-23 2024-06-07 扬州国宇电子有限公司 一种快恢复二极管的锰掺杂方法及快恢复二极管

Similar Documents

Publication Publication Date Title
US10439025B2 (en) Method for producing a semiconductor body having a recombination zone, semiconductor component having a recombination zone, and method for producing such a semiconductor component
US11569092B2 (en) Semiconductor device
US7582531B2 (en) Method for producing a buried semiconductor layer
US20140374882A1 (en) Semiconductor Device with Recombination Centers and Method of Manufacturing
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN116994953A (zh) 一种快恢复外延型二极管及制备方法
CN102104074B (zh) 半导体器件及其制造方法
CN108493108B (zh) 一种高压快速软恢复二极管的制造方法
CN111211175A (zh) 一种快恢复二极管器件结构及其制作方法
CN110534559B (zh) 一种碳化硅半导体器件终端及其制造方法
CN114093928B (zh) 一种快恢复二极管的铂掺杂方法
JPH06350110A (ja) 高速パワーダイオード及びその製造方法
CN112397593B (zh) 半导体器件及制造方法
CN107871777A (zh) 半导体装置和其制造方法以及电力变换系统
CN112216743A (zh) 沟槽功率半导体器件及制造方法
CN115458583B (zh) 一种快恢复二极管的金铂双掺杂方法
CN111326575A (zh) 功率半导体器件
CN114050183B (zh) 逆导型功率芯片制造方法
JP2005079232A (ja) 高速スイッチングダイオードおよびその製造法
CN115224105A (zh) 一种快恢复二极管及其制作方法和应用
CN211789033U (zh) 一种快恢复二极管器件结构
US11695083B2 (en) Power diode and method of manufacturing a power diode
CN114300544A (zh) 一种快恢复二极管及其制作方法
CN117594438B (zh) 一种快恢复二极管的锰掺杂方法及快恢复二极管
CN115775836B (zh) 一种台面结构快恢复二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination