CN116982415A - 电路板和包括该电路板的封装基板 - Google Patents
电路板和包括该电路板的封装基板 Download PDFInfo
- Publication number
- CN116982415A CN116982415A CN202180094750.8A CN202180094750A CN116982415A CN 116982415 A CN116982415 A CN 116982415A CN 202180094750 A CN202180094750 A CN 202180094750A CN 116982415 A CN116982415 A CN 116982415A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- cavity
- disposed
- height
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 24
- 230000007423 decrease Effects 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 500
- 238000000034 method Methods 0.000 description 65
- 230000008569 process Effects 0.000 description 58
- 239000011241 protective layer Substances 0.000 description 50
- 230000000052 comparative effect Effects 0.000 description 29
- 239000002356 single layer Substances 0.000 description 28
- 230000000149 penetrating effect Effects 0.000 description 15
- 238000000465 moulding Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 239000000047 product Substances 0.000 description 7
- 239000003365 glass fiber Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 229920000515 polycarbonate Polymers 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 3
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- 230000009975 flexible effect Effects 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000012993 chemical processing Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910008433 SnCU Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002990 reinforced plastic Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
根据实施例的电路板包括:第一绝缘层;第二绝缘层,其布置在所述第一绝缘层上并包括空腔;以及多个焊盘,其布置在所述第一绝缘层上并具有通过所述空腔暴露的上表面;其中,所述第二绝缘层的所述空腔具有:底表面,其被定位成高于所述第一绝缘层的上表面;以及内壁,其从所述底表面延伸,其中,所述内壁垂直于所述第二绝缘层的上表面或下表面,所述空腔的底表面包括:第一底表面,其被定位成低于所述焊盘的上表面并且定位在所述多个焊盘的布置区域外;以及第二底表面,其被定位成低于所述焊盘的上表面并且定位在所述多个焊盘的布置区域内,并且所述第一底表面的高度不同于所述第二底表面的高度。
Description
技术领域
本实施例涉及一种电路板和包括该电路板的封装基板。
背景技术
电路板具有如下结构:在该结构中,每个元件的安装位置被确定以便将各种元件密集地安装在平板上,并且,连接这些元件的电路图案被印刷在平板的表面上并固定。这种电路板可以具有嵌入式结构:其中,这些元件被嵌入在电路板内。
近年来,为了实现电子部件的小型化和多功能,电路板已被用在能够高密度集成的多层结构中。
通常,传统的嵌入式电路板形成用于使用钻头来嵌入元件的空腔,使用诸如离型膜的辅助材料来安装所述元件,或者使用喷砂来形成用于嵌入所述元件的空腔。
然而,在传统电路板中包括的空腔中,内壁的倾斜角相对于空腔的底表面被形成为150°或以上。因此,存在如下问题:由于考虑内壁的倾斜角来为空腔中的元件提供安装空间,形成空腔所需的空间被相对增大了。因此,传统的电路板具有如下问题:电路的集成度降低了,并且电路板的总体积随着用于形成所述空腔的空间的增加而增加。
发明内容
技术问题
实施例涉及一种能够改进空腔的内壁的倾斜角的电路板、封装基板及其制造方法。
此外,实施例提供了一种电路板、封装基板及其制造方法,它们能够在形成空腔的过程中从空腔的底表面去除所需的阻止层(stop layer)。
所提出的实施例所要解决的技术问题不限于上面所提到的技术问题,并且,从以下描述中提出的实施例所属领域的技术人员可以清楚地理解其它未提到的技术问题。
技术方案
根据实施例的电路板包括:第一绝缘层;第二绝缘层,其布置在第一绝缘层上并包括空腔;多个焊盘,其布置在第一绝缘层上并具有通过所述空腔暴露的顶表面;其中,第二绝缘层的空腔包括:底表面,该底表面被定位成高于第一绝缘层的顶表面;以及内壁,该内壁从所述底表面延伸,其中,该内壁垂直于第二绝缘层的顶表面或底表面,其中,该空腔的底表面包括:第一底表面,其被定位成低于焊盘的顶表面并且定位在所述多个焊盘的布置区域外;以及第二底表面,其被定位成低于焊盘的顶表面并且定位在所述多个焊盘的布置区域内,并且其中,第一底表面的高度不同于第二底表面的高度。
此外,第一底表面的高度大于第二底表面的高度。
此外,第一底表面和第二底表面中的至少一个底表面的高度从外侧向内侧减小。
此外,第一底表面和第二底表面的组合形状具有V字形状。
此外,所述空腔的上部宽度与所述空腔的下部宽度相同。
此外,第二绝缘层的厚度具有5um至20um的范围。
此外,第二绝缘层包括RCC(树脂涂覆铜)。
此外,所述空腔包括在内壁和底表面之间的边缘表面,并且该边缘表面具有弯曲表面。
另一方面,根据实施例的封装基板包括:第一绝缘层;第二绝缘层,其布置在第一绝缘层上并包括空腔;多个焊盘,其布置在第一绝缘层上并具有通过所述空腔暴露的顶表面;连接部,其布置在所述多个焊盘上;以及电子设备,其布置在连接部上,其中,第二绝缘层的所述空腔包括:底表面,该底表面被定位成高于第一绝缘层的顶表面;内壁,该内壁从底表面延伸;以及在内壁和底表面之间的边缘表面,其中,该内壁垂直于第二绝缘层的顶表面或底表面,并且其中,该边缘表面具有弯曲表面。
此外,所述空腔的底表面包括:第一底表面,该第一底表面被定位成低于焊盘的顶表面并且定位在所述多个焊盘的布置区域外;和第二底表面,该第二底表面被定位成低于焊盘的顶表面并且定位在所述多个焊盘的布置区域内,并且其中,第一底表面的高度与第二底表面的高度不同。
此外,第一底表面的高度大于第二底表面的高度,并且第一底表面和第二底表面中的至少一个底表面的高度从外侧向内侧减小。
此外,第一底表面和第二底表面的组合形状具有V字形状。
此外,所述空腔的上部宽度与所述空腔的下部宽度相同。
此外,第二绝缘层包括RCC(树脂涂覆铜),并且第二绝缘层的厚度具有5um至20um的范围。
另外,该封装基板还包含模制层,该模制层布置在所述空腔内并覆盖所述电子设备的至少一部分。
另一方面,根据实施例的制造电路板的方法包括:制备第一绝缘层;在第一绝缘层的顶表面上形成多个焊盘;在第一绝缘层的所述多个焊盘上布置治具(jig);使用该治具在第一绝缘层的上部区域中的除了布置有该治具的区域之外的区域中形成第二绝缘层;通过将该治具与第二绝缘层分离而在布置有该治具的区域中形成空腔,其中,第二绝缘层包括RCC(树脂涂覆铜),其中,第二绝缘层的所述空腔包括:底表面,该底表面被定位成高于第一绝缘层的顶表面;和内壁,该内壁从底表面延伸,其中,该内壁垂直于第二绝缘层的顶表面或底表面,其中,所述空腔的底表面包括:第一底表面,该第一底表面被定位成低于焊盘的顶表面并且定位在所述多个焊盘的布置区域外;和第二底表面,该第二底表面被定位成低于焊盘的顶表面并且定位在所述多个焊盘的布置区域内,并且其中,第一底表面的高度大于第二底表面的高度。
另外,第一底表面和第二底表面中的至少一个底表面的高度从外侧向内侧减小,并且第一底表面和第二底表面的组合形状具有V字形状,并且所述空腔的上部宽度与所述空腔的下部宽度相同。
另外,该方法进一步包括对第二绝缘层的所述空腔进行除胶渣(de-smearing),并且所述空腔的内壁与底表面之间的边缘表面具有弯曲表面。
有利效果
根据实施例,电路板包括空腔。此外,电路板的空腔具有非贯穿结构,而不是贯穿第二绝缘层的结构。在这种情况下,空腔暴露了布置在第一绝缘层的顶表面上的焊盘。在这种情况下,空腔的底表面被定位成低于焊盘的顶表面。因此,在本实施例中,没有必要在第一绝缘层的顶表面上形成附加的阻止层以形成空腔,因此,可以省略诸如形成和去除所述阻止层的过程。此外,本实施例可以解决在比较例中去除阻止层的过程中可能发生的由于焊盘的厚度或形状的变化所导致的可靠性问题,从而提高了产品可靠性。
此外,本实施例中的电路板的空腔包括底表面和内壁。在这种情况下,空腔的底表面可以取决于位置而具有不同的高度。换句话说,空腔的底表面可以具有高度从外侧向内侧逐渐减小的形状。据此,当附加的模制层被形成在空腔的底表面上时,可以增加与模制层的接触面积,从而提高产品可靠性。
此外,实施例中的电路板的空腔是使用治具形成的。另外,空腔的形状可以对应于该治具的形状。例如,空腔的上部宽度和下部宽度可以彼此相等。在这种情况下,比较例中的空腔的内壁的倾斜角可以垂直于主表面。
与比较例相比,上述实施例能够减少内壁的倾斜角,因此,当布置相同的设备时,与比较例相比,本实施例可以使形成空腔所需的空间最小化,从而提高电路集成度。换句话说,本实施例可以形成内壁的基本上垂直的倾斜角,因此,与比较例相比,能够在相同面积内形成更多的电路,从而能够减小电路板的总体积。
附图说明
图1a是示出了根据第一实施例的电路板的视图。
图1b是示出了根据第二实施例的电路板的视图。
图2a是图1a的空腔区域的放大视图。
图2b是图1b的空腔区域的放大视图。
图3是示出了根据第一实施例的封装基板的视图。
图4是示出了根据第二实施例的封装基板的视图。
图5至9是图示了按照工艺顺序制造图1b中所示的电路板的方法的视图。
图10是示出了根据第三实施例的封装基板的视图。
图11至14是图示了按照工艺顺序制造图10中所示的电路板的方法的视图。
具体实施方式
在下文中,将参考附图详细描述本发明的实施例。
然而,实施例的精神和范围不限于所描述的实施例的一部分,而是可以以各种其它形式实现,并且,在本发明的精神和范围内,实施例的一个或多个元件可以被选择性地组合和替换。
此外,除非另有明确定义和描述,否则,本发明的实施例中使用的术语(包括技术术语和科学术语)可以被解释为与本发明所属领域的普通技术人员通常理解的相同含义,并且,诸如在常用词典中定义的那些术语可以被解释为具有与其在相关技术的上下文中的含义一致的含义。此外,本发明的实施例中使用的术语是用于描述实施例,并非旨在限制本发明。
在本说明书中,单数形式也可以包括复数形式,除非在短语中特别说明,并且当被描述为“A(和)、B和C中的至少一个(或多个)”时,可以包括能够以A、B和C组合的所有组合中的至少一个。此外,在描述本发明的实施例的元件时,可以使用诸如第一、第二、A、B、(a)和(b)之类的术语。
这些术语仅用于将一些元件与其它元件区分开,并且这些术语不限于元件的本质、顺序或次序。此外,当一个元件被描述为“连接”或“联接”到另一个元件时,它不仅可以包括该元件直接“连接”或“联接”到其它元件的情况,而且包括该元件通过在该元件与其它元件之间的另一元件“连接”或“联接”的情况。
此外,当被描述为形成或布置在每个元件“上(上方)”或“下(下方)”时,“在...上(上方)”或“在...下(下方)”不仅可以包括两个元件彼此直接连接的情况,而且包括一个或多个其它元件形成或布置在两个元件之间的情况。此外,当被表达为“在...上(上方)”或“在...下(下方)”时,其可以基于一个元件不仅包括上方向而且包括下方向。
在下文中,将参考附图详细描述本发明的实施例。
图1a是示出了根据第一实施例的电路板的视图,图1b是示出了根据第二实施例的电路板的视图,图2a是图1a的空腔区域的放大视图,并且图2b是图1b的空腔区域的放大视图。
参考图1a、1b、2a和2b,电路板100包括第一绝缘层110、第二绝缘层120、第三绝缘层130、电路图案141、141、143、144、145、146、147、148、过孔V1、V2、V3、V4、V5、V6、V7以及保护层151和152。
第一绝缘层110可以是布置在电路板100的中心处的绝缘层。
第二绝缘层120布置在第一绝缘层110上。
此外,第三绝缘层130布置在第一绝缘层110下面。
在这种情况下,虽然第一绝缘层110在该图中被图示为布置在电路板100的整个堆叠结构中的中心层中,但本实施例不限于此。也就是说,第一绝缘层110可以布置在朝向电路板100的整个堆叠结构中的上侧偏移的位置处,或者替选地,可以布置在朝向下侧偏移的位置处。
这里,参考图1a,第二绝缘层120布置在第一绝缘层110上。在这样的情况下,第二绝缘层120具有多个层的结构。例如,第二绝缘层120可以包括布置在第一绝缘层110的顶表面上的第二-第一绝缘层121、布置在第二-第一绝缘层121的顶表面上的第二-第二绝缘层122、以及布置在第二-第二绝缘层122的顶表面上的第二-第三绝缘层123。在这种情况下,虽然在附图中图示了第二绝缘层120具有三层结构,但本实施例不限于此。也就是说,第二绝缘层120可以由两层或更少的层组成,或者可以由四层或更多个层的结构组成。
此外,参考图1a,第三绝缘层130布置在第一绝缘层110下面。在这种情况下,第三绝缘层130具有多个层的结构。例如,第三绝缘层130可以包括布置在第一绝缘层110的底表面下面的第三-第一绝缘层131、布置在第三-第一绝缘层131的底表面下面的第三-第二绝缘层132、以及布置在第三-第二绝缘层132的底表面下面的第三-第三绝缘层133。在这种情况下,虽然在附图中图示了第三绝缘层130具有三层结构,但本实施例不限于此。也就是说,第二绝缘层130可以由两层或更少的层组成,或者可以由四层或更多个层的结构组成。
此外,虽然在附图中将电路板100图示为具有基于绝缘层的七层结构,但本实施例不限于此。例如,电路板100可以具有基于绝缘层的6或更少的层数,或者可以具有8或更多的层数。
同时,在图1a中,第二绝缘层120和第三绝缘层130已被描述为具有多个层的结构,但其不限于此。例如,第二绝缘层120和第三绝缘层130可以由单个层组成。
也就是说,如图1b中所示,第二绝缘层120的一层和第三绝缘层130的一层可以分别布置在第一绝缘层110的上方和下方。
因此,在图1a中,在由多个层组成的第二绝缘层120中形成有空腔(稍后将描述),因此该空腔可以具有多个层的结构。
此外,在图1b中,可以在由单个层组成的第二绝缘层120中形成空腔。
也就是说,图1a中的第一实施例与图1b中的第二实施例的区别在于第二绝缘层是由多个层组成还是由单个层组成。另外,图1a中的第一实施例与图1b中的第二实施例之间的区别在于形成在第二绝缘层中的空腔是通过加工多个层还是通过加工单个层来形成。
换句话说,实施例中的第二绝缘层120可以由多个层组成,或者可以由单个层组成。此外,可以在第二绝缘层120的所述多个层或单个层中形成空腔。
第一绝缘层110、第二绝缘层120和第三绝缘层130是在其上形成有能够改变布线的电路的基板,并且其可以包括电路板和由能够在其表面上形成电路图案的绝缘材料制成的绝缘基板。
例如,第一绝缘层110可以是刚性的或柔性的。例如,第一绝缘层110可以包括玻璃或塑料。详细地,第一绝缘层110可以包括化学强化/半钢化玻璃,例如钠钙玻璃或铝硅酸盐玻璃,或者包括增强塑料或软塑料,例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)和聚碳酸酯(PC)或蓝宝石。
此外,第一绝缘层110可以包括光学各向同性膜。例如,第一绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性聚碳酸酯(聚碳酸酯,PC)或聚甲基丙烯酸甲酯(PMMA)。
此外,第一绝缘层110可以在具有部分弯曲表面的同时被弄弯。也就是说,第一绝缘层110可以是部分平坦并且部分弯曲的,同时具有弯曲表面。详细地,第一绝缘层110可以在具有弯曲表面的同时弯曲,或者在具有随机曲率的表面的同时被弄弯或弯曲。
此外,第一绝缘层110可以是具有柔性属性的柔性基板。此外,第一绝缘层110可以是弯曲的或弄弯的基板。
同时,第二绝缘层120和第三绝缘层130可以由RCC组成。
也就是说,构成第一实施例中的第二绝缘层120和第三绝缘层130的多个层全都可以由RCC组成。
此外,构成第二实施例中的第二绝缘层120和第三绝缘层130的每个单层可以由RCC组成。
因此,第二绝缘层120和第三绝缘层130可以具有5μm至20μm的厚度。例如,当第二绝缘层120具有多个层的结构时,所述多个层中的每个层可以具有5μm至20μm的厚度。此外,当第二绝缘层120具有单个层时,具有单个层的第二绝缘层120的厚度可以是5μm至20μm。
即,构成比较例中的电路板的绝缘层由包含玻璃纤维的预浸料(PPG)组成。在这种情况下,难以基于比较例中的电路板的PPG来减小玻璃纤维的厚度。这是因为:当PPG的厚度减小时,PPG中包括的玻璃纤维可能电连接到布置在PPG的表面上的电路图案,从而引起破裂风险。因此,在减少比较例中的电路板的PPG的厚度的情况下,可能发生电介质击穿和对电路图案的损坏。因此,由于构成PPG的玻璃纤维的厚度,比较例中的电路板在减少总厚度方面具有限制。
此外,因为比较例中的电路板仅包括含有玻璃纤维的PPG的绝缘层,所以其具有高介电常数。然而,在电介质具有高介电常数的情况下,存在难以用于高频的问题。也就是说,在比较例的电路板中,因为玻璃纤维的介电常数高,所以在高频带中,介电常数被破坏。
因此,在本实施例中,通过使用具有低介电常数的RCC来形成绝缘层,从而减少电路板的厚度并提供高度可靠的电路板,在该电路板中,即使在高频带中,信号损耗也被最小化。
同时,因为本实施例中的第二绝缘层120由RCC制成,所以与由PPG制成的比较例相比,能够显著减少电路板的厚度。因此,在本实施例中,与比较例相比,通过使用由低介电常数材料制成的RCC,电路板的厚度能够减少至少5μm。
然而,与比较例相比,即使当使用了具有2.7(其相对于3.0(PPG的介电常数)的水平改善了10%)的低介电常数的RCC时,厚度的减小仅为10%。因此,本实施例允许通过在安装诸如电子设备的芯片的部分中使用治具形成空腔来提供最佳的电路板。
在这种情况下,第一绝缘层110将基于电路设计来连接电路部件的电气布线表达为布线图,并且可以在绝缘体上再现电导体。此外,第一绝缘层110、第二绝缘层120和第三绝缘层130中的至少一个配备有电气部件,能够在电路中形成将它们连接的布线,并且其能够机械地固定除了部件的电连接功能之外的部件。
电路图案可以布置在第一绝缘层110、第二绝缘层120和第三绝缘层130的表面上。例如,当第二绝缘层120由单个层形成时,电路图案143可以布置在第二绝缘层120的所述单个层的顶表面上。
例如,当第二绝缘层120由多个层组成时,第一电路图案141可以布置在第一绝缘层110的顶表面上。在这种情况下,多个第一电路图案141可以布置在第一绝缘层110的顶表面上,同时彼此间隔开预定距离。
第二电路图案142可以布置在第一绝缘层110的底表面上。多个第二电路图案142可以布置在第一绝缘层110的底表面上,同时彼此间隔开预定距离。
此外,电路图案可以布置在第二绝缘层120的表面上。例如,多个第三电路图案143可以布置在第二-第一绝缘层121的顶表面上以彼此间隔开预定距离。此外,多个第四电路图案144可以布置在第二-第二绝缘层122的顶表面上以彼此间隔开预定距离。此外,多个第五电路图案145可以布置在第二-第三绝缘层123的顶表面上以彼此间隔开预定距离。
此外,电路图案可以布置在第三绝缘层130的表面上。例如,当第三绝缘层130由单个层形成时,电路图案146可以布置在具有所述单个层的第三绝缘层130的底表面上。
此外,当第三绝缘层130由多个层组成时,多个第六电路图案146可以布置在第三-第一绝缘层131的底表面上以彼此间隔开预定距离。此外,多个第七电路图案147可以布置在第三-第二绝缘层132的底表面上以彼此间隔开预定距离。此外,多个第八电路图案148可以布置在第三-第三绝缘层133的底表面上以彼此间隔开预定距离。
同时,上述第一至第八电路图案141、142、143、144、145、146、147和148是传送电信号的布线,并且可以由具有高导电性的金属材料形成。为此,第一至第八电路图案141、142、143、144、145、146、147和148可以由从金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)选择的至少一种金属材料形成。此外,第一至第八电路图案141、142、143、144、145、146、147和148可以由包括从金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中选择的具有优异结合强度的至少一种金属材料的膏或焊膏形成。优选地,第一至第八电路图案141、142、143、144、145、146、147和148可以由具有高导电性且相对便宜的铜(Cu)形成。
第一至第八电路图案141、142、143、144、145、146、147和148可以通过加成工艺、减成工艺、改进的半加成工艺(MSAP)和半加成工艺(SAP)方法形成,其是典型的电路板制造工艺,因而在此将省略其详细描述。
同时,第一电路图案141可以包括焊盘141a,该焊盘141a通过空腔160暴露,同时布置在第一绝缘层110的顶表面上。焊盘141a可以电连接到安装在空腔160中的电子设备(稍后描述)。例如,焊盘141a可以是引线键合焊盘(wire bonding pad),其通过引线连接到安装在空腔160中的电子设备。替选地,焊盘141a可以是倒装芯片键合焊盘,其直接连接到安装在空腔160中的电子设备的端子。在这种情况下,焊盘141a可以包括彼此间隔开预定距离的第一焊盘和第二焊盘。这将在下面更详细地描述。
同时,第一至第八电路图案141、142、143、144、145、146、147和148中的每一个都可以包括连接到用于层间传导的过孔的图案、用于信号传输的图案、以及连接到电子设备的焊盘等。
将布置在不同层上的电路图案彼此电连接的过孔V1、V2、V3、V4、V5、V6和V7可以布置在第一绝缘层110、第二绝缘层120和第三绝缘层130中。过孔V1、V2、V3、V4、V5、V6和V7可以布置成贯穿第一绝缘层110、第二绝缘层120和第三绝缘层130中的至少一个。此外,过孔V1、V2、V3、V4、V5、V6和V7的两端分别连接到布置在不同绝缘层上的电路图案,并因此可以传送电信号。
第一过孔V1可以布置在第一绝缘层110中。第一过孔V1可以布置成贯穿第一绝缘层110的顶表面和底表面。第一过孔V1可以将布置在第一绝缘层110的顶表面上的第一电路图案141与布置在第一绝缘层110的底表面上的第二电路图案142电连接。
多个过孔可以布置在第二绝缘层120中。也就是说,第二过孔V2可以布置在第二-第一绝缘层121中。第二过孔V2可以将布置在第一绝缘层110的顶表面上的第一电路图案141与布置在第二-第一绝缘层121的顶表面上的第三电路图案143电连接。
此外,第三过孔V3可以布置在第二-第二绝缘层122中。第三过孔V3可以将布置在第二-第二绝缘层122的顶表面上的第四电路图案144与布置在第二-第一绝缘层121的顶表面上的第三电路图案143电连接。
此外,第四过孔V4可以布置在第二-第三绝缘层123中。第四过孔V4可以将布置在第二-第三绝缘层123的顶表面上的第五电路图案145与布置在第二-第二绝缘层122的顶表面上的第四电路图案144电连接。
此外,当第二绝缘层120由单个层形成时,仅第二过孔V2可以布置在第二绝缘层120的所述单个层中。
多个过孔可以布置在第三绝缘层130中。也就是说,第五过孔V5可以布置在第三-第一绝缘层131中。第五过孔V5可以将布置在第一绝缘层110的底表面上的第二电路图案142与布置在第三-第一绝缘层131的底表面上的第六电路图案146电连接。
此外,第六过孔V6可以布置在第三-第二绝缘层132中。第六过孔V6可以将布置在第三-第二绝缘层132的底表面上的第七电路图案147与布置在第三-第一绝缘层131的底表面上的第六电路图案146电连接。
此外,第七过孔V7可以布置在第三-第三绝缘层133中。第七过孔V7可以将布置在第三-第三绝缘层133的底表面上的第八电路图案148与布置在第三-第二绝缘层132的底表面上的第七电路图案147电连接。
此外,当第三绝缘层130由单个层形成时,仅第五过孔V5可以布置在第三绝缘层130的单个层中。
同时,过孔V1、V2、V3、V4、V5、V6和V7可以仅贯穿第一绝缘层110、第二绝缘层120和第三绝缘层130中的一个绝缘层,或者替选地,可以在共同贯穿多个绝缘层的同时被布置。因此,过孔V1、V2、V3、V4、V5、V6和V7可以连接布置在彼此隔开至少两层或更多层的绝缘层的表面上的电路图案,而不是相邻的绝缘层。
同时,可以通过用导电材料填充贯穿所述多个绝缘层中的至少一个绝缘层的通孔(未示出)的内部来形成过孔V1、V2、V3、V4、V5、V6和V7。
该通孔可以通过任何一种加工方法来形成,包括机械、激光和化学加工。当通过机械加工来形成该通孔时,可以使用诸如铣削、钻孔、布线的方法,并且当通过激光加工来形成该通孔时,可以使用UV或CO2激光方法,并且当通过化学加工来形成该通孔时,可以使用含有氨基硅烷、酮类等的药物等,从而可以将所述多个绝缘层中的至少一个绝缘层开孔。
另一方面,通过激光进行的加工是一种切割方法,该切割方法采用期望的形状以通过在表面上集中光能来熔化和蒸发材料的一部分,它能够容易地通过计算机程序来加工复杂的成形,并且能够加工难以通过其它方法切割的复合材料。
此外,通过激光进行的加工能够具有至少0.005mm的切割直径,并且在可能的厚度范围内具有广泛的优点。
作为用于激光加工的钻具,优选使用YAG(钇铝石榴石)激光器、CO2激光器或紫外(UV)激光器。YAG激光器是能够加工铜箔层和绝缘层二者的激光器,而CO2激光器是只能加工绝缘层的激光器。
当形成该通孔时,可以通过用导电材料填充该通孔的内部来形成过孔V1、V2、V3、V4、V5、V6和V7。形成过孔V1、V2、V3、V4、V5、V6和V7的金属材料可以是从Cu、Ag、Sn、Au、Ni和Pd中选择的任一种材料,并且该金属材料可以使用化学镀、电解电镀、丝网印刷、溅射、蒸发、喷墨和点胶中的任一种或其组合来填充。
同时,保护层151和152可以布置在第一绝缘层110、第二绝缘层120和第三绝缘层130中的最外侧绝缘层的表面上。例如,第一保护层151可以布置在设于所述多个绝缘层的最上面的那个绝缘层的顶表面上。例如,第一保护层151可以布置在第二-第三绝缘层123的顶表面上,该第二-第三绝缘层123设在第二绝缘层120的最上部分上。此外,第二保护层152可以布置在设于所述多个绝缘层中的最低部分处的那个绝缘层的底表面上。例如,第二保护层152可以布置在第三-第三绝缘层133的底表面上,该第三-第三绝缘层133设在第三绝缘层130的最低部分处。
另外,当第二绝缘层120和第三绝缘层130均由单个层组成时,第一保护层151可以布置在第二绝缘层120的顶表面处,并且第二保护层152可以布置在第三绝缘层130的下表面处。
第一保护层151和第二保护层152可以均具有开口。例如,第一保护层151可以具有开口,该开口暴露了布置在第二-第三绝缘层123的顶表面上的第五电路图案145中的要暴露的第五电路图案的表面。
此外,第二保护层152可以具有开口,该开口暴露了布置在第三-第三绝缘层133的底表面上的第八电路图案148中的要暴露的第八电路图案的表面。
第一保护层151和第二保护层152可以包括绝缘材料。第一保护层151和第二保护层152可以包括在被涂覆以保护电路图案的表面之后能够通过加热来固化的各种材料。第一保护层151和第二保护层152可以是抗蚀剂层。例如,第一保护层151和第二保护层152可以是包括有机聚合物材料的阻焊层。例如,第一保护层151和第二保护层152可以包括环氧丙烯酸酯基树脂。详细地,第一保护层151和第二保护层152可以包括树脂、固化剂、光引发剂、颜料、溶剂、填料、添加剂、丙烯酸单体等。然而,本实施例不限于此,并且第一保护层151和第二保护层152可以是光刻胶层、覆盖层和聚合物材料中的任一种。
第一保护层151和第二保护层152的厚度可以为1μm至20μm。第一保护层151和第二保护层152的厚度可以为1μm至15μm。例如,第一保护层151和第二保护层152的厚度可以为5μm至20μm。当第一保护层151和第二保护层152的厚度大于20μm时,电路板的厚度可能增加。当第一保护层151和第二保护层152的厚度小于1μm时,电路图案的可靠性可能恶化。
同时,可以在第二绝缘层120中形成空腔160。在这种情况下,空腔160可以布置在由多个层组成的第二绝缘层120中。在这种情况下,空腔160可以设置成贯穿由所述多个层组成的第二绝缘层120中的至少一个绝缘层,并且可以设置成不贯穿至少另一个绝缘层。
即,贯穿该绝缘层提供一个通常的空腔。因此,在要布置该空腔160的位置处不存在沿水平方向与空腔160重叠的绝缘层。例如,比较例中的空腔被布置成贯穿整个第二绝缘层120。例如,比较例中的空腔被形成为从第二绝缘层120的顶表面贯通到其下表面。
与此不同,本实施例的空腔贯穿在竖向上与空腔160重叠的多个绝缘层中的至少一个绝缘层,但不贯穿要布置该空腔的位置处的至少另一个绝缘层。
也就是说,在第一实施例中,空腔160布置在第二绝缘层120中。也就是说,空腔160设置在第二-第一绝缘层121、第二-第二绝缘层122和第二-第三绝缘层123中。此外,第二实施例中的空腔160设置在由一个层组成的第二绝缘层120中。
在下文中,将首先描述如第一实施例中由多个层组成的第二绝缘层120中形成的空腔的结构。
在这种情况下,在比较例的电路板的结构中,空腔被布置成贯穿第二-第一绝缘层121、第二-第二绝缘层122和第二-第三绝缘层123中的全部。因此,在比较例的电路板中,与该空腔在竖向上重叠的区域中的第一绝缘层的顶表面被暴露。也就是说,在比较例的电路板中,在与该空腔在竖向上重叠的第一绝缘层的顶表面上,第二绝缘层(更具体地,第二-第一绝缘层)不存在。
相比之下,图1a和图2a所示的实施例中的电路板100中的空腔160可以设置成在贯穿第二-第一绝缘层121和第二-第二绝缘层122的同时不贯穿第二-第三绝缘层123。
也就是说,空腔160可以包括布置在第二-第一绝缘层121中的第一部分P1、布置在第二-第二绝缘层122中的第二部分P2以及布置在第二-第三绝缘层123中的第三部分P3。这里,因为本实施例中的第二绝缘层122具有三层结构,所以空腔160被图示为由第一至第三部分P1、P2和P3组成,但本实施例不限于此。例如,当第二绝缘层120具有两层结构时,空腔160可以仅包括第一部分和第二部分。例如,当第二绝缘层122具有五层结构时,空腔160可以包括第一至第五部分。然而,本实施例中的空腔160的特征在于,最下侧的部分具有凹槽形状而不是通孔形状。
第一部分P1可以设置在第二-第一绝缘层121中。在这种情况下,第一部分P1可以是设置在第二-第一绝缘层121中并形成空腔160的下部区域的凹槽。
第二部分P2可以设置在第二-第二绝缘层122中。第二部分P2设置在第二-第二绝缘层122中,并且可以是形成空腔160的中心区域的通孔。
第三部分P3可以设置在第二-第三绝缘层123中。第三部分P3设置在第二-第三绝缘层123中,并且可以是形成空腔160的上部区域的通孔。
也就是说,空腔160可以由第一部分P1、第二部分P2和第三部分P3的组合形成。在这种情况下,第一部分P1的厚度可以小于第二-第一绝缘层121的厚度。因此,空腔160可以形成为不贯穿第二-第一绝缘层121。
换句话说,第二-第一绝缘层121可以包括布置在与空腔160在竖向上重叠的区域上的第一部分和除了该第一部分以外的第二部分。此外,该第一部分的厚度H3和H4可以不同于该第二部分的厚度H1。
优选地,该第二部分的厚度H1可以是第二-第一绝缘层121的厚度。
该第二部分可以具有5μm至20μm的厚度。例如,该第二部分的厚度对应于由一层RCC组成的第二-第一绝缘层121的厚度,且因此可以具有5μm至20μm的厚度。
该第一部分的厚度H3和H4可以小于该第二部分的厚度H1。该第一部分的厚度H3和H4可以由焊盘141a的厚度H2决定。优选地,该第一部分的厚度H3和H4可以小于焊盘141a的厚度H2。
优选地,焊盘141a的厚度H2可以小于该第二部分的厚度H1。例如,焊盘141a的厚度H2可以是5μm至10μm。
此外,该第一部分的厚度H3和H4可以小于焊盘141a的厚度H3。例如,该第一部分的厚度H3和H4可以是3μm至8μm。因此,第二-第一绝缘层121的第一部分布置在第一绝缘层110上。在这种情况下,第二-第一绝缘层121的第一部分可以暴露布置在第一绝缘层110上的焊盘141a的顶表面。同时,该第一部分的厚度H3和H4对于每个区域可以是不同的。例如,该第一部分的厚度可以从外侧向内侧变化。例如,该第一部分的宽度可以从外侧向内侧逐渐减小。
也就是说,在本实施例中,为了安装电子设备,空腔160未被形成为贯穿第二绝缘层120,空腔160是在第二绝缘层120的至少一部分(第二-第一绝缘层121的第一部分)保留在第一绝缘层110上的状态下形成的。
在这种情况下,剩余的第二绝缘层120的一部分的厚度H3和H4小于要在空腔160上暴露的焊盘141a的厚度H2。因此,在实施例中,在维持焊盘141a的形状的同时可以在不影响电子设备在焊盘141a上的安装的情况下形成空腔160。
也就是说,在现有技术中,为了在如上所述的多个绝缘层中形成空腔,在第一绝缘层上布置有保护层或阻止层的状态下执行空腔形成工艺。因此,在现有技术中,该空腔可以形成到期望的深度(贯穿整个第二绝缘层的深度)。然而,在相关技术中,在形成该空腔之后,不得不执行去除保护层或阻止层的蚀刻加工。因此,在现有技术中,在去除保护层或阻止层的蚀刻加工期间,还去除布置在第一绝缘层上的焊盘的一部分,这可能导致焊盘的可靠性问题。在这种情况下,喷砂或激光加工所需的保护层或阻止层的厚度为3um至10um,因此,存在的问题在于:在蚀刻加工期间,焊盘的总厚度中的与保护层或阻止层的厚度相对应的量被去除。此外,在现有技术中,空腔是使用激光或蚀刻加工形成的,因此该空腔的上部宽度不同于空腔的下部宽度。例如,常规的空腔具有梯形形状:其中,宽度从上侧向下侧逐渐减小。
因此,在本实施例中,能够在不形成保护层或阻止层的情况下容易地形成空腔,从而解决了在去除保护层或阻止层的过程中出现的可靠性问题。此外,本实施例中的空腔的上部宽度可以与空腔的下部宽度相同。这是因为该空腔是使用具有相同的上部宽度和下部宽度的治具(稍后将描述)形成的。
同时,参考图1a和图2a,空腔160包括内壁和底表面S1和S2。
空腔160的底表面S1和S2可以具有预定的表面粗糙度。在这种情况下,在本实施例中,不执行附加的工艺,使得空腔160的底表面S1和S2具有预定的表面粗糙度,并且通过在布置有所述治具的状态下形成第二绝缘层120,底表面S1和S2可以具有预定的表面粗糙度。
换句话说,空腔160的底表面S1和S2可以指第二-第一绝缘层121的第一部分的顶表面。而且,第二-第一绝缘层121的第一部分的顶表面的高度不是恒定的,并且可以根据位置而变化。优选地,第二-第一绝缘层121的第一部分的顶表面的高度可以从边缘部分向内侧部分变化。优选地,第二-第一绝缘层121的第一部分的顶表面的高度可以随着距内壁的距离增大而减小。换句话说,空腔160的深度可以根据位置而变化。例如,空腔160的深度可以从外侧向内侧变化。例如,空腔160的深度可以从外侧向内侧逐渐增大。
在这种情况下,本实施例使用矩形治具来形成空腔160,因此,内壁可以垂直于第二绝缘层的主表面。优选地,空腔160可以具有上部宽度和下部宽度彼此相等的形状。
在这种情况下,第二绝缘层的第一部分的高度或空腔160的深度可以由焊盘141a的位置决定。
也就是说,空腔160的底表面可以包括第一区域R1和第二区域R2。第一区域R1可以是空腔160的外侧区域。例如,第一区域R1可以是空腔160的边缘区域。第二区域R2可以是空腔160的内侧区域。例如,第二区域R2可以是空腔160的中心区域。
在这种情况下,可以基于布置有多个焊盘141a的区域来确定第一区域R1和第二区域R2。例如,第一区域R1可以是所述多个焊盘141a的布置区域的外侧区域。例如,第二区域R2可以是所述多个焊盘141a的布置区域的内侧区域。例如,第二区域R2可以是所述多个焊盘141a之间的区域。而且,第一区域R1可以是除了所述多个焊盘141a之间的区域之外的区域。更具体地,第一区域R1可以是底表面的外侧区域。此外,第二区域R2可以是底表面的中心区域。也就是说,第一区域R1可以围绕第二区域R2设置。
因此,空腔160的底表面可以包括对应于第一区域R1的第一底表面S1和对应于第二区域R2的第二底表面S2。
此外,第一底表面S1和第二底表面S2可以具有不同的高度。
优选地,第一底表面S1和第二底表面S2具有比焊盘141a的高度低的高度,并且可以布置在第一绝缘层的顶表面中的形成有空腔的区域上。
如上所述,焊盘141a可以具有第二高度H2。
此外,第一底表面S1可以具有小于第二高度H2的第三高度H3。此外,第二底表面S2可以具有第四高度H4,该第四高度H4小于第二高度H2和第三高度H3。
第三高度H3可以具有第二高度H2的95%或更小的水平。在这种情况下,对于每个位置,第一底表面S1可以具有不同的高度。因此,第三高度H3可以指第一底表面S1的平均高度。替选地,第三高度H3可以指第一底表面S1的每个位置的高度中的最大高度值。
在这种情况下,如上所述,第一底表面S1对于每个位置具有不同的高度。也就是说,第一底表面S1的第三高度H3可以具有根据位置而不同的值。
优选地,第一底表面S1的高度可以从外侧向内侧减小。例如,第一底表面S1可以在最靠近内壁的部分处具有最大高度。例如,第一底表面S1可以在与第二底表面S2相邻的部分处具有最小高度。
此外,第二底表面S2可以具有比第一底表面S1的高度小的高度,并且可以定位在空腔160内的多个焊盘141a之间。
在这种情况下,第二底表面S2可以具有比第一底表面S1的高度小的高度。此外,第二底表面S2可以具有根据位置而不同的高度。也就是说,第二底表面S2的第四高度H4可以具有根据位置而不同的值。
优选地,第二底表面S2的高度可以从外侧向内侧减小。例如,第二底表面S2可以在与焊盘141a的内侧相邻的部分(或与第一底表面相邻的部分)处具有最大高度。并且,第二底表面S2可以在中心部分中具有最小高度。也就是说,第二底表面S2的截面可以具有高度从外侧向内侧逐渐减小的V字形状。此外,第一底表面S1的截面可以具有高度从外侧向内侧减小的V字形状。
也就是说,在本实施例中,使用治具来形成空腔160。因此,上述实施例中的空腔160可以具有相同的上部宽度和下部宽度。
在这种情况下,可以在要形成空腔160的区域上布置有治具的状态下形成本实施例中的第二绝缘层120。因此,第二绝缘层120可以形成在除了布置有治具的区域之外的剩余区域中。也就是说,可以通过使布置有治具的区域敞口来形成第二绝缘层120。
这里,焊盘141a布置在要形成空腔160的区域中。而且,该治具可以定位在焊盘141a上。此时,焊盘141a具有一定高度,因此,在要形成空腔160的区域中,该治具能够以由于焊盘141a的高度而形成的预定间距彼此间隔开,而不接触第一绝缘层110的顶表面。此外,第二绝缘层120可以在布置有治具的状态下渗透到第一绝缘层和治具之间的区域中。此时,当层压该第二绝缘层120时,最大量的树脂渗透到相对接近的第一区域R1中,因此,其可以在第一底表面S1的最外侧部分处具有最大的高度。此外,当层压该第二绝缘层120时,树脂的渗透量随着距第一区域R1的距离增大而逐渐减小,因此,第二底表面S2的中心部分可以具有最小高度。
同时,第二实施例中的空腔可以形成在由单个层组成的第二绝缘层120中。
也就是说,根据第二实施例的电路板100中的空腔160可以形成为不贯穿第二绝缘层120。
换句话说,第二绝缘层120可以包括其中形成有空腔160的第一部分和除了该第一部分以外的第二部分。此外,该第一部分的厚度H3和H4可以不同于该第二部分的厚度H1。
优选地,该第二部分的厚度H1可以对应于第二绝缘层120的厚度。
该第二部分可以具有5μm至20μm的厚度。例如,该第二部分的厚度对应于由一层RCC组成的第二绝缘层120的厚度,因此可以具有5μm至20μm的厚度。
第一部分的厚度H3和H4可以小于第二部分的厚度H1。第一部分的厚度H3和H4可以由焊盘141a的厚度H2决定。优选地,第一部分的厚度H3和H4可以小于焊盘141a的厚度H2。
优选地,焊盘141a的厚度H2可以小于第二部分的厚度H1。例如,焊盘141a的厚度H2可以为5μm至10μm。
此外,第一部分的厚度H3和H4可以小于焊盘141a的厚度H3。例如,第一部分的厚度H3和H4可以是3μm至8μm。因此,第二绝缘层120的第一部分布置在第一绝缘层110上。在这种情况下,第二绝缘层120的第一部分可以暴露布置在第一绝缘层110上的焊盘141a的顶表面。同时,第一部分的厚度H3和H4对于每个区域可以是不同的。例如,第一部分的厚度可以从外侧向内侧变化。例如,第一部分的宽度可以从外侧向内侧逐渐减小。
也就是说,在本实施例中,空腔160被形成为使得空腔160不贯穿第二绝缘层120,并且第二绝缘层120的至少一部分保留在第一绝缘层110上。
在这种情况下,第二绝缘层120的剩余部分的厚度H3和H4小于要暴露在空腔160上的焊盘141a的厚度H2。因此,在本实施例中,在维持焊盘141a的形状的同时可以在不影响电子设备在焊盘141a上的安装的情形下形成空腔160。
此外,参考图1b和2b,空腔160包括内壁以及底表面S1和S2。
空腔160的底表面S1和S2可以具有预定的表面粗糙度。在这种情况下,在本实施例中,不执行附加工艺,使得空腔160的底表面S1和S2具有预定的表面粗糙度,底表面S1和S2可以通过在布置有治具的状态下形成第二绝缘层120而具有一定的表面粗糙度。
换句话说,空腔160的底表面S1和S2可以指第二绝缘层120的第一部分的顶表面。此外,第二绝缘层121的第一部分的顶表面的高度不是恒定的,而是可以具有偏差,这取决于位置。优选地,第二绝缘层121的第一部分的顶表面的高度可以从边缘部分向内侧部分变化。优选地,第二绝缘层120的第一部分的顶表面的高度可以随着离内壁的距离增加而减小。换句话说,空腔160的深度可以根据位置而变化。例如,空腔160的深度可以从外侧到内侧变化。例如,空腔160的深度可以从外侧向内侧逐渐增大。
在这种情况下,因为在形成本实施例中的空腔160时使用了矩形治具,所以内壁可以垂直于第二绝缘层的主表面。优选地,空腔160可以具有上部宽度和下部宽度彼此相等的形状。
在这种情况下,第二绝缘层的第一部分的高度或空腔160的深度可以由焊盘141a的位置决定。
也就是说,空腔160的底表面可以包括第一区域R1和第二区域R2。第一区域R1可以是空腔160的外侧区域。例如,第一区域R1可以是空腔160的边缘区域。第二区域R2可以是空腔160的内侧区域。例如,第二区域R2可以是空腔160的中心区域。
在这种情况下,第一区域R1和第二区域R2可以基于其中布置有多个焊盘141a的区域来确定。例如,第一区域R1可以是所述多个焊盘141a的布置区域的外侧区域,例如,第二区域R2可以是其中布置有多个焊盘141a的区域的内侧区域。例如,第二区域R2可以是多个焊盘141a之间的区域。而且,第一区域R1可以是除了所述多个焊盘141a之间的区域以外的区域。更具体地,第一区域R1可以是底表面的外侧区域。而且,第二区域R2可以是底表面的中心区域。也就是说,第一区域R1可以围绕第二区域R2形成。
因此,空腔160的底表面可以包括对应于第一区域R1的第一底表面S1和对应于第二区域R2的第二底表面S2。
此外,第一底表面S1和第二底表面S2可以具有不同的高度。
优选地,第一底表面S1和第二底表面S2具有比焊盘141a的高度低的高度,并且可以布置在第一绝缘层的顶表面中的形成有空腔的区域上。
如上所述,焊盘141a可以具有第二高度H2。
此外,第一底表面S1可以具有小于第二高度H2的第三高度H3。此外,第二底表面S2可以具有第四高度H4,该第四高度H4小于第二高度H2和第三高度H3。
第三高度H3可以具有第二高度H2的95%或更小的水平。在这种情况下,第一底表面S1可以对于每个位置具有不同的高度。因此,第三高度H3可以指第一底表面S1的平均高度。替选地,第三高度H3可以指第一底表面S1的每个位置的高度中的最大高度值。
在这种情况下,如上所述,第一底表面S1对于每个位置具有不同的高度。也就是说,第一底表面S1的第三高度H3可以具有根据位置而不同的值。
优选地,第一底表面S1的高度可以从外侧向内侧减小。例如,第一底表面S1可以在最靠近内壁的部分处具有最大高度。例如,第一底表面S1可以在与第二底表面S2相邻的部分处具有最小高度。
此外,第二底表面S2可以具有比第一底表面S1的高度小的高度,并且可以定位在空腔160内的多个焊盘141a之间。
在这种情况下,第二底表面S2可以具有比第一底表面S1的高度小的高度。此外,第二底表面S2可以具有根据位置而不同的高度。也就是说,第二底表面S2的第四高度H4可以具有根据位置而不同的值。
优选地,第二底表面S2的高度可以从外侧向内侧减小。例如,第二底表面S2可以在与焊盘141a的内侧相邻的部分(或者与第一底表面相邻的部分)处具有最大高度。并且,第二底表面S2可以在中心部分具有最小高度。也就是说,第二底表面S2的截面可以具有高度从外侧向内侧逐渐减小的V字形状。此外,第一底表面S1的截面可以具有高度从外侧向内侧减小的V字形状。
也就是说,在按照图1a和图2a的根据第一实施例的电路板100中,第二绝缘层120由多个RCC层组成,并且在由多个层组成的第二绝缘层120中形成空腔160。并且,在根据图1b和图2b的第二实施例的电路板100A中,第二绝缘层120由单个RCC层组成,并且在单层的第二绝缘层120中形成空腔160。
在下文中,将描述包括第一实施例中的电路板的结构的封装基板。
图3是示出了根据第一实施例的封装基板的视图。
参考图3,本实施例中的封装基板200包括图1所示的电路板100以及安装在电路板100的空腔160中的电子设备180。
参考图1a、图1b、图2a和图2b描述的电路板100可以用作用于安装电子设备180的封装基板200。
在这种情况下,因为上文已经详细描述了电路板100,所以将省略其描述。
电路板100包括空腔160,并且焊盘141a可以在空腔160中暴露。在这种情况下,第二-第一绝缘层121可以布置在除了在空腔160内形成焊盘141a的区域之外的区域中。然而,第二-第一绝缘层121的第一部分的高度低于焊盘141a的高度。因此,电子设备180可以稳定地安装在焊盘141a上,而不受第二绝缘层的第一部分影响。换句话说,当第二-第一绝缘层121的第一部分的高度高于焊盘141a的高度时,电子设备180可能以倾斜状态安装在焊盘141a上,此外,在与焊盘141a的电连接状态下可能发生缺陷。
在这种情况下,电子设备180可以是诸如芯片的电子部件,其可以被划分为有源器件和无源器件。此外,有源器件是主动使用非线性部分的器件,而无源器件是指即使存在线性和非线性特性也不使用非线性特性的器件。此外,无源器件可以包括晶体管、IC半导体芯片等,并且无源器件可以包括电容器、电阻器、电感器等。无源器件被安装在通用电路板上,以增加作为有源器件的半导体芯片的信号处理速度,或者执行滤波功能。
同时,连接部170可以布置在焊盘141a上。连接部170的平面形状可以是四边形。连接部170布置在焊盘141a上,并且在固定电子设备180的同时将电子设备180与焊盘141a电连接。为此,焊盘141a可以由导电材料形成。例如,连接部170可以是焊球。在连接部170中,异质材料可以被包含在焊料中。焊料可以由SnCu、SnPb和SnAgCu中的至少一种组成。另外,该异质材料可以包括Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd、Fe中的任一种。
同时,电子设备180的顶表面可以定位成高于电路板100的最上层的表面。然而,本实施例不限于此,并且取决于电子设备180的类型,电子设备180的顶表面可以布置在与电路板100的最上层的表面相同的高度处,或者可以以其它方式定位成较低。
图4是示出了根据第二实施例的封装基板的视图。
参考图4,本实施例中的封装基板200A包括电路板100以及安装在电路板100的空腔160中的电子设备180a。
另外,封装基板200A还包括布置在空腔160中以覆盖电子设备180a的模制层。
模制层190可以选择性地布置在空腔160中,以保护安装在空腔160中的电子设备180a。
模制层190可以由模制树脂形成,例如EMC(环氧树脂模制化合物)。然而,本实施例不限于此,而是,模制层190可以由除了EMC之外的各种其它模制树脂形成。
电路板100可以用作用于安装电子设备180a的封装基板200A。
电路板100包括空腔160,并且焊盘141a可以在空腔160中暴露。在这种情况下,第二-第一绝缘层121可以布置在除了在空腔160内形成焊盘141a的区域之外的区域中。然而,第二-第一绝缘层121的第一部分的高度低于焊盘141a的高度。因此,电子设备180a可以稳定地安装在焊盘141a上,而不受第二-第一绝缘层121的第一部分影响。换句话说,当第二-第一绝缘层121的第一部分的高度高于焊盘141a的高度时,电子设备180a可能以倾斜状态安装在焊盘141a上,此外,在与焊盘141a的电连接状态下可能发生缺陷。
在本实施例中,模制层190被布置成与空腔160的内壁及底表面S1和S2接触。在这种情况下,空腔160的底表面S1和S2可以具有根据位置而不同的高度。换句话说,底表面S1和S2不是平坦的并且可以具有预定确定的倾斜角。并且,如上所述的空腔160的结构能够增大与模制层190接触的表面积,因此,可以提高模制层190和电路板100之间的结合强度。
根据实施例,电路板包括空腔。这时,空腔160具有非贯穿结构,而不是具有贯穿第二绝缘层120的结构。这时,空腔160暴露了布置在第一绝缘层110上的焊盘141a。而且,空腔160的底表面被定位成低于焊盘141a的顶表面。而且,空腔160可以具有相同的上部宽度和下部宽度。此外,空腔160包括内壁和底表面,并且该底表面的高度可以从外侧向内侧减小。换句话说,空腔160的深度可以从外侧向内侧逐渐增大。
因此,在本实施例中,不必形成附加层来形成空腔160,因此能够减少工艺的数量。此外,在本实施例中,能够解决在去除附加层的过程由于焊盘141a的厚度变化或形状变化而导致的损耗,因此,能够提高产品可靠性。
根据实施例,电路板包括空腔。此外,电路板的空腔具有非贯穿结构,而不是具有贯穿第二绝缘层的结构。在这种情况下,该空腔暴露了布置在第一绝缘层的顶表面上的焊盘。在这种情况下,该空腔的底表面被定位成低于焊盘的顶表面。因此,在本实施例中,不必在第一绝缘层的顶表面上形成附加的阻止层以形成空腔,因此,可以省略诸如形成和去除所述停止层的过程。此外,本实施例可以解决由于在比较例中去除阻止层的过程中可能发生的焊盘的厚度或形状的变化而导致的可靠性问题,从而提高了产品可靠性。
此外,本实施例中的电路板的空腔包括底表面和内壁。在这种情况下,该空腔的底表面可以具有根据位置而不同的高度。换句话说,空腔的底表面可以具有高度从外侧向内侧逐渐减小的形状。因此,当在空腔的底表面上形成附加的模制层时,与模制层的接触面积可以增大,从而提高了产品可靠性。
此外,本实施例中的电路板的空腔是使用治具形成的。此外,空腔的形状可以对应于该治具的形状。例如,空腔的上部宽度和下部宽度可以彼此相等。在这种情况下,比较例中的空腔的内壁的倾斜角可以垂直于主表面。
与比较例相比,上述实施例能够减少内壁的倾斜角,因此,当布置相同的设备时,与比较例相比,本实施例可以使形成空腔所需的空间最小化,从而提高电路集成度。换句话说,本实施例可以形成内壁的基本上垂直的倾斜角,因此,与比较例相比,能够在相同的区域内形成更多电路,从而能够减少电路板的总体积。
在下文中,将参考附图描述根据实施例的制造电路板的方法。
图5至图9是示出了按照工艺顺序制造图1b中所示的电路板的方法的视图。
参考图5,可以制备第一绝缘层110,并且可以在第一绝缘层110的表面上形成第一电路图案141和第二电路图案142,并且可以形成第一过孔V1,该第一过孔V1贯穿第一绝缘层110并将第一电路图案141和第二电路图案142电连接。
金属层(未示出)被层叠在第一绝缘层110的表面上。可以通过在第一绝缘层110上化学镀包括铜的金属来形成该金属层。此外,与通过在第一绝缘层110上化学镀来形成金属层不同,可以使用覆铜板(CCL)。
当通过化学镀形成该金属层时,为第一绝缘层110的顶表面提供粗糙度,使得能够平滑地执行镀覆。然后,通过图案化该金属层,在第一绝缘层110的顶表面和底表面上分别形成第一电路图案141和第二电路图案142。在这种情况下,第一电路图案141可以包括焊盘141a,该焊盘141a通过连接部170连接到稍后安装在第一绝缘层110上的电子设备180和180a。
如上所述,第一电路图案141和第二电路图案142可以通过加成工艺、减成工艺、改进的半加成工艺(MSAP)和半加成工艺(SAP)方法形成,其是典型的电路板制造工艺,在此将省略其详细描述。
接下来,参考图6,治具300可以布置在第一绝缘层110的上部区域中的要形成空腔160的区域中。治具300可以具有与空腔160应当具有的形状相对应的形状。例如,治具300可以具有方形形状。
治具300可以由在稍后层积第二绝缘层120之后能够容易与第二绝缘层120分离的材料形成。例如,治具300可以由聚合物、陶瓷和金属中的至少一种形成,并且可以具有容易与第二绝缘层120分离的特性。
接下来,参考图7,可以在第一绝缘层110的上部分和下部分处执行层积第二绝缘层120和第三绝缘层130的工艺。
在这种情况下,第二绝缘层120可以具有单个层。此外,第三绝缘层130也可以具有单个层。
此外,第二绝缘层120和第三绝缘层130可以由RCC组成。
因此,第二绝缘层120和第三绝缘层130可以具有5μm至20μm的厚度。例如,当第二绝缘层120具有多层结构时,所述多个层中的每一个都可以具有5μm至20μm的厚度。另外,当第二绝缘层120具有单个层时,第二绝缘层120的所述单个层的厚度可以为5μm至20μm。
在这种情况下,治具300布置在第一绝缘层110上并且可以实质上不接触第一绝缘层110。也就是说,焊盘141a布置在第一绝缘层110的顶表面上,因此,治具300可以定位在焊盘141a上。
因此,在治具300的下表面与第一绝缘层110的顶表面之间存在与焊盘141a的高度相对应的空间。
此外,在层积第二绝缘层120的过程中,第二绝缘层120可以渗透到治具300与第一绝缘层110之间的空间中。
因此,当在布置于第一绝缘层110上的第二绝缘层120中形成空腔160时,本实施例的空腔160可以具有非贯穿结构,而不是具有贯穿第二绝缘层120的结构。也就是说,一般电路板中的空腔包括形成在第二绝缘层120上的内壁和与第一绝缘层110的顶表面相对应的底表面。在本实施例中,空腔160的内壁和底表面二者都可以形成在第二绝缘层120上。
同时,在上文中,在形成治具300之后执行层积第二绝缘层120的过程。然而,与此不同的是,治具300可以包括构成第二绝缘层120的RCC层。也就是说,包括空腔160的第二绝缘层120可以通过将RCC层在半固化状态下结合到治具300并将与RCC层结合的治具300层积在第一绝缘层110上而形成。
接下来,参考图8,在层积第二绝缘层120的状态下执行去除治具300的过程,使得可以在第二绝缘层120中形成空腔160。
接下来,参考图9,在本实施例中,可以执行在第二绝缘层120的表面上形成电路图案的过程。
此外,在本实施例中,可以执行在第三绝缘层130的表面上形成电路图案的过程。
此外,可以在第二绝缘层120和第三绝缘层130中执行形成过孔的过程,所述过孔用于将布置在不同层上的电路图案彼此电连接。
此外,当形成了电路图案和过孔时,在第二绝缘层120的顶表面和第三绝缘层130的下表面上形成保护层151和152。
第一保护层151和第二保护层152中的每一个都可以具有开口。例如,第一保护层151可以具有开口,该开口暴露了布置在第二绝缘层120的顶表面上的电路图案中的要暴露的电路图案的表面。
此外,第二保护层152可以具有开口,该开口暴露了布置在第三绝缘层130的下表面上的电路图案中的要暴露的电路图案的表面。
同时,在本实施例中,可以使用治具300以与第一和第二实施例不同的方式形成空腔160A。
图10是示出了根据第三实施例的电路板100B的视图。
参考图10,根据第三实施例的电路板包括如上所述的第一绝缘层110、第二绝缘层120和第三绝缘层130。此外,第一保护层151布置在第二绝缘层120的顶表面上,并且第二保护层152布置在第三绝缘层130的下表面上。
如在第三实施例中,空腔160A可以形成在由单个层组成的第二绝缘层120中。然而,空腔160A可以形成在由多个层组成的第二绝缘层120中。
同时,第三实施例中的电路板100B中的空腔160A可以形成为不贯穿第二绝缘层120。
换句话说,第二绝缘层120可以包括形成有空腔160A的第一部分和除了第一部分以外的第二部分。此外,该第一部分的厚度H3可以不同于该第二部分的厚度H1。
优选地,该第二部分的厚度H1可以对应于第二绝缘层120的厚度。
该第二部分可以具有5μm至20μm的厚度。例如,该第二部分的厚度对应于由一层RCC组成的第二绝缘层120的厚度,因此可以具有5μm至20μm的厚度。
该第一部分的厚度H3可以小于该第二部分的厚度H1。该第一部分的厚度H3可以由焊盘141a的厚度H2决定。优选地,该第一部分的厚度H3可以小于焊盘141a的厚度H2。
优选地,焊盘141a的厚度H2可以小于该第二部分的厚度H1。例如,焊盘141a的厚度H2可以为5μm至10μm。
此外,该第一部分的厚度H3可以小于焊盘141a的厚度H2。例如,该第一部分的厚度H3可以为3μm至8μm。因此,第二绝缘层120的第一部分布置在第一绝缘层110上。在这种情况下,第二绝缘层120的第一部分可以暴露布置在第一绝缘层110上的焊盘141a的顶表面。
也就是说,为了安装本实施例中的电子设备,空腔160A没有贯穿第二绝缘层120,并且空腔160是在第二绝缘层120的至少一部分保留在第一绝缘层110上的状态下形成的。
在这种情况下,第二绝缘层120的剩余部分的厚度H3小于要在空腔160上暴露的焊盘141a的厚度H2。因此,在本实施例中,在维持焊盘141a的形状的同时可以在不影响电子设备在焊盘141a上的安装的情况下形成空腔160。
空腔160A包括内壁S1、底表面S2、以及在内壁S1与底表面S2之间的边缘表面S3。
内壁S1可以垂直于第二绝缘层120的顶表面或底表面。此外,底表面S2可以平行于第二绝缘层120的顶表面或底表面。
此外,边缘表面S3可以将内壁S1和底表面S2连接。在这种情况下,边缘表面S3可以具有非垂直的弯曲表面。也就是说,可以在使用治具300在第二绝缘层120中形成具有一定深度的凹槽G的状态下通过执行附加工艺来形成本实施例中的空腔160A。在这种情况下,该附加工艺可以包括例如除胶渣工艺。
这里,当执行除胶渣工艺时,在除胶渣工艺中执行化学蚀刻,使得需要设置治具300和空腔160A之间的补偿区域。例如,通过治具300形成的凹槽G可以具有比空腔160A的区域小的区域。
在这种情况下,当执行除胶渣工艺时,对于蚀刻剂来说,与空腔160A的内壁S1相比相对难以渗透空腔160A的角部,因此,空腔160A的边缘表面S3可以具有弯曲表面。
此外,空腔160A的底表面S2可以因为除胶渣工艺而具有一定的粗糙度。另外,底表面S2的粗糙度能够提高与稍后的模制层的结合强度。例如,底表面S2可以因为除胶渣工艺而具有一定的曲线。
底表面S2可以具有第三高度H3。也就是说,焊盘141a可以具有第二高度H2。此外,底表面S2可以具有比第二高度H2小的第三高度H3。
底表面S2的第三高度H3可以具有在第二高度H2的30%到95%的范围内的水平。
也就是说,在根据图10的第三实施例中的电路板100b中,第二绝缘层120由单个RCC层组成,并且在单层的第二绝缘层120中形成空腔160A。在这种情况下,可以通过在治具300的按压工艺之后执行的除胶渣工艺形成空腔160A,因此,空腔160A可以包括内壁S1、底表面S2和弯曲边缘表面S3。
图11至图14是图示了按照工艺顺序制造图10中所示的电路板的方法的视图。
参考图11,可以制备第一绝缘层110,可以在第一绝缘层110的表面上形成第一电路图案141和第二电路图案142,并且可以形成第一过孔V1,该第一过孔V1贯穿第一绝缘层110并将第一电路图案141和第二电路图案142电连接。
在这种情况下,第一电路图案141可以包括焊盘141a,该焊盘141a通过连接部170连接到稍后安装在第一绝缘层110上的电子设备180和180a。
当形成第一绝缘层110时,可以执行在第一绝缘层110的顶表面上堆叠第二绝缘层120并在第一绝缘层110的下表面上堆叠第三绝缘层130的过程。此外,可以执行在第二绝缘层120的顶表面和第三绝缘层130的下表面上形成电路图案的过程。此外,可以执行在第二绝缘层120内部和第三绝缘层130内部形成过孔的过程。
因此,第二绝缘层120和第三绝缘层130可以具有5μm至20μm的厚度。例如,当第二绝缘层120具有多个层的结构时,所述多个层中的每一个可以具有5μm至20μm的厚度。此外,当第二绝缘层120具有单个层时,第二绝缘层120的所述单个层的厚度可以为5μm至20μm。
同时,在第二绝缘层120和第三绝缘层130布置在如上所述的第一绝缘层110上的状态下,可以执行使用治具300按压第二绝缘层120的工艺。
也就是说,治具300可以定位在第二绝缘层120上,因此可以执行治具300的按压工艺。
因此,如图12所示,可以在第二绝缘层120中形成具有预定的深度的凹槽G。在这种情况下,凹槽G的面积可以小于形成在第二绝缘层120中的空腔160A的面积。
治具300可以由在稍后层积第二绝缘层120之后能够容易地与第二绝缘层120分离的材料形成。例如,治具300可以由聚合物、陶瓷和金属中的至少一种形成,并且可以具有容易与第二绝缘层120分离的特性。
接下来,如图13所示,可以通过额外加工所形成的凹槽G而在第二绝缘层120中形成空腔160A。额外的工艺可以包括除胶渣工艺,但其不限于此。
也就是说,通过使用治具执行按压工艺和除胶渣工艺形成的空腔160A可以形成为不贯穿第二绝缘层120。
接下来,如图14所示,当形成空腔160A时,在第二绝缘层120的顶表面和第三绝缘层130的底表面上形成保护层151和152。
此外,在本实施例中,第二实施例和第三实施例的组合形状也是可能的。例如,可以另外对根据第二实施例的空腔执行除胶渣工艺,使得该空腔包括在内壁和底表面之间的弯曲边缘表面。
根据实施例,该电路板包括空腔。另外,该电路板的空腔具有非贯穿结构,而不是具有贯穿第二绝缘层的结构。在这种情况下,空腔暴露了布置在第一绝缘层的顶表面上的焊盘。在这种情况下,空腔的底表面被定位成低于该焊盘的顶表面。因此,在本实施例中,不必在第一绝缘层的顶表面上形成附加的阻止层以形成空腔,因此,可以省略诸如形成和去除所述阻止层的过程。此外,本实施例可以解决由于在比较例中去除阻止层的过程中可能发生的焊盘的厚度或形状的变化而导致的可靠性问题,从而提高了产品可靠性。
此外,本实施例中的电路板的空腔包括底表面和内壁。在这种情况下,该空腔的底表面可以具有根据位置而不同的高度。换句话说,该空腔的底表面可以具有高度从外侧向内侧逐渐减小的形状。因此,当在空腔的底表面上形成附加的模制层时,与模制层的接触面积可以增大,从而提高了产品可靠性。
此外,使用治具来形成本实施例中的电路板的空腔。此外,空腔的形状可以对应于该治具的形状。例如,空腔的上部宽度和下部宽度可以彼此相等。在这种情况下,比较例中的空腔的内壁的倾斜角可以垂直于主表面。
与比较例相比,上述实施例能够减小内壁的倾斜角,因此,当布置相同的设备时,与比较例相比,本实施例可以使形成空腔所需的空间最小化,从而提高电路集成度。换句话说,本实施例可以形成内壁的基本上垂直的倾斜角,因此,与比较例相比,能够在相同的区域内形成更多电路,从而能够减小电路板的总体积。
在上述实施例中描述的特征、结构、效果等被包括在至少一个实施例中,并且不一定仅限于一个实施例。另外,在每个实施例中图示的特征、结构、效果等能够由实施例所属领域的普通技术人员对其它实施例进行组合或变型。因此,与这样的组合和变型有关的内容应被解释为包括在这些实施例的范围内。
在上文中,已经主要描述了实施例,但这仅仅是示例,并非限制实施例,实施例所属领域的普通技术人员将理解,在不脱离本实施例的本质特性的情况下,以上未图示的各种变型和应用是可能的。例如,能够通过变型来实现实施例中具体示出的每个部件。而且,与这种变型和应用有关的差异应被解释为包括在所附权利要求书中阐述的实施例的范围内。
Claims (10)
1.一种电路板,包括:
第一绝缘层;
第二绝缘层,所述第二绝缘层布置在所述第一绝缘层上并包括空腔;以及
多个焊盘,所述多个焊盘布置在所述第一绝缘层上并具有通过所述空腔暴露的顶表面;
其中,所述第二绝缘层的所述空腔包括:
底表面,所述底表面被定位成高于所述第一绝缘层的顶表面;和
内壁,所述内壁从所述底表面延伸,
其中,所述内壁垂直于所述第二绝缘层的顶表面或底表面,
其中,所述空腔的所述底表面包括:
第一底表面,所述第一底表面被定位成低于所述焊盘的顶表面并且定位在所述多个焊盘的布置区域外;和
第二底表面,所述第二底表面被定位成低于所述焊盘的顶表面并且定位在所述多个焊盘的所述布置区域内,并且
其中,所述第一底表面的高度不同于所述第二底表面的高度。
2.根据权利要求1所述的电路板,其中,所述第一底表面的高度大于所述第二底表面的高度。
3.根据权利要求1所述的电路板,其中,所述第一底表面和所述第二底表面中的至少一个底表面的高度从外侧向内侧减小。
4.根据权利要求3所述的电路板,其中,所述第一底表面和所述第二底表面的组合形状具有V字形状。
5.根据权利要求1所述的电路板,其中,所述空腔的上部宽度与所述空腔的下部宽度相同。
6.根据权利要求1所述的电路板,其中,所述第二绝缘层的厚度具有5um至20um的范围。
7.根据权利要求6所述的电路板,其中,所述第二绝缘层包括RCC(树脂涂覆铜)。
8.根据权利要求1所述的电路板,其中,所述空腔包括在所述内壁和所述底表面之间的边缘表面,并且
其中,所述边缘表面具有弯曲表面。
9.一种封装基板,包括:
第一绝缘层;
第二绝缘层,所述第二绝缘层布置在所述第一绝缘层上并包括空腔;
多个焊盘,所述多个焊盘布置在所述第一绝缘层上并具有通过所述空腔暴露的顶表面;
连接部,所述连接部布置在所述多个焊盘上;以及
电子设备,所述电子设备布置在所述连接部上,
其中,所述第二绝缘层的所述空腔包括:
底表面,所述底表面被定位成高于所述第一绝缘层的顶表面;
内壁,所述内壁从所述底表面延伸;以及
在所述内壁和所述底表面之间的边缘表面,
其中,所述内壁垂直于所述第二绝缘层的顶表面或底表面,并且
其中,所述边缘表面具有弯曲表面。
10.根据权利要求9所述的封装基板,其中,所述空腔的所述底表面包括:
第一底表面,所述第一底表面被定位成低于所述焊盘的顶表面并且定位在所述多个焊盘的布置区域外;和
第二底表面,所述第二底表面被定位成低于所述焊盘的顶表面并且定位在所述多个焊盘的所述布置区域内,并且
其中,所述第一底表面的高度不同于所述第二底表面的高度。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2021/005262 WO2022231016A1 (ko) | 2021-04-26 | 2021-04-26 | 회로기판 및 이를 포함하는 패키지 기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116982415A true CN116982415A (zh) | 2023-10-31 |
Family
ID=83846946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180094750.8A Pending CN116982415A (zh) | 2021-04-26 | 2021-04-26 | 电路板和包括该电路板的封装基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240120243A1 (zh) |
CN (1) | CN116982415A (zh) |
WO (1) | WO2022231016A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101518163B (zh) * | 2006-09-21 | 2011-06-08 | 株式会社大昌电子 | 刚挠性印刷电路板及该刚挠性印刷电路板的制造方法 |
JP2015043406A (ja) * | 2013-04-25 | 2015-03-05 | 三菱製紙株式会社 | プリント配線板 |
KR20200051215A (ko) * | 2018-11-05 | 2020-05-13 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 구조물 |
KR20210000105A (ko) * | 2019-06-24 | 2021-01-04 | 엘지이노텍 주식회사 | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 |
KR20210121776A (ko) * | 2020-03-31 | 2021-10-08 | 엘지이노텍 주식회사 | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 |
-
2021
- 2021-04-26 US US18/263,603 patent/US20240120243A1/en active Pending
- 2021-04-26 WO PCT/KR2021/005262 patent/WO2022231016A1/ko active Application Filing
- 2021-04-26 CN CN202180094750.8A patent/CN116982415A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022231016A1 (ko) | 2022-11-03 |
US20240120243A1 (en) | 2024-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11842893B2 (en) | Printed circuit board and package substrate including same | |
US20220377902A1 (en) | Printed circuit board | |
KR20210121776A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
KR102647325B1 (ko) | 회로기판 및 이를 포함하는 반도체 패키지 | |
US11039536B2 (en) | Printed circuit board and printed circuit board strip | |
KR20210112779A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
EP4216267A1 (en) | Circuit board | |
CN113491175B (zh) | 电路板 | |
CN116982415A (zh) | 电路板和包括该电路板的封装基板 | |
KR20220001183A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
US20240138077A1 (en) | Circuit board and package substrate comprising same | |
KR20210030733A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
US20230290716A1 (en) | Circuit board | |
KR20220001202A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
CN113196890B (zh) | 印刷电路板 | |
KR20220001193A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
JP2022536272A (ja) | プリント回路基板 | |
KR20230009126A (ko) | 회로기판 및 이를 포함하는 패키지 기판 | |
KR20210155981A (ko) | 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |