CN116981347A - 相变材料、相变存储芯片、存储设备和电子设备 - Google Patents

Abstract

本申请提供了一种相变材料、相变存储芯片、存储设备和电子设备。该相变材料包括M‑Bi‑Se合金材料，所述M选自碳族元素或硼族元素。其中，该相变材料具有更短的晶化时间，更低的晶态和非晶态的密度变化差异，进而提高相变存储器的响应速度，延长相变存储器的使用寿命。

Description

相变材料、相变存储芯片、存储设备和电子设备

技术领域

本申请涉及数据存储领域，具体涉及一种相变材料、相变存储芯片、存储设备和电子设备。

背景技术

进入信息时代，数据信息呈指数型增长，传统的存储器已无法满足人们对于海量数据的存储需求。相变存储器(phase change memory，PCM)是一种基于硫系化合物的新型非易失性固态存储器，存储信息的原理是根据其非晶态和晶态之间转变的电阻率的显著差异进行存储。与其他非易失性存储器相比，相变存储器是可扩展的，并且具有低功耗，低成本等优点，因此相变存储器在未来有望成为新一代的存储器。

目前最主流最成熟的相变材料体系是Ge-Sb-Te体系，已开发的相变存储器就是基于Ge-Sb-Te合金进行研究的。随着存储技术朝着低时延、高稳定性、高密度发展，对存储材料提出了更高的要求。随着人们对存储需求的提高，Ge-Sb-Te体系材料暴露出以下缺点，1)该体系的相变存储器的晶化时间需要百纳秒量级，相变速度有待进一步提升，不具备目前的低时延要求；2)该体系的相变存储器的晶态和非晶态的密度变化差异较大(约为8％)，反复操作容易导致器件失效。

发明内容

本申请提供了一种相变材料、相变存储芯片、存储设备和电子设备，以缩短相变材料的晶化时间，降低晶态和非晶态的密度变化差异，进而提高相变存储芯片以及存储设备的响应速度，延长相变存储芯片以及存储设备的使用寿命。

第一方面，本申请提供一种相变材料，该相变材料包括M-Bi-Se合金材料，M选自碳族元素或硼族元素。

其中，碳族元素例如可选自C、Si、Ge、Sn或Pb中的至少一种。硼族元素例如可选自B、Al、Ga或In中的至少一种。M可选自碳族元素C、Si、Ge、Sn、Pb、Ge及硼族元素B、Al、Ga、In中的至少一个。

本申请的相变材料为一种全新的相变材料，其具有超快的晶化速度，显示出低时延的优点。另外，该体系的相变材料，晶态和非晶态的密度变化差异小，一般低于5％，可减少相变存储器在多次操作后由于密度变化差异过大而导致失效，提高相变存储器的使用寿命。

在一种可选的实现方式中，通过对相变材料施加电压，相变材料可在低组态与高阻态之间转换，其中，相变材料的高阻态的电阻率与低组态的电阻率的差值至少为两个数量级。其中，高阻态可对应相变材料的非晶态结构，低阻态可对应相变材料的晶态结构。

在一种可选的实现方式中，相变材料可为Ge-Bi-Se，其中，按原子百分比计，Ge的原子个数百分含量x为0％＜x≤50％，Bi的原子个数百分含量y为5％≤y≤80％，Se的原子个数百分含量z为20％≤z＜95％，其中，x+y+z＝1。在一种可选的实现方式中，相变材料可为Ge₂Bi₂Se₅、Ge₁Bi₂Se₄或Ge₁Bi₄Se₇中的至少一种。

相变材料Ge₂Bi₂Se₅、Ge₁Bi₂Se₄或Ge₁Bi₄Se₇，其晶化时间在100ps以下，由其制备的相变存储器，相比传统Ge-Sb-Te体系的相变存储器，具有更快的操作速度。

在一种可选的实现方式中，相变材料包括Pb-Bi-Se，按原子百分比计，Pb的原子个数百分含量x为0％＜x≤50％，Bi的原子个数百分含量y为5％≤y≤80％，Se的原子个数百分含量z为20％≤z＜95％，其中，x+y+z＝1。在一种可选的实现方式中，相变材料为Pb₂Bi₂Se₅。

相变材料Pb₂Bi₂Se₅，其晶化时间在100ps以下，由其制备的相变存储器，相比传统Ge-Sb-Te体系的相变存储器，具有更快的操作速度。

在一种可选的实现方式中，相变材料中包含掺杂元素，掺杂元素选自C、N、Si、O、Hf、Zr、Ta、In、Ge、Sb、Sn、Te或硼族元素中的至少一种。其中，硼族元素例如可为B、Al、Ga或In中的至少一种。

在一种可选的实现方式中，掺杂元素在相变材料中的原子个数百分比为0.1％～20％。在一种可选的实现方式中，掺杂元素在相变材料中的原子个数百分比为0.1％～10％。

通过添加掺杂元素，可以达到细化晶粒，增加体系的热稳定性的效果；并且可以避免元素偏析，减少元素偏析带来的器件失效，从而提高器件的寿命。如掺入掺杂N元素后，体系中可形成稳定的氮化物，能有效的提高相变材料的结晶温度，增加该体系的热稳定性，减少元素偏析现象。

第二方面，本申请还提供一种相变存储芯片，该相变存储芯片可包括多个存储单元，多个所述存储单元形成存储单元阵列，每个所述存储单元包括第一电极、相变层和第二电极，所述相变层位于所述第一电极和所述第二电极之间，所述相变层利用如本申请第一方面的相变材料制成。

该相变存储芯片具有响应速度快，使用寿命长的优势。

一种可选的实现方式中，所述相变层的厚度为20～200nm。

在一种可选的实现方式中，每个所述存储单元还包括与所述相变层接触的缓冲层；其中，所述缓冲层由碳、第一金属、第一金属的氮化物、第二金属的碲化物中的一种制成；所述第一金属包括W、Ta以及Ti中的至少一种，所述第二金属包括Zr、Cr、Al、Sc、Y、Ta、Hf、Er、In、Ge、Bi、Ti、Ga以及Sn中的至少一种。

在该实现方式中，引入与相变层接触的缓冲层，可以进一步提升相变层以及存储芯片的性能。具体而言，当缓冲层的材质为碳时，缓冲层可以提高相变层的隔热效果，降低相变存储芯片的操作功耗，同时可以避免相变层中的元素扩散，并将增加相变层和电极之间的黏附效果。当缓冲层的材质为W、Ta、Ti等第一金属时，缓冲层可以避免相变材料中元素扩散，也可以增加相变层和电极之间的黏附效果。当缓冲层的材质为第一金属的氮化物时，缓冲层可以增加相变层和电极之间的粘附效果、提升相变材料的加热效率、减小电阻漂移、以及修复相变材料界面空洞，并将增加相变层和电极之间的黏附效果等。当缓冲层的材质为Zr、Cr、Al、Sc、Y、Ta、Hf、Er、In、Ge、Bi、Ti、Ga、Sn等第二金属的碲化物时，缓冲层可以作为相变材料的结晶模板，可以加速相变材料从非晶态向晶态的转换速度，从而可以降低相变存储芯片的操作时延，并且可以提高相变存储芯片的加热效率，降低相变存储芯片的操作功耗。

在一种可选的实施方式中，缓冲层位于相变层和第一电极之间；或者，缓冲层位于所述相变层和第二电极之间；或者，相变层具有凹槽，缓冲层位于相变层的凹槽中；或者，缓冲层具有凹槽，相变层位于缓冲层的凹槽中。

在该实现方式中，相变层和缓冲层可以采用多种接触方式，使得相变存储芯片可以灵活实现，便于制备。

第三方面，本申请还提供一种存储设备，该存储设备可包括控制器和如本申请第二方面的相变存储芯片，所述相变存储芯片用于存储数据，所述控制器用于向所述相变存储芯片写入数据或者从所述相变存储芯片读取数据。

第四方面，本申请还提供一种电子设备，该电子设备可包括处理器和本申请第三方面的存储设备，所述存储设备用于存储数据，所述处理器用于向所述存储设备写入数据或者从所述存储设备读取数据。

本申请实施方式提供的相变存储芯片较快的响应速度，在应用到存储级内存时，使得存储级内存具有较快的响应速度，进而可以提高所在存储设备以及电子设备的使用寿命。

其中，本申请上述各可能实现方式中的数据，例如掺杂元素的掺杂量、相变层的厚度等数据，在测量时，工程测量误差范围内的数值均应理解为在本申请所限定的范围内。

附图说明

图1A为本申请实施例提供的一种相变存储单元的结构示意图；

图1B为本申请实施例提供的另一种相变存储单元的结构示意图；

图2为本申请实施例提供的一种相变存储单元阵列的结构示意图；

图3为Ge₂Bi₂Se₅材料晶化过程中原子模型示意图；

图4为非晶态Ge₂Bi₂Se₅的部分对关联函数图；

图5为非晶态Ge₂Bi₂Se₅的部分键角分布函数图；

图6为Ge₁Bi₄Se₇材料在120ps晶化时间的原子模型示意图；

图7为Ge₁Bi₂Se₄材料在120ps晶化时间的原子模型示意图；

图8为利用第一性原理计算非晶态Pb₂Bi₂Se₅的不可约环统计分布图；

图9A为本申请实施例提供的一种相变存储单元阵列的结构示意图；

图9B为本申请实施例提供的一种相变存储单元阵列的结构示意图；

图9C为本申请实施例提供的一种相变存储单元阵列的结构示意图；

图9D为本申请实施例提供的一种相变存储单元阵列的结构示意图；

图9E为本申请实施例提供的一种相变存储单元阵列的结构示意图；

图10为本申请实施例提供的一种存储设备的结构示意图；

图11为本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

为方便理解，下面先对本申请相变材料的应用场景做解释说明。

相变存储芯片以一种利用相变材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据的芯片。具体而言，在晶体状态下，相变材料中的原子有序排列，使得相变材料具有长距离的原子能级和较高的自由电子密度，从而使得相变材料具有较低的电阻率，因此，可以将相变材料的晶态称为低阻态。在非晶状态下，相变材料中的原子无序排列，使得相变材料具有短距离的原子能级和较低的自由电子密度，从而使得相变材料具有较高的电阻率，因此，可以将相变材料的非晶态称为高阻态。其中，可以设定低阻态的相变材料对应“0”和“1”中的一个，高阻态的相变材料对应“0”和“1”中的另一个。

当向相变材料施加特定的脉冲电压时，相变材料可在高阻态与低阻态之间转换。具体而言，可以给相变存储芯片施加一个高而窄的电脉冲(可称之为reset脉冲)，使得相变材料从低阻态转化为高阻态。可以给相变存储芯片施加一个低而宽的电脉冲(可称之为set脉冲)，使得相变材料从高阻态转化为低阻态。由此，可以实现相变材料的写操作。

另外，相变材料的高阻态和低阻态分别对应不同的比特值。如此，可以向相变材料施加较低的读电压(不能促使相变材料在高阻态与低阻态之间转换的电压)，来读取相变材料的电阻值，实现读操作。

其中，一个相变存储芯片可包括多个存储单元，其中，存储单元是指相变存储芯片中用于存储一个比特值(“0”或“1”)的存储单元。图1A示出了一个存储单元110的一种实现形式，以及对应的选通管120。如图1A所示，存储单元110可以包括第一电极111、第二电极112，以及位于第一电极111和第二电极112之间的相变层113。其中，相变层113由相变材料制成。通过第一电极111和第二电极112向相变层113施加电压或电流，以实现写操作或读操作。

其中，在写入时，给字线130施加电流或电压，使字线130处于高电位，选通管120导通，然后向位线140施加电流或电压，使存储单元的相变层在高阻态与低组态之间转化，以进行写操作。在读出时，列选择电路给位线140加一个小的预设电位(该预设电位不会使存储单元的阻态发生变化)。如上所述，字线130处于高电位，会影响位线140上的电位，其中，影响大小与存储单元的电阻大小相关。字线130对位线140上的电位的影响相当于存储单元输出了信号，影响结果(受字线130影响后，位线140上的电位)相当于输出的信号。将该影响结果与一个参考电位进行比较，从而确定存储单元的电阻状态，根据电阻状态确定存储单元所存储的数据。其中，列选择电路将在下文进行介绍，此处不再赘述。

图1B示出了存储单元110的另一种实现方式。该存储单元110可以包括依次相邻的第一电极111、相变层113、第二电极112、选通层116(也可以称为选通管116)、第三电极117。其中，相变层113可包括相变材料。可以向第一电极111和第二电极112之间的相变层113施加电压或电流，以实现写操作或读操作。

具体而言，第二电极112可以通过选通层116、第三电极117连接到字线130。其中，当选通层116两端的电压差超过选通层116的阈值转变电压V_th时，选通层116导通，选通层116两端电压降低，导致更多电压施加到相变层113两端，从而可以实现写操作或读操作。

图2示出了一种相变存储芯片，包括存储单元阵列和外围电路。其中，存储单元阵列由多个存储单元交叉排布，形成高密度的存储阵列。其中，存储单元110可以为该存储单元阵列中的一个存储单元。存储单元110可以采用图1A所示的结构，也可以采用图1B所示的结构。另外，当存储单元阵列中存储单元具体为图1A所示的结构时，存储单元阵列还包括存储单元的选通晶体管(图2未示出)。对于存储单元而言，当位线和字线被同时选中，且选通器处于导通状态时，该存储单元处于选中状态，否则，该存储单元处于未选中状态。处理器(未示出)可以通过行选择电路选择字线130，通过列选择电路选择位线140，并控制选通晶体管120导通，从而选中存储单元110。读写(R/W)电路可以接收处理器的命令，并根据该命令，控制行选择电路、列选择电路，通过字线130、位线140向存储单元110施加电压，以进行读操作或写操作。其中，驱动电路VS1可以在行选择电路的控制下，通过字线130向存储单元110施加电压，驱动电路VS2可以在列选择电路的控制下，通过位线140向存储单元110施加电压。

上文示例介绍了本申请实施例提供的相变存储芯片以及存储单元的结构。接下来，介绍相变材料。

相变材料的相变速度(高阻态与低阻态之间转换所需的时间)、晶态和非晶态的密度变化等性能，对相变存储芯片的操作时延、寿命以及可靠性具有重要影响。传统的相变材料为Ge-Sb-Te体系相变材料，但是随着存储需求的提高，Ge-Sb-Te体系材料已不能满足低延时的要求。

为了获得晶化时间短、相变速度快且密度变化小的相变材料，本申请实施例的M-Bi-Se合金材料作为新的相变材料，其中，M选自碳族元素或硼族元素。作为示例性说明，碳族元素可为C、Si、Ge、Sn或Pb中的至少一种。硼族元素例如可选自B、Al、Ga或In中的至少一种。M可选自碳族元素C、Si、Ge、Sn、Pb、Ge及硼族元素B、Al、Ga、In中的至少一个。

以碳族元素为例，M可选自Ge或Pb。

当M为Ge时，相变材料可包括Ge-Bi-Se，按原子百分比计，Ge的原子个数百分含量可为0％＜x≤50％，Bi的原子个数百分含量y为5％≤y≤80％，Se的原子个数百分含量z为20％≤z＜95％，其中，x+y+z＝1。其中，x的下限值可为0.1％、0.5％、1％、2％、5％、6％或8％等数值，x的上限值可为50％、45％、43％、40％、35％或30％等数值；y的下限值可为5％、8％、10％、12％、15％、18％或20％等数值，y的上限值可为80％、75％、70％、65％、60％或55％等数值；z的下限值可为20％、22％、25％、30％、32％、35％或40％等数值，z的上限值可为95％、90％、85％、82％、80％或75％等数值。在一种可选的实施例中，相变材料为Ge₂Bi₂Se₅、Ge₁Bi₂Se₄或Ge₁Bi₄Se₇中的至少一种。

当M为Pb时，相变材料可包括Pb-Bi-Se，按原子百分比计，Pb的原子个数百分含量为0％＜x≤50％，Bi的原子个数百分含量y为5％≤y≤80％，Se的原子个数百分含量z为20％≤z＜95％，其中，x+y+z＝1。其中，x的下限值可为0.1％、0.5％、1％、2％、5％、6％或8％等数值，x的上限值可为50％、45％、43％、40％、35％或30％等数值；y的下限值可为5％、8％、10％、12％、15％、18％或20％等数值，y的上限值可为80％、75％、70％、65％、60％或55％等数值；z的下限值可为20％、22％、25％、30％、32％、35％或40％等数值，z的上限值可为95％、90％、85％、82％、80％或75％等数值。在一种可选的实施例中，相变材料为Pb₂Bi₂Se₅。

其中，上述相变材料可采用磁控溅射法、蒸发法、化学气相沉积法、等离子增强化学气相沉积法、低压化学气相沉积法、金属化合物气相沉积法、分子束外延法、原子气相沉积法或原子层沉积法制备。在制备相变存储器时，可利用上述方法在相变存储器中形成20～200nm的薄膜作为相变层。

下面以磁控溅射法为例，说明本申请相变材料的具体制备过程。

利用磁控溅射法制备Ge₂Bi₂Se₅相变材料薄膜的方法包括如下步骤：

S1、根据相变材料薄膜的尺寸选取相应尺寸的基片，清洗基片；

S2、准备适当尺寸且原子百分比纯度不低于99.99％的Ge₂Bi₂Se₅合金靶；

S3、在高纯氩气气氛下，本底真空度小于3.0×10^-4Pa，采用Ge₂Bi₂Se₅合金靶共溅射，溅射压强介于0.40Pa～0.5Pa之间，高纯氩气中氩气体积百分比均达到99.999％；相变材料薄膜的厚度为20～200nm。

在一种实施例中，相变材料中可添加掺杂元素，掺杂元素选自C、N、Si、O、Hf、Zr、Ta、In、Ge、Sb、Sn、Te或硼族元素中的至少一种。其中，硼族元素例如可为B、Al、Ga或In中的至少一种。在一种可选的实现方式中，掺杂元素在相变材料中的原子个数百分比为0.1％～20％。在一种可选的实现方式中，掺杂元素在相变材料中的原子个数百分比为0.1％～10％。

通过添加掺杂元素，可以达到细化晶粒，增加体系的热稳定性的效果；并且可以避免元素偏析，减少元素偏析带来的器件失效，从而提高器件的寿命。如掺入掺杂N元素后，体系中可形成稳定的氮化物，能有效的提高相变材料的结晶温度，增加该体系的热稳定性，减少元素偏析现象。

在一种可选的实现方式中，通过对相变材料施加电压，相变材料可在低组态与高阻态之间转换，其中，相变材料的高阻态的电阻率与低组态的电阻率的差值至少为两个数量级，以满足相变存储的要求。其中，高阻态对应掺杂相变材料的非晶态结构，低阻态对应掺杂相变材料的晶态结构。

下面以具体合金材料为例，对其性能做进一步详细说明。

实施例1

相变材料Ge₂Bi₂Se₅

建立Ge₂Bi₂Se₅立方模型，将其高温熔化，建立晶化过程模型。图3是使用VESTA建模软件绘制的Ge₂Bi₂Se₅材料晶化过程中原子模型示意图，其中(a)、(b)、(c)分别给出了结晶过程中0ps、60ps和120ps三个时间点的原子结构图，为了加快结晶速度，左右两侧的晶面是固定的。如图3所示，当体系刚开始晶化时(0ps)，体系整体处于无序的状态；当晶化至60ps时，Ge₂Bi₂Se₅中的部分原子已找到能量最低的位置，形成部分有序的网格，另外部分原子仍处于无序位置；当晶化至120ps时，Ge₂Bi₂Se₅体系基本已完成晶化过程，原子在各自的位置小幅度震荡，体系整体能量处于较稳定的状态。以同样的模拟方法对Ge₂Sb₂Te₅体系材料进行模拟，Ge₂Bi₂Se₅体系的晶化速度远快于传统的Ge₂Sb₂Te₅体系(晶化时间一般在170ps以上)。因此，Ge₂Bi₂Se₅体系具有更快的晶化速度，可作为新型相变材料。

图4是利用第一性原理计算非晶态Ge₂Bi₂Se₅的部分对关联函数，分别为Ge-Se、Bi-Se、Ge-Bi三种异质键，以及Ge-Ge、Bi-Bi和Se-Se三种同质键。如图4所示，Ge原子倾向于与Se原子和Ge原子结合，Bi原子也倾向于与Se原子结合；对于同质键而言，Ge-Ge键较多，第一峰对应的r在2.7埃，距离较近，说明Ge-Ge键在第一近邻的范围内成键；而Bi-Bi与Se-Se的第一峰对应r在4埃附近，说明Bi-Bi与Se-Se成键较远，可在第二近邻的位置。Ge-Ge同质键的形成可以稳固非晶体系内四面体的局域结构，从而增加Ge₂Bi₂Se₅的非晶稳定性，因此利用Ge₂Bi₂Se₅制备得到的相变存储器具有较强的数据保持能力。

图5是利用第一性原理计算非晶态Ge₂Bi₂Se₅的部分键角分布函数，如图5所示，对于Ge-Se-Ge所构成的键角分布函数，主峰位于90°，另外在167°附近有一个小峰，这是八面体的特征峰位；对于其它几种键角分布函数，其主峰为基本位于90°附近。Bi-Bi-Se的曲线毛刺较多且主峰位不明显，在60°附近仍存在峰位，说明以该种组态存在的短程序可能为三角组态，可能较为复杂。总体而言，非晶态Ge₂Bi₂Se₅体系中主要的短程序结构为扭曲的八面体构型。八面体构型为相变材料的指纹特征结构，并且较多的八面体短程序结构可以加速相变材料的结晶速度，由此，也可证明Ge₂Bi₂Se₅材料具有更快的晶化速度。

通过计算Ge₂Bi₂Se₅材料在晶态和非晶态下的密度变化，发现该材料在两种状态的密度变化差异仅为4.803％，可减少相变存储器由于密度变化过大而导致的失效。

实施例2

相变材料Ge₁Bi₄Se₇

图6是使用VESTA建模软件绘制的Ge₁Bi₄Se₇材料在120ps晶化时间的原子模型示意图，如图6所示，当结晶过程进行到120ps时，Ge₁Bi₄Se₇已经形成了整体有序的网格结构，体系的能量只在小范围内波动，基本处于稳定状态，证明此时Ge₁Bi₄Se₇已经完成结晶。因此，Ge₁Bi₄Se₇与实施例1提出的Ge₂Bi₂Se₅一样，同样具有较快的晶化速度这一优点。

实施例3

相变材料Ge₁Bi₂Se₄

图7是使用VESTA建模软件绘制的Ge₁Bi₂Se₄材料在120ps晶化时间的原子模型示意图，如图7所示，当结晶过程进行到120ps时，Ge₁Bi₂Se₄已经形成了整体有序的网格结构，体系的能量只在小范围内波动，基本处于稳定状态，证明此时Ge₁Bi₂Se₄已经完成结晶。因此，Ge₁Bi₂Se₄与实施例1提出的Ge₂Bi₂Se₅一样，同样具有较快的晶化速度这一优点。

实施例4

相变材料Pb₂Bi₂Se₅

图8是利用第一性原理计算非晶态Pb₂Bi₂Se₅的不可约环统计分布，如图8所示，非晶态Pb₂Bi₂Se₅的奇偶环的占比差异非常明显，证明非晶态Pb₂Bi₂Se₅体系中的同质键很少，在结晶过程中，减少同质键之间的断键过程，有利于快速相变；除此以外，由于四元环作为相变材料的在结晶过程中的最小结晶前驱体，在非晶态Pb₂Bi₂Se₅体系中四元环的占比较高，因此Pb₂Bi₂Se₅同样具有较快的结晶速度。

上文介绍本申请实施例提供的相变材料的元素成分、制备方法以及性能。接下来，介绍本申请实施例提供的相变材料所参与形成的相变存储芯片。

本申请实施例提供的相变存储芯片可以包括相变存储单元存储阵列和外围电路。具体可以参考上文对图2所示实施例的介绍，在此不再赘述。其中，相变存储单元阵列可以由多个存储单元组成。在一些实施例中，存储单元110的结构可以参考图1A所示的结构实现。在一些实施例中，存储单元110的结构可以参考图1B所示的结构实现。参照图1A或图1B，存储单元110中的相变层113可以为本申请实施例提供的相变存储材料。

继续参照图1A或图1B，存储单元110还可以包括缓冲层114。缓冲层114和相变层113接触，并且也位于第一电极111和第二电极112之间。在存储单元110中引入与相变层113接触的缓冲层114，可以进一步提升相变层113的性能。

接下来，结合示例介绍缓冲层114和相变层113的之间位置关系。

图9A至图9E分别为一种实施例的相变存储单元的结构示意图。参阅图9A，缓冲层114与相变层113接触，且缓冲层114位于相变层113和第一电极111之间。在另一个说明性示例中，参阅图9B，缓冲层114与相变层113接触，且缓冲层114位于相变层113和第二电极112之间。在又一个说明性示例中，参阅图9C，存储单元110包括两个缓冲层114，每个缓冲层114均与相变层113接触。其中一个缓冲层114位于相变层113和第一电极111之间，另一个缓冲层114位于相变层113和第二电极112之间。两个缓冲层114的材质可以相同，也可以不同。在又一个说明性示例中，参阅图9D，相变层113具有凹槽，缓冲层114位于相变层113的凹槽中，且和相变层113接触。也就是说，相变层113环绕缓冲层114。在又一个说明性示例中，参阅图9E，缓冲层114具有凹槽，相变层113位于缓冲层114的凹槽中，且和缓冲层114接触。也就是说，缓冲层114环绕相变层113。

上文以图9A-图9E所示的结构为例，举例介绍了相变层113和缓冲层114的位置关系，但并非穷举。在其他实施例中，相变层113和缓冲层114还可以具有其他位置关系，在此不再一一列举。

参阅图10，本申请实施例提供了一种存储设备900，包括相变存储芯片910和控制器920。其中，相变存储芯片910可以用于存储数据，控制器920可以用于向相变存储芯片910写入数据或者从相变存储芯片910读取数据。其中，相变存储芯片910可以包括多个存储单元，该多个存储单元在存储设备900中形成存储单元阵列。

在一些实施例中，相变存储芯片910可以参考上文对图2所示实施例的介绍实现。控制器920可以为具有数据处理能力的器件，用于控制相变存储芯片910的外围电路，实现向相变存储芯片910写入数据或者从相变存储芯片910读取数据。

参阅图11，本申请实施例提供了一种电子设备1000，可以包括处理器1010和存储设备900。其中，存储设备900可以用于存储数据，例如可以存储电子设备1000的应用程序、配置文件等。存储设备900可以为处理器1010提供数据存储空间，使得处理器1010可以向数据存储空间中写入数据。存储设备900存储的数据可供处理器1010读取或者说调用。处理器1010用于向存储设备900写入数据或者从存储设备900读取数据。具体而言，处理器1010可以通过控制器920，实现向相变存储芯片910写入数据或者从相变存储芯片910读取数据。示例性的，处理器1010可以调用存储设备900中的数据，实现电子设备1000的相应功能。

在一些实施例中，存储设备900可以作为电子设备1000的内存(memory)。在一些实施例中，存储设备900可以作为电子设备1000的外存储器。在一些实施例中，处理器1010可以为神经网络处理单元(neural-network processing unit，NPU)。在一些实施例中，存储设备900还可以为电子设备1000中其他形式的具有数据存储能力的装置。本申请不对存储设备900的实现形式做具体限定。

在一些实施例中，处理器1010可以为中央处理单元((central processing unit，CPU))。在一些实施例中，处理器1010可以为图形处理单元(graphics processing unit，GPU)。在一些实施例中，处理器1010可以为专用集成电路(application specificintegrated circuit，ASIC)。在一些实施例中，处理器1010可以为神经网络处理单元(neural-network processing unit，NPU)。在一些实施例中，处理器1010还可以为电子设备1000中其他形式的具有数据处理能力的装置。本申请不对处理器1010的实现形式做具体限定。

在一些实施例中，电子设备1000可以为服务器、移动终端(例如手机、平板电脑、笔记本电脑)或车载终端等。本申请实施例不对处理器1010和存储设备900所在的电子设备的实现形式做具体限定。

以上实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。

在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种相变材料，其特征在于，所述相变材料包括M-Bi-Se三元合金材料，所述M选自碳族元素或硼族元素。

2.根据权利要求1所述的相变材料，其特征在于，所述M选自碳族元素C、Si、Ge、Sn、Pb、Ge及硼族元素B、Al、Ga、In中的至少一个。

3.根据权利要求2所述的相变材料，其特征在于，通过对所述相变材料施加电压，所述相变材料在低组态与高阻态之间转换，其中，所述高阻态的电阻率与所述低组态的电阻率的差值至少为两个数量级。

4.根据权利要求2或3所述的相变材料，其特征在于，所述相变材料包括Ge-Bi-Se，按原子百分比计，所述Ge的原子个数百分含量x为0％＜x≤50％，所述Bi的原子个数百分含量y为5％≤y≤80％，所述Se的原子个数百分含量z为20％≤z＜95％，其中，x+y+z＝1。

5.根据权利要求4所述的相变材料，其特征在于，所述相变材料为Ge₂Bi₂Se₅、Ge₁Bi₂Se₄或Ge₁Bi₄Se₇中的至少一种。

6.根据权利要求2或3所述的相变材料，其特征在于，所述相变材料包括Pb-Bi-Se，按原子百分比计，所述Pb的原子个数百分含量x为0％＜x≤50％，所述Bi的原子个数百分含量y为5％≤y≤80％，所述Se的原子个数百分含量z为20％≤z＜95％，其中，x+y+z＝1。

7.根据权利要求6所述的相变材料，其特征在于，所述相变材料为Pb₂Bi₂Se₅。

8.根据权利要求1-7任一项所述的相变材料，其特征在于，所述相变材料中包含掺杂元素，所述掺杂元素选自C、N、Si、O、Hf、Zr、Ta、In、Ge、Sb、Sn、Te中的至少一种。

9.根据权利要求8所述的相变材料，其特征在于，所述掺杂元素在所述相变材料中的原子个数百分比为0.1％～20％。

10.一种相变存储芯片，其特征在于，包括多个存储单元，多个所述存储单元形成存储单元阵列，每个所述存储单元包括第一电极、相变层和第二电极，所述相变层位于所述第一电极和所述第二电极之间，所述相变层利用如权利要求1-9任一项所述的相变材料制成。

11.根据权利要求10所述的相变存储芯片，其特征在于，所述相变层的厚度为20～200nm。

12.一种存储设备，其特征在于，所述存储设备包括控制器和如权利要求10或11所述的相变存储芯片，所述相变存储芯片用于存储数据，所述控制器用于向所述相变存储芯片写入数据或者从所述相变存储芯片读取数据。

13.一种电子设备，其特征在于，包括处理器和如权利要求12所述的存储设备，所述存储设备用于存储数据，所述处理器用于向所述存储设备写入数据或者从所述存储设备读取数据。