CN116974813A - 寄存器数据管理方法、装置、寄存器模块、计算机设备 - Google Patents
寄存器数据管理方法、装置、寄存器模块、计算机设备 Download PDFInfo
- Publication number
- CN116974813A CN116974813A CN202311235508.5A CN202311235508A CN116974813A CN 116974813 A CN116974813 A CN 116974813A CN 202311235508 A CN202311235508 A CN 202311235508A CN 116974813 A CN116974813 A CN 116974813A
- Authority
- CN
- China
- Prior art keywords
- register
- register unit
- data
- target
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000013523 data management Methods 0.000 title claims abstract description 35
- 238000012937 correction Methods 0.000 claims abstract description 82
- 238000012795 verification Methods 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims abstract description 13
- 238000004590 computer program Methods 0.000 claims description 18
- 238000011084 recovery Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000007306 turnover Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请涉及一种寄存器数据管理方法、装置、寄存器模块、计算机设备。所述方法包括：在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息；根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息。采用本方法能够有效解决电子元器件多Bit翻转错误的问题，还能够抑制多Bit翻转错误的发生，提高了电子元器件的数据安全性与可靠性。
Description
技术领域
本申请涉及集成电路技术领域，特别是涉及一种寄存器数据管理方法、装置、寄存器模块、计算机设备。
背景技术
随着集成电子电路技术的发展，出现了编码纠错技术，如ECC纠错技术，ECC纠错技术能够实现错误检查和纠正编码，具有“纠一检二”的效果。
在高能粒子辐照环境下，电子设备的逻辑状态极易发生翻转，如承担信息存储、处理及传输的大量核心器件，这些核心器件都是单粒子翻转敏感器件，在大气中子辐照环境下，这些核心器件的逻辑状态极易发生翻转。因此，利用编码纠错技术，能够在读取数据之前，对数据内容的校验结果进行自动检查，若出现单Bit翻转错误，可以自动纠正；若出现多Bit翻转错误，则只能通过硬件标志反馈给工作人员，由工作人员处理该多Bit翻转错误。
在集成电路技术领域中，高集成度的电子元器件不仅可以节约成本，还可以减少寄存器芯片的面积，因此，市场对于高集成度电子元器件的需求越来越大。然而，电子元器件由于高能粒子导致的多Bit翻转错误的概率会随着其集成度的增加而增加，但是，纠错技术无法解决电子元器件多Bit翻转错误的问题。
发明内容
基于此，有必要针对上述技术问题，提供一种能够解决电子元器件多Bit翻转错误的寄存器数据管理方法、装置、寄存器模块、计算机设备。
第一方面，本申请提供了一种寄存器数据管理方法，寄存器包括多个级联的寄存器单元，且每一级寄存器单元均连接一个纠错模块，该方法包括：
在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息；其中，目标寄存器单元为第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元。
根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息；其中，目标校验信息是指目标寄存器单元对应的纠错模块最新存储的校验信息。
在其中一个实施例中，校验信息包括ECC校验码。
在其中一个实施例中，上述寄存器数据管理方法还包括：
逐级向各寄存器单元写入数据，以使各寄存器单元对应的纠错模块生成并存储校验信息。
在其中一个实施例中，上述寄存器数据管理方法可以根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，包括：
根据目标校验信息，确定目标校验信息对应的目标数据。
从目标寄存器单元逐级向前更新各寄存器单元的数据为目标数据。
第二方面，本申请还提供了一种寄存器数据管理装置，寄存器包括多个级联的寄存器单元，且每一级寄存器单元均连接一个纠错模块，该装置包括：
检测模块，用于在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息。
恢复模块，用于根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息。
第三方面，本申请还提供了一种寄存器模块，该寄存器模块包括：
多个级联的寄存器单元。
多个纠错模块，多个纠错模块分别与多个级联的寄存器单元一一对应连接，纠错模块用于存储校验信息。
处理器，处理器用于执行上述寄存器数据管理方法中任一项的方法的步骤。
在其中一个实施例中，纠错模块为ECC纠错模块。
第四方面，本申请还提供了一种计算机设备。该计算机设备包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述寄存器数据管理方法中任一项的方法的步骤。
第五方面，本申请还提供了一种寄存器芯片，寄存器芯片具有地址引脚和数据引脚，包括：
多个级联的寄存器单元，其中，第一级寄存器单元用于通过地址引脚和数据引脚连接外部处理器，以支持处理器逐级访问各寄存器单元，并执行上述寄存器数据管理方法中任一项的方法的步骤。
多个纠错模块，多个纠错模块分别与多个级联的寄存器单元一一对应连接，纠错模块用于存储校验信息。
第六方面，本申请还提供了一种计算机可读存储介质。所述计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述寄存器数据管理方法中任一项的方法的步骤。
上述寄存器数据管理方法、装置、寄存器模块、计算机设备、寄存器芯片和存储介质，在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元（即目标寄存器单元），并获取各寄存器单元所连接的纠错模块中的校验信息；根据目标寄存器单元对应的纠错模块最新存储的校验信息（即目标校验信息），从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息；通过对这种级联结构的寄存器单元的轮询方式，在寄存器数据出现多Bit翻转错误的情况时，可以及时恢复数据，保证数据的正确读取。高集成度的电子元器件搭载该寄存器数据管理方法后，能够实现电子元器件多Bit翻转错误的自动纠正，可以有效解决多Bit翻转错误的问题，提高了数据读取的准确性以及安全可靠性。
附图说明
图1为一个实施例中寄存器数据管理方法的应用环境图及寄存器模块的结构示意图；
图2为一个实施例中寄存器数据管理方法的流程示意图之一；
图3为一个实施例中寄存器数据管理方法的流程示意图之二；
图4为一个实施例中寄存器数据管理方法的数据写入流程示意图；
图5为一个实施例中寄存器数据管理装置的结构框图；
图6为一个实施例中计算机设备的内部结构图；
图7为一个实施例中寄存器芯片的结构框图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请实施例提供的寄存器数据管理方法，可以应用于如图1所示的应用环境中。其中，寄存器200和处理器400之间通过寻址总线和数据线进行通信。寄存器200包括多个级联的寄存器单元202，以及多个纠错模块204，多个纠错模块204分别与多个级联的寄存器单元202一一对应连接，纠错模块204用于存储校验信息。处理器400可通过总线寻址，向各寄存器单元202写入寄存器值等数据。当需要读取寄存器200中的数据时，处理器400也可以基于总线寻址逐级读取各寄存器单元202的数据。若从第一级寄存器单元202读取的数据发生多Bit翻转错误，则轮询级联的寄存器单元202，直至第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元。其中，单Bit翻转错误的寄存器单元可基于其对应连接的纠错模块204的单Bit纠错能力，进行单Bit纠错，纠错过程中可得到一正确的校验信息，而校验通过的寄存器单元的校验信息可确定其正确性，基于此，从第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元开始，以该寄存器单元层级所得到的校验信息，向上轮询（即向前级寄存器单元轮询）各寄存器单元，以恢复各级发生多Bit翻转错误的寄存器单元中的数据，并更新各级寄存器单元对应的纠错模块中的校验信息，可解决多Bit翻转错误，提高寄存器数据存储、读取安全性和数据可靠性。
在一个实施例中，如图2所示，提供了一种寄存器数据管理方法，以该方法应用于图1中的处理器400为例进行说明，处理器400所连接的寄存器200包括多个级联的寄存器单元，且每一级所述寄存器单元均连接一个纠错模块，该寄存器数据管理方法包括以下步骤：
S202：在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息。
其中，目标寄存器单元为第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元。
S204：根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息。
其中，目标校验信息是指目标寄存器单元对应的纠错模块最新存储的校验信息。
上述寄存器数据管理方法中，在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元（即目标寄存器单元），并获取各寄存器单元所连接的纠错模块中的校验信息；根据目标寄存器单元对应的纠错模块最新存储的校验信息（即目标校验信息），从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息；通过这种级联结构的寄存器单元的轮询方式，在寄存器数据出现多Bit翻转错误的情况时，可以及时恢复数据，保证数据的正确读取。高集成度的电子元器件搭载该寄存器数据管理方法后，能够实现电子元器件多Bit翻转错误的自动纠正，可以有效解决多Bit翻转错误的问题，提高了数据读取的准确性以及安全可靠性。
在一个实施例中，校验信息包括ECC校验码。
ECC编码技术能够实现错误检查和单Bit纠正编码，具有“纠一检二”的效果，即能够实现单Bit翻转错误纠错，以及单Bit和多Bit翻转错误检错，纠错模块中使用ECC编码技术，能够纠正单Bit翻转错误，还能够检测出多Bit翻转错误，并将该错误信息传递给寄存器单元，处理器基于总线寻址等方式，可通过访问寄存器单元的方式获取纠错模块中的校验信息，也可以获得纠错模块的错误检查结果（包括多Bit错误信息）。处理器根据该多Bit错误信息对级联结构寄存器逐级向后访问各寄存器单元，直至目标寄存器单元（第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元），结束向后访问各寄存器单元任务。当然，本申请实施例中校验信息还可以包括除ECC校验码之外的其他类型校验码，在此不作以赘述。
在一个实施例中，如图3所示，上述寄存器数据管理方法还包括：
S302，逐级向各寄存器单元写入数据，以使各寄存器单元对应的纠错模块生成并存储校验信息。
具体地，当寄存器200包括N级寄存器单元202时，步骤S302具体实现，可基于如图4所示的级联架构为例进行说明，处理器400将数据（如寄存器值）先写入第一级寄存器单元，第一级寄存器单元对应的纠错模块根据第一级寄存器单元存储的数据可生成并存储校验信息；接着，基于总线寻址，处理器将数据写入第二级寄存器单元，并使第二级寄存器单元对应的纠错模块生成并存储校验信息；以此类推，直至将数据写入第N级寄存器单元，并使第N级寄存器单元对应的纠错模块生成并存储校验信息，完成寄存器的数据写入。
处理器400向寄存器200中的各寄存器单元202写入数据时，采用逐级写入的方式，同时，各级寄存器单元对应配置的纠错模块根据写入的数据生成并存储校验信息。在下一次读取数据时，先对读取的数据校验，校验通过后，再将目标读取数据输出，提高了数据读取程序的准确性以及安全可靠性。
在一个实施例中，根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息的S204，包括：
根据目标校验信息（目标寄存器单元对应的纠错模块最新存储的校验信息），确定目标校验信息对应的目标数据；其中，从目标寄存器单元逐级向前更新各寄存器单元的数据为目标数据。
在读取数据，并已获得目标校验信息时，从目标寄存器单元逐级向前更新各寄存器单元的数据与对应校验码等校验信息，保证电子元器件出现多Bit翻转错误数据与校验码已获得修正，为下次数据读取任务做准备。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的寄存器数据管理方法的寄存器数据管理装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个寄存器数据管理装置实施例中的具体限定可以参见上文中对于寄存器数据管理方法的限定，在此不再赘述。
在一个实施例中，如图5所示，提供了一种寄存器数据管理装置，寄存器包括多个级联的寄存器单元，且每一级所述寄存器单元均连接一个纠错模块，包括：检测模块502和恢复模块504，其中：
检测模块502，用于在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息；其中，目标寄存器单元为第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元。
恢复模块504，用于根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息；其中，目标校验信息是指目标寄存器单元对应的纠错模块最新存储的校验信息。
在一个实施例中，校验信息包括ECC校验码。
在一个实施例中，上述寄存器数据管理装置还包括：
数据写入模块，用于逐级向各寄存器单元写入数据，以使各寄存器单元对应的纠错模块生成并存储校验信息。
在一个实施例中，上述寄存器数据管理装置中的恢复模块504，包括：
目标数据确定单元，用于根据目标校验信息（目标寄存器单元对应的纠错模块最新存储的校验信息），确定目标校验信息对应的目标数据。
上述寄存器数据管理装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，如图1所示，提供了一种寄存器模块，包括：
多个级联的寄存器单元202。
多个纠错模块204，多个纠错模块分别与多个级联的寄存器单元一一对应连接，纠错模块用于存储校验信息。
处理器400，处理器用于执行寄存器数据管理方法中任一项的步骤。
对于寄存器模块中各部分组成的解释，可参见上述实施例中的描述。其中，处理器执行的方法步骤的实现过程和有益效果，也可参见上述实施例中的描述，在此不作以赘述。
在一个实施例中，纠错模块204包括ECC纠错模块。当然，纠错模块204还可以包括其他纠错模块，以实现单Bit纠错和错误检查功能。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是控制器，其内部结构图可以如图6所示。该计算机设备包括处理器、存储器、输入/输出接口(Input/Output，简称I/O）和通信接口。其中，处理器、存储器和输入/输出接口通过系统总线连接，通信接口通过输入/输出接口连接到系统总线。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储寄存器单元的地址以及寄存器单元中已写入数据所对应的校验信息。该计算机设备的输入/输出接口用于处理器与外部设备之间交换信息。该计算机设备的通信接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种寄存器数据管理方法。
本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
S202：在读取各寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各寄存器单元所连接的纠错模块中的校验信息。
S204：根据目标校验信息，从目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各纠错模块中的校验信息。
在一个实施例中，校验信息包括ECC校验码。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：
逐级向各寄存器单元写入数据，以使各寄存器单元对应的纠错模块生成并存储校验信息。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：
根据目标校验信息，确定目标校验信息对应的目标数据。目标寄存器单元对应的纠错模块最新存储的校验信息。
在一个实施例中，提供了一种寄存器芯片，如图7所示，具有地址引脚AD和数据引脚DA，包括：
多个级联的寄存器单元202，其中，第一级寄存器单元202用于通过地址引脚AD和数据引脚DA连接外部处理器400，以支持处理器400逐级访问各寄存器单元202，并执行上述寄存器数据管理方法的任一的步骤。
多个纠错模块，多个纠错模块分别与多个级联的寄存器单元202一一对应连接，纠错模块用于存储校验信息。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述寄存器数据管理方法的实施例中的部分或全部的步骤，以实现相应的有益效果，在此不作以赘述。
在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-OnlyMemory，ROM）、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器（ReRAM）、磁变存储器（MagnetoresistiveRandom Access Memory，MRAM）、铁电存储器（Ferroelectric Random Access Memory，FRAM）、相变存储器（Phase Change Memory，PCM）、石墨烯存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器（Static Random Access Memory，SRAM）或动态随机存取存储器（Dynamic RandomAccessMemory，DRAM）等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种寄存器数据管理方法，其特征在于，所述寄存器包括多个级联的寄存器单元，且每一级所述寄存器单元均连接一个纠错模块，所述方法包括：
在读取各所述寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各所述寄存器单元所连接的纠错模块中的校验信息；其中，所述目标寄存器单元为第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元；
根据目标校验信息，从所述目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各所述纠错模块中的校验信息；其中，所述目标校验信息是指目标寄存器单元对应的纠错模块最新存储的校验信息。
2.根据权利要求1所述的方法，其特征在于，所述校验信息包括ECC校验码。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
逐级向各寄存器单元写入数据，以使各所述寄存器单元对应的纠错模块生成并存储校验信息。
4.根据权利要求1所述的方法，其特征在于，所述根据目标校验信息，从所述目标寄存器单元逐级向前恢复各寄存器单元的数据，包括：
根据目标校验信息，确定所述目标校验信息对应的目标数据；
从所述目标寄存器单元逐级向前更新各所述寄存器单元的数据为所述目标数据。
5.一种寄存器数据管理装置，其特征在于，所述寄存器包括多个级联的寄存器单元，且每一级所述寄存器单元均连接一个纠错模块，所述装置包括：
检测模块，用于在读取各所述寄存器单元的数据过程中，若第一级寄存器单元的数据出现多Bit翻转错误的情况，则逐级向后访问各寄存器单元直至目标寄存器单元，并获取各所述寄存器单元所连接的纠错模块中的校验信息；其中，所述目标寄存器单元为第一次出现单Bit翻转错误的寄存器单元或校验通过的寄存器单元；
恢复模块，用于根据目标校验信息，从所述目标寄存器单元逐级向前恢复各寄存器单元的数据，以及对应的各所述纠错模块中的校验信息；其中，所述目标校验信息是指目标寄存器单元对应的纠错模块最新存储的校验信息。
6.一种寄存器模块，其特征在于，所述寄存器模块包括：
多个级联的寄存器单元；
多个纠错模块，多个纠错模块分别与所述多个级联的寄存器单元一一对应连接，所述纠错模块用于存储校验信息；
处理器，所述处理器用于执行权利要求1至4中任一项所述的方法的步骤。
7.根据权利要求6所述的寄存器模块，其特征在于，所述纠错模块为ECC纠错模块。
8.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至4中任一项所述的方法的步骤。
9.一种寄存器芯片，其特征在于，具有地址引脚和数据引脚，所述寄存器芯片包括：
多个级联的寄存器单元，其中，第一级寄存器单元用于通过所述地址引脚和所述数据引脚连接外部处理器，以支持所述处理器逐级访问各寄存器单元，并执行权利要求1至4中任一项所述的方法的步骤；
多个纠错模块，多个纠错模块分别与所述多个级联的寄存器单元一一对应连接，所述纠错模块用于存储校验信息。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311235508.5A CN116974813B (zh) | 2023-09-25 | 2023-09-25 | 寄存器数据管理方法、装置、寄存器模块、计算机设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311235508.5A CN116974813B (zh) | 2023-09-25 | 2023-09-25 | 寄存器数据管理方法、装置、寄存器模块、计算机设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116974813A true CN116974813A (zh) | 2023-10-31 |
| CN116974813B CN116974813B (zh) | 2024-04-19 |
Family
ID=88477144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311235508.5A Active CN116974813B (zh) | 2023-09-25 | 2023-09-25 | 寄存器数据管理方法、装置、寄存器模块、计算机设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116974813B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117632273A (zh) * | 2024-01-26 | 2024-03-01 | 杭州瑞盟科技股份有限公司 | 集成电路的配置方法、系统、集成电路的存储模块及介质 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020032891A1 (en) * | 2000-09-12 | 2002-03-14 | Hitachi, Ltd. | Data processing system and data processing method |
| CN102751995A (zh) * | 2012-07-20 | 2012-10-24 | 天津工大瑞工光电技术有限公司 | 一种基于fpga的抗多位错误翻转rs码检错纠错系统 |
| CN103413571A (zh) * | 2013-07-29 | 2013-11-27 | 西北工业大学 | 存储器和利用该存储器实现检错纠错的方法 |
| US20140122974A1 (en) * | 2012-11-01 | 2014-05-01 | Eun-Jin Yun | Memory module, memory system having the same, and methods of reading therefrom and writing thereto |
| US20140372814A1 (en) * | 2013-06-13 | 2014-12-18 | Infineon Technologies Ag | Method for testing a memory and memory system |
| CN104599717A (zh) * | 2012-12-31 | 2015-05-06 | 苏州国芯科技有限公司 | 具有纠错功能的闪存数据存储方法 |
| CN205193785U (zh) * | 2015-10-27 | 2016-04-27 | 首都师范大学 | 一种双模冗余流水线的自校验及恢复装置 |
| CN107710325A (zh) * | 2015-12-31 | 2018-02-16 | 京微雅格（北京）科技有限公司 | 一种fpga电路和其配置文件处理方法 |
| CN111858141A (zh) * | 2020-07-24 | 2020-10-30 | 南方电网数字电网研究院有限公司 | 系统芯片存储控制装置和系统芯片 |
| CN113608918A (zh) * | 2021-08-19 | 2021-11-05 | 无锡中微亿芯有限公司 | 具有对可编程逻辑模块自动检纠错功能的fpga |
| CN115345101A (zh) * | 2022-08-09 | 2022-11-15 | 牛芯半导体(深圳)有限公司 | 基于uvm的芯片寄存器的验证方法 |
-
2023
- 2023-09-25 CN CN202311235508.5A patent/CN116974813B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020032891A1 (en) * | 2000-09-12 | 2002-03-14 | Hitachi, Ltd. | Data processing system and data processing method |
| CN102751995A (zh) * | 2012-07-20 | 2012-10-24 | 天津工大瑞工光电技术有限公司 | 一种基于fpga的抗多位错误翻转rs码检错纠错系统 |
| US20140122974A1 (en) * | 2012-11-01 | 2014-05-01 | Eun-Jin Yun | Memory module, memory system having the same, and methods of reading therefrom and writing thereto |
| CN104599717A (zh) * | 2012-12-31 | 2015-05-06 | 苏州国芯科技有限公司 | 具有纠错功能的闪存数据存储方法 |
| US20140372814A1 (en) * | 2013-06-13 | 2014-12-18 | Infineon Technologies Ag | Method for testing a memory and memory system |
| CN103413571A (zh) * | 2013-07-29 | 2013-11-27 | 西北工业大学 | 存储器和利用该存储器实现检错纠错的方法 |
| CN205193785U (zh) * | 2015-10-27 | 2016-04-27 | 首都师范大学 | 一种双模冗余流水线的自校验及恢复装置 |
| CN107710325A (zh) * | 2015-12-31 | 2018-02-16 | 京微雅格（北京）科技有限公司 | 一种fpga电路和其配置文件处理方法 |
| CN111858141A (zh) * | 2020-07-24 | 2020-10-30 | 南方电网数字电网研究院有限公司 | 系统芯片存储控制装置和系统芯片 |
| CN113608918A (zh) * | 2021-08-19 | 2021-11-05 | 无锡中微亿芯有限公司 | 具有对可编程逻辑模块自动检纠错功能的fpga |
| CN115345101A (zh) * | 2022-08-09 | 2022-11-15 | 牛芯半导体(深圳)有限公司 | 基于uvm的芯片寄存器的验证方法 |
Non-Patent Citations (3)
| Title |
|---|
| 习伟等: ""基于SOC 系统数据交互的保护装置设计"", 《电力科学与技术学报》, pages 121 - 125 * |
| 王晶等: ""基于周期粒度的级间寄存器备份机制"", 《电子学报》, pages 2486 - 2494 * |
| 邹晨等: ""基于FPGA的硬件ECC校验的设计与实现"", 《航空计算技术》, pages 120 - 124 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117632273A (zh) * | 2024-01-26 | 2024-03-01 | 杭州瑞盟科技股份有限公司 | 集成电路的配置方法、系统、集成电路的存储模块及介质 |
| CN117632273B (zh) * | 2024-01-26 | 2024-04-30 | 杭州瑞盟科技股份有限公司 | 集成电路的配置方法、系统、集成电路的存储模块及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116974813B (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10838808B2 (en) | Error-correcting code memory | |
| US11714717B2 (en) | Method of correcting errors in a memory array and method of screening weak bits in the same | |
| US7890836B2 (en) | Method and apparatus of cache assisted error detection and correction in memory | |
| CN116974813B (zh) | 寄存器数据管理方法、装置、寄存器模块、计算机设备 | |
| US9208027B2 (en) | Address error detection | |
| US9514843B2 (en) | Methods for accessing a storage unit of a flash memory and apparatuses using the same | |
| US7529969B1 (en) | Memory device internal parameter reliability | |
| US10795763B2 (en) | Memory system and error correcting method thereof | |
| US20170046222A1 (en) | Error correction using wom codes | |
| US20130166991A1 (en) | Non-Volatile Semiconductor Memory Device Using Mats with Error Detection and Correction and Methods of Managing the Same | |
| US7401269B2 (en) | Systems and methods for scripting data errors to facilitate verification of error detection or correction code functionality | |
| US9189327B2 (en) | Error-correcting code distribution for memory systems | |
| CN110535476B (zh) | Ldpc软译码器软信息存储优化方法、装置、计算机设备及存储介质 | |
| US11868210B2 (en) | Memory device crossed matrix parity | |
| US8995217B2 (en) | Hybrid latch and fuse scheme for memory repair | |
| CN111078462A (zh) | 数据校验方法及电路 | |
| US9959166B2 (en) | Error correction for non-volatile memory | |
| CN112349343A (zh) | 电路结构、芯片以及电子设备 | |
| CN115543678B (zh) | 监管ddr5内存颗粒错误的方法、系统、存储介质及设备 | |
| CN114528145A (zh) | 一种存储系统、操作方法及控制器 | |
| CN114203252A (zh) | 非易失存储器的坏块检测方法、装置、设备及存储介质 | |
| US10250279B2 (en) | Circuits and methods for writing and reading data | |
| US11609813B2 (en) | Memory system for selecting counter-error operation through error analysis and data process system including the same | |
| CN117037884B (zh) | 在存储阵列中使用的熔断器单元及其处理方法、存储阵列 | |
| WO2023035136A1 (zh) | 用于存储器的数据保护方法及其存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |