CN107710325A - 一种fpga电路和其配置文件处理方法 - Google Patents

一种fpga电路和其配置文件处理方法 Download PDF

Info

Publication number
CN107710325A
CN107710325A CN201580001647.9A CN201580001647A CN107710325A CN 107710325 A CN107710325 A CN 107710325A CN 201580001647 A CN201580001647 A CN 201580001647A CN 107710325 A CN107710325 A CN 107710325A
Authority
CN
China
Prior art keywords
configuration file
ecc
configuration
crc
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580001647.9A
Other languages
English (en)
Inventor
何轲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Weiyage Beijing Technology Co ltd
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Beijing Weiyage Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Weiyage Beijing Technology Co ltd filed Critical Beijing Weiyage Beijing Technology Co ltd
Publication of CN107710325A publication Critical patent/CN107710325A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种FPGA电路。在一个实施例中，FPGA电路包括配置存储器，用于存储有FPGA配置文件，配置文件包括配置数据和ECC码和CRC码；硬件ECC解码器，利用ECC码对配置数据进行纠错和检错；硬件CRC解码器，利用CRC码对配置数据进行纠错；单粒子翻转控制器，用于回读配置文件，并且利用硬件ECC解码器和硬件CRC解码器对回读的配置文件进行检查和纠错，记录配置文件的出错状态、信息；根据硬件CRC、ECC解码器的检测状态，产生相应的控制，并可向系统级应用发出出错信号，请求重新配置FPGA文件。通过使用该电路，可使FPGA支持单粒子翻转的能力得到大大的增强，从而使FPGA可以应用到宇航、航空或其他对设备出错比较敏感的领域，因此具有广泛和重大的意义。

Description

一种FPGA电路和其配置文件处理方法 技术领域
本发明涉及一种集成电路，特别涉及FPGA电路和其配置文件处理方法。
背景技术
随着技术的进步，对星载信号处理能力的要求越来越高，FPGA也越来越多地应用到航天领域，成为星载信号处理和控制的关键部件。目前，从FPGA在星载型号产品中的使用情况来看，单粒子效应成为了影响大规模FPGA可用性和可靠性的主要因素。
宇航级大规模FPGA都是基于SRAM型，SRAM型FPGA在应用于可靠性有较高要求的场合时必须通过配置文件回读的方式进行检错，但是其内部寄存器易受单例子效应影响而产生错误。因此，针对大规模FPGA进行抗单粒子效应的研究非常重要且迫切。
发明内容
在第一方面，本发明实施例提供一种FPGA电路。该电路包括配置存储器，用于存储有FPGA配置文件，配置文件包括配置数据和ECC码和CRC码；硬件ECC解码器，利用ECC码对配置数据进行纠错和检错；硬件CRC解码器，利用CRC码对配置数据进行纠错；单粒子翻转控制器，用于回读配置文件，并且利用硬件ECC解码器和硬件CRC解码器对回读的配置文件进行检查和纠错，记录配置文件的出错状态、信息；根据硬件CRC、ECC解码器的检测状态，产生相应的控制，并可向系统级应用发出出错信号，请求重新配置FPGA文件。
优选地，单粒子翻转控制器从配置存储器中按块读取配置文件，传输到CRC解码器中对配置文件进行检查；在检查出错时，单粒子翻转控制器将出错的配置文件传输到ECC解码器中进行ECC检测或纠错；配置文件进过ECC 检测或纠错后，被写回到配置存储器中；单粒子翻转控制器将被ECC检测或纠错过的配置文件块再次传输到CRC解码器中进行CRC检测。
优选地，单粒子翻转控制器从配置存储器中按组读取配置文件，ECC解码器中进行ECC检测或纠错；每一组的配置文件进过ECC检测或纠错后，被写回到所属块的配置文件中；当这个块的最后一组数据被写回到配置存储器中时，单粒子翻转控制器将这一个块的配置文件读出并传输到CRC模块中进行校验。
ECC码可以是汉明、BCH、RS码或其它形式的编码。
优选地，配置文件具有块结构，每个配置块包括多组数据和ECC编码的校验位；每若干组数据有一个CRC编码的校验位。
在第二方面，本发明实施例提供一种FPGA电路的配置文件处理方法，该方法包括：从配置存储器中按块读取配置文件，对配置文件进行CRC检查；在检查出错时，将出错的配置文件进行ECC检测或纠错；配置文件进行ECC检测或纠错后，被写回到配置存储器中；将被ECC检测或纠错过的配置文件块再次进行CRC检测。
在第三方面，本发明实施例提供一种FPGA电路的配置文件处理方法，该方法包括：从配置存储器中按组读取配置文件，进行ECC检测或纠错；每一组的配置文件进过ECC检测或纠错后，被写回到所属块的配置文件中；当这个块的最后一组数据被写回到配置存储器中时，将这一个块的配置文件读出并传输到CRC模块中进行校验。
通过使用CRC和ECC相结合的架构，可使FPGA支持单粒子翻转的能力得到大大的增强，从而使FPGA可以应用到宇航、航空或其他对设备出错比较敏感的领域，因此具有广泛和重大的意义。
附图说明
图1是带有ECC和CRC校验码的一种配置文件结构；
图2示意了根据本发明第一实施例的带有ECC纠错和CRC校验功能的FPGA 芯片；
图3示意了根据本发明第二实施例的带有ECC纠错和CRC校验功能的FPGA芯片；
图4示意了带有ECC和CRC校验功能的FPGA设计及下载流程；
图5是带有BCH或RS编码功能的另一种配置文件结构；
图6示意了根据本发明第三实施例的带有ECC纠错和CRC校验功能的FPGA芯片；
图7示意了根据本发明第四实施例的带有ECC纠错和CRC校验功能的FPGA芯片；
图8示意了带有BCH或RS编码功能的FPGA设计及下载流程。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
本发明实施例在FPGA配置文件中添加CRC和ECC码的配置架构，并且FPGA器件在运行过程中基于CRC和ECC码执行FPGA配置文件的回读、检查并纠错。通过使用该架构，可使FPGA支持单粒子翻转的能力得到大大的增强。
图1描述了带有ECC和CRC校验码的一种配置文件结构。在图1中，每一个组数据Data对应了每一条配置存储器链，每一条配置存储器链有一个ECC编码的校验位；每若干条配置存储器链有一个CRC编码的校验位，组成了一个配置块(block)结构。整个配置FPGA芯片的配置文件包含了若干个这样的块状block结构，即整个FPGA的配置文件(比特流，即bitstream)含有多个块的CRC编码的校验位。
图2是本发明第一实施例的FPGA芯片原理示意图。如图2所示，FPGA芯片包括配置存储器、硬件ECC(Error Correcting Code，即错误检查和纠正)解码器、硬件CRC(Cyclic Redundancy Check，循环冗余校验码)解码器和 单粒子翻转(single event upset,下文简称SEU)控制器。
配置存储器可以存储有如图1所示的FPGA配置文件。配置文件是定制FPGA器件功能的二进制文件，用于控制FPGA内部可编程的内部逻辑、内部寄存器和I/O寄存器初始化，I/O驱动器使能等。用户用图形或者语言描述所需要的功能，开发系统把它转成最后的配置文件。在一个例子中，FPGA使用SRAM单元来存储配置文件，通常FPGA中的SRAM是易失的，尤其在航天等领域中受单粒子效应影响FPGA芯片而产生错误。每次上电之前，配置文件必须重新下载到FPGA中。在运行过程中也有必要回读配置文件进行检查并纠错。为此，配置文件中除配置数据外，还预先结合有ECC码和CRC码，以便在写入或回读过程中对配置文件进行ECC纠错和CRC校验。
ECC解码器基于配置文件中的ECC码，对回读的配置数据检测和纠错。ECC码例如有汉明码及其改进码。ECC码解码的原理是在配置文件中加入一些冗余码，使这些数据源码与冗余码之间根据某种规则建立一定的关系，一旦回读时配置文件因为某种原因(例如单粒子效应)而出现某些错误时，数据源码与检验码之间的关系被破坏，就形成非法编码。ECC解码方式具有纠正单比特翻转和检测多比特翻转的能力。
CRC解码器基于配置文件中的CRC码对回读的配置数据执行相应的CRC校验检查，然后将CRC校验结果发送给单粒子控制器。CRC编码只有纠错功能，无检错功能。
SEU控制器用于在运行过程中执行FPGA配置文件的回读、检查并纠错。在一个例子中，SEU控制器可以包括FPGA配置文件回读控制器，状态检测控制器和FPGA配置文件写回控制器。FPGA配置文件回读控制器控制配置文件块或组读操作和相应的地址，状态检测控制器记录出错信息，FPGA配置文件写回控制器控制配置文件块或组的写操作和相应的地址等。
在操作中，SEU控制器从配置存储器中读取一个块的配置文件，传输到CRC解码器中进行对这个块的配置文件检查(参见图标1)。如未检测到错误， 将结果反馈给SEU控制器，控制器将会对下一个块的配置文件进行检查。
如发生错误，则表明这一个块的配置文件中有错，那么SEU控制器会将这个出错的块的配置文件，一组接一组的传输到ECC解码器中进行ECC解码的检测或纠错(参见图标2)。
每一组的配置文件进过ECC解码的检测或纠错后，被写回到这个块的配置文件中(参见图标3)。
SEU控制器将被ECC检测或纠错过的配置文件块再次传输到CRC解码器中进行CRC检测。如此时CRC检测无错误发生，则表明这个出错的配置文件块已经被ECC硬件成功纠错了，向SEU控制器发出请求(参见图标4)，对下一个配置文件块进行同样的检测；如此时CRC依然检测有错误发生，则表明这个出错的配置文件块已经超出了ECC编码的纠错能力范围，错误被误纠了，没有真正的解决出错问题，这时会向SEU控制器发出状态结果(参见图标4)，控制器会根据这一结果向系统级发出相应的请求。
通过使用这种新型的FPGA配置架构，可使基于SRAM的FPGA器件在运行过程中一直执行FPGA配置文件的回读、检查并纠错的过程。由于ECC编解码的纠错能力的局限性，该配置架构增加了循环冗余校验码(Cyclic Redundancy Check CRC)。通过使用CRC和ECC相结合的方式，确保每一块FPGA配置文件都是正确的。通过使用该架构，可使FPGA支持单粒子翻转的能力得到大大的增强，从而使FPGA可以应用到宇航、航空或其他对设备出错比较敏感的领域，因此具有广泛和重大的意义。
图3描述了本发明第二实施例的对配置文件纠错的架构。和图2相比，这种工作模式是每一组逐个的进行ECC检验和纠错，然后再经过CRC检测配置文件是否真正被纠错成功，因此在实现速度上会慢于图2所提出的工作模式。
在操作中，SEU控制器从配置存储器中读取某一个块的第一个组的配置文件，ECC解码器中进行解码的检测或纠错。
每一组的配置文件进过ECC解码的检测或纠错后，被写回到这个块的配置文件中。
当这个块的最后一组数据被写回到配置存储器中时，SEU控制器会发出指令将这一个块的配置文件读出并传输到CRC模块中进行校验。
若CRC检测出错，则表明这个出错的配置文件块已经超出了ECC编码的纠错能力范围，错误被误纠了，没有真正的解决出错问题，这时会向SEU控制器发出状态结果，控制器会根据这一结果向系统级发出相应的请求。
图4示意了带有ECC和CRC校验功能的FPGA设计及下载流程图。如图3所示，FPGA的设计流程大致包括电路设计与输入、功能仿真、综合、综合后仿真、实现。
首先在电路设计与输入阶段，利用硬件描述语言HDL将所设计的功能描述给EDA软件。
在综合阶段，将HDL语言等设计输入翻译为由与、或、非门、RAM以及寄存器等基本逻辑单元组成的逻辑连接(网表)，并根据设计约束对速度和面积进行逻辑优化。
在实现阶段，根据所选芯片的型号，将综合输出的逻辑网表适配到FPGA器件上。
在码流生成的过程中，根据配置文件的块、组的信息加入与之相应的ECC和CRC的检验码。
最后，加入了ECC和CRC校验码的配置文件，基于例如JTAG的配置方式下载到配置芯片中。
FPGA上电以后首先进入配置模式(configuration)，在最后一个配置数据载入到FPGA以后，进入初始化模式(initialization)，在初始化完成后进入用户模式(user-mode)。在配置模式和初始化模式下，FPGA的用户I/O处于高阻态(或内部弱上拉状态)，当进入用户模式下，用户I/O就按照用户设计的功能工作。
前文结合汉明码叙述了本发明的实施例，汉明码的特点在于纠错一比特，检测两比特。显然，本发明不限于此，还可以扩展到可纠错多比特的编码方式，如BCH、RS或其它纠错编码。BCH码是用于校正多个随机错误模式的多级、循环、错误校正、变长数字编码。RS(Reed-Solomon)码是一类纠错能力很强的特殊的非二进制BCH码。
图5-图8示意了采用BCH或RS校验码的本发明实施例的配置文件结构、FPGA芯片结构和FPGA设计及下载流程。不同于图1-图4的情况在于编码的方式不同。其它内容基本相同，不复赘述。
通过采用BCH(由Bose-Ray-Hocquenghem码)或者RS(Reed-solomon码)编码后，可以对每一组的配置文件进行多个比特或者字节进行纠错。本发明实施例所提出的配置架构和处理电路仍然适用，可进一步增强对单粒子翻转的检测和纠错能力。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

  1. 一种FPGA电路，包括：
    配置存储器，用于存储有FPGA配置文件，配置文件包括配置数据和ECC码和CRC码；
    硬件ECC解码器，利用ECC码对配置数据进行纠错和检错；
    硬件CRC解码器，利用CRC码对配置数据进行纠错；
    单粒子翻转控制器，用于回读配置文件，并且利用硬件ECC解码器和硬件CRC解码器对回读的配置文件进行检查和纠错，记录配置文件的出错状态、信息；根据硬件CRC、ECC解码器的检测状态，产生相应的控制，并可向系统级应用发出出错信号，请求重新配置FPGA文件。
  2. 如权利要求1所述的FPGA电路，其中单粒子翻转控制器从配置存储器中按块读取配置文件，传输到CRC解码器中对配置文件进行检查；在检查出错时，单粒子翻转控制器将出错的配置文件传输到ECC解码器中进行ECC检测或纠错；配置文件进过ECC检测或纠错后，被写回到配置存储器中；单粒子翻转控制器将被ECC检测或纠错过的配置文件块再次传输到CRC解码器中进行CRC检测。
  3. 如权利要求1所述的FPGA电路，其中单粒子翻转控制器从配置存储器中按组读取配置文件，ECC解码器中进行ECC检测或纠错；每一组的配置文件进过ECC检测或纠错后，被写回到所属块的配置文件中；当这个块的最后一组数据被写回到配置存储器中时，单粒子翻转控制器将这一个块的配置文件读出并传输到CRC模块中进行校验。
  4. 如权利要求1所述的FPGA电路，其中ECC码是汉明、BCH或RS码。
  5. 如权利要求1所述的FPGA电路，其中配置文件具有块结构，每个配置块包括多组数据和ECC编码的校验位；每若干组数据有一个CRC编码的校验位。
  6. 一种FPGA电路的配置文件处理方法，包括：
    从配置存储器中按块读取配置文件，对配置文件进行CRC检查；
    在检查出错时，将出错的配置文件进行ECC检测或纠错；配置文件进行ECC检测或纠错后，被写回到配置存储器中；
    将被ECC检测或纠错过的配置文件块再次进行CRC检测。
  7. 一种FPGA电路的配置文件处理方法，包括：
    从配置存储器中按组读取配置文件，进行ECC检测或纠错；
    每一组的配置文件进过ECC检测或纠错后，被写回到所属块的配置文件中；
    当这个块的最后一组数据被写回到配置存储器中时，将这一个块的配置文件读出并传输到CRC模块中进行校验。
CN201580001647.9A 2015-12-31 2015-12-31 一种fpga电路和其配置文件处理方法 Pending CN107710325A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/100196 WO2017113333A1 (zh) 2015-12-31 2015-12-31 一种fpga电路和其配置文件处理方法

Publications (1)

Publication Number Publication Date
CN107710325A true CN107710325A (zh) 2018-02-16

Family

ID=59224306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580001647.9A Pending CN107710325A (zh) 2015-12-31 2015-12-31 一种fpga电路和其配置文件处理方法

Country Status (2)

Country Link
CN (1) CN107710325A (zh)
WO (1) WO2017113333A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111651290A (zh) * 2019-03-04 2020-09-11 阿里巴巴集团控股有限公司 一种监控云平台上fpga的方法、装置及电子设备
CN112181711A (zh) * 2020-09-15 2021-01-05 浙江吉利控股集团有限公司 一种低轨星载dsp抑制单粒子翻转的纠错系统及方法
CN113655745A (zh) * 2021-08-19 2021-11-16 无锡中微亿芯有限公司 一种实现配置码流自动检纠错的fpga
CN113791932A (zh) * 2021-09-29 2021-12-14 国网信息通信产业集团有限公司 文件的操作处理方法、装置
CN114706538A (zh) * 2022-06-07 2022-07-05 长沙驭电信息技术有限公司 低成本高可靠的spi flash芯片实现方法及系统
CN115297071A (zh) * 2022-07-15 2022-11-04 中国航空无线电电子研究所 一种arinc664交换机交换引擎对seu和mbu容错设计方法
CN115543683A (zh) * 2022-09-21 2022-12-30 深圳市紫光同创电子有限公司 单粒子翻转纠错方法、装置、电子设备以及可读存储介质
CN116974813A (zh) * 2023-09-25 2023-10-31 南方电网数字电网研究院有限公司 寄存器数据管理方法、装置、寄存器模块、计算机设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109491821B (zh) * 2018-11-06 2022-07-01 上海航天计算机技术研究所 抗单粒子翻转的加固系统及方法
CN113132055B (zh) * 2019-12-31 2023-04-07 深圳云天励飞技术有限公司 文件传输方法及相关产品
CN112506172B (zh) * 2020-12-07 2022-09-30 天津津航计算技术研究所 一种多cpld实时监测装置
CN113608918B (zh) * 2021-08-19 2023-04-28 无锡中微亿芯有限公司 具有对可编程逻辑模块自动检纠错功能的fpga
CN113608919B (zh) * 2021-08-19 2024-02-02 无锡中微亿芯有限公司 通过复用缓冲内存提高关键配置码流可靠性的fpga
CN114996050B (zh) * 2022-08-01 2022-10-25 中科亿海微电子科技（苏州）有限公司 一种参数可配置的自动检纠错电路及检纠错方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010088A1 (en) * 2000-01-26 2001-07-26 Takeshi Anzai Error bit correcting method for use in time-division multiple access system and bit correcting circuit
US6314433B1 (en) * 1998-06-12 2001-11-06 Hewlett-Packard Company Frame-based heroic data recovery
US7408381B1 (en) * 2006-02-14 2008-08-05 Xilinx, Inc. Circuit for and method of implementing a plurality of circuits on a programmable logic device
US7576557B1 (en) * 2008-03-26 2009-08-18 Xilinx, Inc. Method and apparatus for mitigating one or more event upsets
WO2011127866A3 (zh) * 2011-05-27 2012-04-12 华为技术有限公司 数据处理方法、装置及系统
CN102566982A (zh) * 2012-01-10 2012-07-11 复旦大学 一种fpga两级流水线配置电路
US8516339B1 (en) * 2011-04-01 2013-08-20 Xilinx, Inc. Method of and circuit for correcting adjacent bit errors in a memory
CN103763067A (zh) * 2014-01-28 2014-04-30 天地融科技股份有限公司 一种通信数据包纠错校验方法与装置
CN104484214A (zh) * 2014-12-30 2015-04-01 华中科技大学 一种sram型fpga的配置、刷新与程序上注一体化系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314433B1 (en) * 1998-06-12 2001-11-06 Hewlett-Packard Company Frame-based heroic data recovery
US20010010088A1 (en) * 2000-01-26 2001-07-26 Takeshi Anzai Error bit correcting method for use in time-division multiple access system and bit correcting circuit
US7408381B1 (en) * 2006-02-14 2008-08-05 Xilinx, Inc. Circuit for and method of implementing a plurality of circuits on a programmable logic device
US7576557B1 (en) * 2008-03-26 2009-08-18 Xilinx, Inc. Method and apparatus for mitigating one or more event upsets
US8516339B1 (en) * 2011-04-01 2013-08-20 Xilinx, Inc. Method of and circuit for correcting adjacent bit errors in a memory
WO2011127866A3 (zh) * 2011-05-27 2012-04-12 华为技术有限公司 数据处理方法、装置及系统
CN102566982A (zh) * 2012-01-10 2012-07-11 复旦大学 一种fpga两级流水线配置电路
CN103763067A (zh) * 2014-01-28 2014-04-30 天地融科技股份有限公司 一种通信数据包纠错校验方法与装置
CN104484214A (zh) * 2014-12-30 2015-04-01 华中科技大学 一种sram型fpga的配置、刷新与程序上注一体化系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
沈军，东南大学出版社: "《大学计算机基础-系统化方法解析》", 30 September 2011 *
谢婧: "FPGA快速配置结构及抗辐照电路设计与实现", 《CNKI硕士论文全文数据库》 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111651290B (zh) * 2019-03-04 2023-03-31 阿里巴巴集团控股有限公司 一种监控云平台上fpga的方法、装置及电子设备
CN111651290A (zh) * 2019-03-04 2020-09-11 阿里巴巴集团控股有限公司 一种监控云平台上fpga的方法、装置及电子设备
CN112181711A (zh) * 2020-09-15 2021-01-05 浙江吉利控股集团有限公司 一种低轨星载dsp抑制单粒子翻转的纠错系统及方法
CN112181711B (zh) * 2020-09-15 2022-06-14 浙江吉利控股集团有限公司 一种低轨星载dsp抑制单粒子翻转的纠错系统及方法
CN113655745A (zh) * 2021-08-19 2021-11-16 无锡中微亿芯有限公司 一种实现配置码流自动检纠错的fpga
CN113655745B (zh) * 2021-08-19 2023-04-07 无锡中微亿芯有限公司 一种实现配置码流自动检纠错的fpga
CN113791932A (zh) * 2021-09-29 2021-12-14 国网信息通信产业集团有限公司 文件的操作处理方法、装置
CN114706538B (zh) * 2022-06-07 2022-10-04 长沙驭电信息技术有限公司 低成本高可靠的spi flash芯片实现方法及系统
CN114706538A (zh) * 2022-06-07 2022-07-05 长沙驭电信息技术有限公司 低成本高可靠的spi flash芯片实现方法及系统
CN115297071A (zh) * 2022-07-15 2022-11-04 中国航空无线电电子研究所 一种arinc664交换机交换引擎对seu和mbu容错设计方法
CN115297071B (zh) * 2022-07-15 2023-10-27 中国航空无线电电子研究所 一种arinc664交换机交换引擎对seu和mbu容错设计方法
CN115543683A (zh) * 2022-09-21 2022-12-30 深圳市紫光同创电子有限公司 单粒子翻转纠错方法、装置、电子设备以及可读存储介质
CN115543683B (zh) * 2022-09-21 2023-07-18 深圳市紫光同创电子有限公司 单粒子翻转纠错方法、装置、电子设备以及可读存储介质
CN116974813A (zh) * 2023-09-25 2023-10-31 南方电网数字电网研究院有限公司 寄存器数据管理方法、装置、寄存器模块、计算机设备
CN116974813B (zh) * 2023-09-25 2024-04-19 南方电网数字电网研究院有限公司 寄存器数据管理方法、装置、寄存器模块、计算机设备

Also Published As

Publication number Publication date
WO2017113333A1 (zh) 2017-07-06

Similar Documents

Publication Publication Date Title
CN107710325A (zh) 一种fpga电路和其配置文件处理方法
CN107015880B (zh) 一种fpga电路和其配置文件处理方法
CN107799151B (zh) 固态盘SSD及高可用性PCIe SSD的方法和系统
TWI417891B (zh) 記憶體鏡射裝置與方法
TWI674767B (zh) 用於ｎａｎｄ快閃記憶體的渦輪乘積碼
TWI514139B (zh) 實體頁、邏輯頁及碼字對應
US8041990B2 (en) System and method for error correction and detection in a memory system
US8041989B2 (en) System and method for providing a high fault tolerant memory system
US8181094B2 (en) System to improve error correction using variable latency and associated methods
US8880980B1 (en) System and method for expeditious transfer of data from source to destination in error corrected manner
US8566672B2 (en) Selective checkbit modification for error correction
US20100287445A1 (en) System to Improve Memory Reliability and Associated Methods
JP2001249854A (ja) メモリ設計のための共有式誤り訂正
JP2001358702A (ja) 誤り訂正符号の検査装置
US20120011423A1 (en) Silent error detection in sram-based fpga devices
US9665423B2 (en) End-to-end error detection and correction
US20100241900A1 (en) System to determine fault tolerance in an integrated circuit and associated methods
CN101615147A (zh) 皮卫星基于fpga的存储模块的容错方法
US8185801B2 (en) System to improve error code decoding using historical information and associated methods
CN103218271B (zh) 一种数据纠错方法及装置
CN105320579A (zh) 面向sparc v8处理器的自修复双冗余流水线及容错方法
US9792184B2 (en) Processing device with self-scrubbing logic
US9189327B2 (en) Error-correcting code distribution for memory systems
US9043683B2 (en) Error protection for integrated circuits
US9230687B2 (en) Implementing ECC redundancy using reconfigurable logic blocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180216

RJ01 Rejection of invention patent application after publication