CN116974480A - 闪存芯片访问方法、装置、设备及介质 - Google Patents

闪存芯片访问方法、装置、设备及介质 Download PDF

Info

Publication number
CN116974480A
CN116974480A CN202310952789.XA CN202310952789A CN116974480A CN 116974480 A CN116974480 A CN 116974480A CN 202310952789 A CN202310952789 A CN 202310952789A CN 116974480 A CN116974480 A CN 116974480A
Authority
CN
China
Prior art keywords
current
access request
preset
target operation
current access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310952789.XA
Other languages
English (en)
Inventor
赵前程
赵鑫鑫
姜凯
高晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Science Research Institute Co Ltd
Original Assignee
Shandong Inspur Science Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Inspur Science Research Institute Co Ltd filed Critical Shandong Inspur Science Research Institute Co Ltd
Priority to CN202310952789.XA priority Critical patent/CN116974480A/zh
Publication of CN116974480A publication Critical patent/CN116974480A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本申请公开了一种闪存芯片访问方法、装置、设备及介质，涉及计算机技术领域，该方法包括：读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。通过上述方案，可以确定与当前访问请求对应的目标操作模式，根据当前访问请求的目标操作地址进行状态机跳转，以完成对当前访问请求的处理，增加闪存芯片的访问灵活度。

Description

闪存芯片访问方法、装置、设备及介质
技术领域
本发明涉及计算机技术领域，特别涉及闪存芯片访问方法、装置、设备及介质。
背景技术
芯片设计领域热度越来越高，专用集成电路(Application Specific IntegratedCircuit，即ASIC)具有密度高、速度快、成本低的优点，RISC(Reduced Instruction SetComputer，即精简指令集计算机)特点是开源指令集，而ARM(Arm Chip，即ARM芯片)是非开源的。RISC-V架构的芯片，也需要外部的存储芯片，由于存储信息和启动。串行外设接口(Serial Peripheral Interface，即SPI)的nor Flash(非易失闪存)芯片，由于掉电数据不丢失，程序可以直接从Flash里面启动，所以通常用于芯片的启动程序存储，串行外设接口的nor Flash可挂在系统总线上，作为普通的外设，也可以挂在AHB(Advanced HighPerformance Bus，即高级高性能总线)指令总线上，作为指令总线的外设，用于芯片程序的启动。目前基于RISC-V架构芯片的Flash(闪存)控制器属于黑盒状态，只能根据最初提供的访问方法进行闪存芯片访问，不能根据访问请求灵活的切换。
综上可见，如何提高闪存芯片的访问灵活度是本领域有待解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种闪存芯片访问方法、装置、设备及介质，能够提高闪存芯片的访问灵活度。其具体方案如下：
第一方面，本申请公开了一种闪存芯片访问方法，包括：
读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；
在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；
将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
可选的，所述读取第一预设先进先出队列中存储的当前访问请求之前，还包括：
通过主机将所述当前访问请求发送至所述第一预设先进先出队列，以便所述第一预设先进先出队列将所述当前访问请求保存至本地。
可选的，所述通过主机将所述当前访问请求发送至所述第一预设先进先出队列，包括：
通过主机接收上位机发送的当前访问请，并判断所述当前访问请求的中断优先级是否满足预设优先级条件，若满足，则将所述当前访问请求发送至所述第一预设先进先出队列。
可选的，所述读取第一预设先进先出队列中存储的当前访问请求，包括：
获取从机的当前状态信号，并判断所述当前状态信号是否为高电位；
若是，则判定所述从机为空闲状态，读取第一预设先进先出队列中存储的当前访问请求，并将所述当前状态信号设置为低电位；其中，所述当前访问请求为读内存请求、写内存请求、整片擦除请求、扇区擦除请求、读寄存器请求、写寄存器请求中的任意一种或几种请求；
若否，则判定所述从机为忙碌状态，获取所述从机的下一状态信号，并将所述下一状态信号作为当前状态信号，然后重新跳转至所述判断所述当前状态信号是否为高电位的步骤。
可选的，所述在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，包括：
在所述目标操作模式下，确定出与所述目标操作地址对应的当前子访问操作，并基于所述当前子访问操作确定当前状态机；
确定所述当前状态机中对应的操作线程，以完成所述当前状态机对应的所述当前子访问操作；
判断是否存在与所述目标操作地址对应的下一子访问操作，若存在将所述下一子访问操作更新为当前子访问操作，并重新跳转至所述基于所述当前子访问操作确定当前状态机的步骤，直至不存在与所述目标操作地址对应的下一子访问操作。
可选的，所述确定所述当前状态机中对应的操作线程，以完成所述当前状态机对应的所述当前子访问操作，包括：
获取所述当前访问请求对应的当前命令提示符类别值，并确定所述当前状态机中的与所述当前命令提示符类别值对应的当前操作线程；
执行所述当前操作线程，并将所述当前操作线程的操作状态设置为预设完成状态；
获取所述当前访问请求对应的下一命令提示符类别值，将所述下一命令提示符类别值作为当前命令提示符类别值，并重新跳转至所述确定所述当前状态机中的与所述当前命令提示符类别值对应的当前操作线程的步骤。
可选的，所述读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址，包括：
读取第一预设先进先出队列中存储的当前访问请求及其原始操作地址；
从多个预设操作模式中确定出与所述当前访问请求对应的目标操作模式，并基于预设地址位对所述原始操作地址进行截取，以得到目标操作地址；其中，多个所述预设操作模式包括单线操作模式、四线操作模式；
相应的，所述在所述目标操作模式下基于所述目标操作地址进行状态机跳转，包括：
在所述目标操作模式下基于所述目标操作地址与各个状态机的预设地址进行比较，以进行状态机跳转。
第二方面，本申请公开了一种闪存芯片访问装置，包括：
地址确定模块，用于读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；
数据生成模块，用于在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；
数据返回模块，用于将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
第三方面，本申请公开了一种电子设备，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现前述公开的闪存芯片访问方法的步骤。
第四方面，本申请公开了一种计算机可读存储介质，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现前述公开的闪存芯片访问方法的步骤。
本申请有益效果为：读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。由此可见，本申请可以根据当前访问请求确定对应的目标操作模式，而不是在黑盒状态下无法选择与当前访问请求对应的目标操作模式在目标操作模式下基于目标操作地址进行状态机跳转，以完成对当前访问请求的处理，如此一来，主机可以获取与当前访问请求对应的处理后数据，提高闪存芯片的访问灵活度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种闪存芯片访问方法流程图；
图2为本申请公开的一种具体的访问请求处理流程示意图；
图3为本申请公开的一种具体的操作线程示意图；
图4为本申请公开的一种具体的闪存芯片访问方法流程图；
图5为本申请公开的一种具体的访问请求与地址对应关系示意图；
图6为本申请公开的另一种具体的闪存芯片访问方法流程图；
图7为本申请公开的一种具体的访问层级示意图；
图8为本申请公开的一种闪存芯片访问装置结构示意图；
图9为本申请公开的一种电子设备结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
芯片设计领域热度越来越高，专用集成电路具有密度高、速度快、成本低的优点，RISC特点是开源指令集，而ARM是非开源的。RISC-V架构的芯片，也需要外部的存储芯片，由于存储信息和启动。串行外设接口的nor Flash芯片，由于掉电数据不丢失，程序可以直接从Flash里面启动，所以通常用于芯片的启动程序存储，串行外设接口的nor Flash可挂在系统总线上，作为普通的外设，也可以挂在AHB指令总线上，作为指令总线的外设，用于芯片程序的启动。目前基于RISC-V架构芯片的Flash控制器属于黑盒状态，只能根据最初提供的访问方法进行闪存芯片访问，不能根据访问请求灵活的切换。
为此本申请相应的提供了一种闪存芯片访问方案，能够提高闪存芯片的访问灵活度。
参见图1所示，本申请实施例公开了一种闪存芯片访问方法，包括：
步骤S11：读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址。
本实施例中，所述读取第一预设先进先出队列中存储的当前访问请求之前，还包括：通过主机将所述当前访问请求发送至所述第一预设先进先出队列，以便所述第一预设先进先出队列将所述当前访问请求保存至本地。主机将当前访问请求发送至第一预设先进先出队列(First Input First Output，即FIFO)，若Flash控制器当前是空闲状态，则可以从第一预设先进先出队列读取当前访问请求的目标操作地址以及确定出与当前访问请求对应的目标操作模式。
本实施例中，所述通过主机将所述当前访问请求发送至所述第一预设先进先出队列，包括：通过主机接收上位机发送的当前访问请，并判断所述当前访问请求的中断优先级是否满足预设优先级条件，若满足，则将所述当前访问请求发送至所述第一预设先进先出队列。
例如图2所示的一种具体的访问请求处理流程示意图，确定出与当前访问请求对应的目标操作模式以及当前访问请求的目标操作地址的具体过程如下：
A101：上位机发起当前访问请求，并将当前访问请求发送至主机，即E906处理器核；
A102：主机接收到当前访问请求后，需要判断当前访问请求的中断优先级是否满足预设优先级条件，若满足，则通过AHB总线将当前访问请求发送至第一预设先进先出队列，可以理解的是，该第一预设先进先出队列是异步先进先出队列；
A103：Flash控制器(即从机)当前是空闲状态，则可以从第一预设先进先出队列读取当前访问请求的目标操作地址以及确定出与当前访问请求对应的目标操作模式。
步骤S12：在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据。
本实施例中，所述在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，包括：在所述目标操作模式下，确定出与所述目标操作地址对应的当前子访问操作，并基于所述当前子访问操作确定当前状态机；确定所述当前状态机中对应的操作线程，以完成所述当前状态机对应的所述当前子访问操作；判断是否存在与所述目标操作地址对应的下一子访问操作，若存在将所述下一子访问操作更新为当前子访问操作，并重新跳转至所述基于所述当前子访问操作确定当前状态机的步骤，直至不存在与所述目标操作地址对应的下一子访问操作。可以理解的是，访问请求可能会对应多个子访问操作，需要依次完成各个子访问操作，完成当前子访问操作就是完成当前状态机对应的操作线程，以便进行下一子访问操作，也即跳转至下一状态机，直至不存在下一子访问操作，也就是说，当前子访问操作是最后一个子访问操作时，完成当前子访问操作后，就是完成了当前访问请求。例如，当前访问请求是写内存请求，完成写内存请求对应的状态机分别为状态机d0、状态机d1、状态机d2、状态机d3、状态机d4、状态机d5，也就是需要从状态机d0依次跳转至状态机d5，具体过程为：
状态机d0：在空闲状态(idle)时，清除相关寄存器内的数据，即进行初始化；
状态机d1：是打开写使能，当打开写使能完成后，Done_sig(反馈信号)置1，进入状态机d2；
状态机d2：是quad模式快速写内存操作，当写内存操作完成后，Done_sig置1，进入状态机d3；
状态机d3：是读状态寄存器，通过查询状态寄存器的数值，判断写内存是否完成，如果操作完成，进入状态机d4；
状态机d4：是关闭写使能，Done_sig置1，进入状态机d5；
状态机d5：是清除错误的状态寄存器，便于进行下次操作。
本实施例中，所述确定所述当前状态机中对应的操作线程，以完成所述当前状态机对应的所述当前子访问操作，包括：获取所述当前访问请求对应的当前命令提示符类别值，并确定所述当前状态机中的与所述当前命令提示符类别值对应的当前操作线程；执行所述当前操作线程，并将所述当前操作线程的操作状态设置为预设完成状态；获取所述当前访问请求对应的下一命令提示符类别值，将所述下一命令提示符类别值作为当前命令提示符类别值，并重新跳转至所述确定所述当前状态机中的与所述当前命令提示符类别值对应的当前操作线程的步骤。完成当前状态机就是完成当前状态机对应的所有操作线程，可以理解的是，不同的当前访问请求对应的当前命令提示符类别(cmd_type)值，进而其对应的当前操作线程也不同，例如图3所示的一种具体的操作线程示意图，在四线操作模式下，启动操作线程，并在状态(status)为空闲(idle)时，寄存器清零后，开启以下操作线程：
B111：如果cmd_type[3]为0，在此状态等待；如果cmd_type[3]为1，跳转至状态cmd_send(命令提示符发送)；cmd_send状态时，发送8位指令给Flash控制器；
B112：判断cmd_type[2:0]是否为001或者100；
B121：如果是，即为打开写使能或者关闭写使能操作，操作完成进入finish_done状态(预设完成状态)，即结束线程；
B122：如果否，则需要判断cmd_type[2:0]是否为011；
B131：若是，即为读状态寄存器，进入read_wait(等待读取)状态，从Flash读回数据后，进入finish done状态。
B132：若否，则需要判断cmd_type[2:0]是否为000；
B141：如果是，即为读Flash寄存器，操作完成进入finish_done状态；
B142：如果否，则需要判断cmd_type[2:0]是否为111；
B151：若是，即为写Flash寄存器，操作完成进入finish_done状态；
B152：若否，则需要进入状态address_send(地址发送)，发送24位内存地址给Flash，并判断cmd_type[2:0]是否为010；
B161：如果是，即进行扇区擦除(sector erase)操作，操作完成进入finish_done状态；
B162：如果否，则需要判断cmd_type[2:0]是否为101；
B171：若是，即进行内存写入(page program)操作，操作完成进入finish_done状态；
B172：若否，即进行读内存(read memory)操作，操作完成进入finish_done状态。
需要注意的是，finish_done状态表示当前Physical(端口物理层)逻辑收发完成，可以跳转至下一状态机，finish_done状态跳转至状态idle，等待下次操作。
步骤S13：将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
例如图2所示，当生成处理后数据时，需要将处理后数据发送至第二预设先进先出队列，然后第二预设先进先出队列通过AHB总线将处理后数据返回给主机，以便主机将处理后数据返回给上位机，其中，第二预设先进先出队列也是异步的先进先出队列。
本申请有益效果为：读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。由此可见，本申请可以根据当前访问请求确定对应的目标操作模式，而不是在黑盒状态下无法选择与当前访问请求对应的目标操作模式在目标操作模式下基于目标操作地址进行状态机跳转，以完成对当前访问请求的处理，如此一来，主机可以获取与当前访问请求对应的处理后数据，提高闪存芯片的访问灵活度。
参见图4所示，本申请实施例公开了一种具体的闪存芯片访问方法，包括：
步骤S21：获取从机的当前状态信号，并判断所述当前状态信号是否为高电位。
步骤S22：若是，则判定所述从机为空闲状态，读取第一预设先进先出队列中存储的当前访问请求，并将所述当前状态信号设置为低电位；其中，所述当前访问请求为读内存请求、写内存请求、整片擦除请求、扇区擦除请求、读寄存器请求、写寄存器请求中的任意一种或几种请求。
可以理解的是，本实施例中能够实现的访问请求可以是读内存请求(readmemory)、写内存请求(write memory)、整片擦除请求(bulk erase)、扇区擦除请求(sectorerase)、读寄存器请求(read register)、写寄存器请求(write register)中任意一种或几种请求。
步骤S23：若否，则判定所述从机为忙碌状态，获取所述从机的下一状态信号，并将所述下一状态信号作为当前状态信号，然后重新跳转至所述判断所述当前状态信号是否为高电位的步骤。
步骤S24：确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址。
本实施例中，例如图5所示的一种具体的访问请求与地址对应关系示意图，若目标操作地址(operate)为100，则表示读寄存器请求；若目标操作地址为101，则表示写寄存器请求；若目标操作地址为110，则表示整片擦除请求；若目标操作地址为010，则表示读内存请求；若目标操作地址为001，则表示写内存请求；若目标操作地址为011，则表示扇区擦除请求；若目标操作地址为111或者000，进入空闲(idle)状态。
步骤S25：在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据。
步骤S26：将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
由此可见，本申请中的访问请求可以为读内存请求、写内存请求、整片擦除请求、扇区擦除请求、读寄存器请求、写寄存器请求中任意一种或几种请求，也即可以根据具体场景变换访问请求，大大降低因现有技术中闪存芯片为黑盒状态而无法根据场景灵活变换访问请求，大大提高闪存芯片访问灵活性。
参见图6所示，本申请实施例公开了一种具体的闪存芯片访问方法，包括：
步骤S31：读取第一预设先进先出队列中存储的当前访问请求及其原始操作地址；从多个预设操作模式中确定出与所述当前访问请求对应的目标操作模式，并基于预设地址位对所述原始操作地址进行截取，以得到目标操作地址；其中，多个所述预设操作模式包括单线操作模式、四线操作模式。
本实施例中，多个预设操作模式包括单线操作模式(single)、四线操作模式(quad)，可以根据当前访问请求进行选择，其中，原始操作地址是32位的，因为闪存芯片是24位的，所以需要从32位地址中截取低25为地址作为目标操作地址，多出的1位用于存储附加信息。
例如图7所示的一种具体的访问层级示意图，上位机发送当前访问请求，主机接收当前访问请求后，通过AHB指令总线将当前访问请求发送至第一预设先进先出队列，Flash控制器从第一预设先进先出队列中获取当前访问请求及其原始操作地址，并确定对应的目标操作模式和目标操作地址。
步骤S32：在所述目标操作模式下基于所述目标操作地址与各个状态机的预设地址进行比较，以进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据。
例如图7所示，在目标操作模式下，将目标操作地址与各个状态机的预设地址进行比较，进行状态机跳转，需要注意的是，在从当前状态机跳转至下一状态机时，需要完成当前状态机的操作线程，即根据命令提示符类别完成Flash phy逻辑收发处理，实现与外部Flash芯片的交互，例如当前访问请求是写请求和读请求，则将数据写入对应位置，返回读取的数据，即处理后数据。
步骤S33：将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
将处理后数据逐级返回至第二预设先进先出队列，第二预设先进先出队列再将处理后数据反馈给主机，以便主机将处理后数据返回至上位机。
由此可见，本申请可以根据当前访问请求从多个预设操作模式中选择与当前访问请求对应的目标操作模式，即可灵活选择单线操作模式和四线操作模式，增加了其使用的灵活度，方便用户在不同场景下的使用。
参见图8所示，本申请实施例公开了一种闪存芯片访问装置，包括：
地址确定模块11，用于读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；
数据生成模块12，用于在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；
数据返回模块13，用于将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
本申请有益效果为：读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。由此可见，本申请可以根据当前访问请求确定对应的目标操作模式，而不是在黑盒状态下无法选择与当前访问请求对应的目标操作模式在目标操作模式下基于目标操作地址进行状态机跳转，以完成对当前访问请求的处理，如此一来，主机可以获取与当前访问请求对应的处理后数据，提高闪存芯片的访问灵活度。
进一步的，本申请实施例还提供了一种电子设备。图9是根据一示例性实施例示出的电子设备20结构图，图中的内容不能认为是对本申请的使用范围的任何限制。
图9为本申请实施例提供的一种电子设备的结构示意图。具体可以包括：至少一个处理器21、至少一个存储器22、电源23、通信接口24、输入输出接口25和通信总线26。其中，所述存储器22用于存储计算机程序，所述计算机程序由所述处理器21加载并执行，以实现以下步骤：
读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；
在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；
将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：
通过主机将所述当前访问请求发送至所述第一预设先进先出队列，以便所述第一预设先进先出队列将所述当前访问请求保存至本地。
在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：
通过主机接收上位机发送的当前访问请，并判断所述当前访问请求的中断优先级是否满足预设优先级条件，若满足，则将所述当前访问请求发送至所述第一预设先进先出队列。
在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：
获取从机的当前状态信号，并判断所述当前状态信号是否为高电位；
若是，则判定所述从机为空闲状态，读取第一预设先进先出队列中存储的当前访问请求，并将所述当前状态信号设置为低电位；其中，所述当前访问请求为读内存请求、写内存请求、整片擦除请求、扇区擦除请求、读寄存器请求、写寄存器请求中的任意一种或几种请求；
若否，则判定所述从机为忙碌状态，获取所述从机的下一状态信号，并将所述下一状态信号作为当前状态信号，然后重新跳转至所述判断所述当前状态信号是否为高电位的步骤。
在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：
在所述目标操作模式下，确定出与所述目标操作地址对应的当前子访问操作，并基于所述当前子访问操作确定当前状态机；
确定所述当前状态机中对应的操作线程，以完成所述当前状态机对应的所述当前子访问操作；
判断是否存在与所述目标操作地址对应的下一子访问操作，若存在将所述下一子访问操作更新为当前子访问操作，并重新跳转至所述基于所述当前子访问操作确定当前状态机的步骤，直至不存在与所述目标操作地址对应的下一子访问操作。
在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，具体可以实现以下步骤：
获取所述当前访问请求对应的当前命令提示符类别值，并确定所述当前状态机中的与所述当前命令提示符类别值对应的当前操作线程；
执行所述当前操作线程，并将所述当前操作线程的操作状态设置为预设完成状态；
获取所述当前访问请求对应的下一命令提示符类别值，将所述下一命令提示符类别值作为当前命令提示符类别值，并重新跳转至所述确定所述当前状态机中的与所述当前命令提示符类别值对应的当前操作线程的步骤。
在一些具体实施方式中，所述处理器通过执行所述存储器中保存的计算机程序，还可以进一步包括以下步骤：
读取第一预设先进先出队列中存储的当前访问请求及其原始操作地址；
从多个预设操作模式中确定出与所述当前访问请求对应的目标操作模式，并基于预设地址位对所述原始操作地址进行截取，以得到目标操作地址；其中，多个所述预设操作模式包括单线操作模式、四线操作模式；
相应的，所述在所述目标操作模式下基于所述目标操作地址进行状态机跳转，包括：
在所述目标操作模式下基于所述目标操作地址与各个状态机的预设地址进行比较，以进行状态机跳转。
本实施例中，电源23用于为电子设备上的各硬件设备提供工作电压；通信接口24能够为电子设备创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。
其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。
另外，存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，其上所存储的资源包括操作系统221、计算机程序222及数据223等，存储方式可以是短暂存储或者永久存储。
其中，操作系统221用于管理与控制电子设备上的各硬件设备以及计算机程序222，以实现处理器21对存储器22中海量数据223的运算与处理，其可以是Windows、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备执行的闪存芯片访问方法的计算机程序之外，还可以进一步包括能够用于完成其他特定工作的计算机程序。数据223除了可以包括电子设备接收到的由外部设备传输进来的数据，也可以包括由自身输入输出接口25采集到的数据等。
进一步的，本申请实施例还公开了一种计算机可读存储介质，所述存储介质中存储有计算机程序，所述计算机程序被处理器加载并执行时，实现前述任一实施例公开的由闪存芯片访问过程中执行的方法步骤。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种闪存芯片访问方法、装置、设备及介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种闪存芯片访问方法，其特征在于，包括：
读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；
在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；
将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
2.根据权利要求1所述的闪存芯片访问方法，其特征在于，所述读取第一预设先进先出队列中存储的当前访问请求之前，还包括：
通过主机将所述当前访问请求发送至所述第一预设先进先出队列，以便所述第一预设先进先出队列将所述当前访问请求保存至本地。
3.根据权利要求2所述的闪存芯片访问方法，其特征在于，所述通过主机将所述当前访问请求发送至所述第一预设先进先出队列，包括：
通过主机接收上位机发送的当前访问请，并判断所述当前访问请求的中断优先级是否满足预设优先级条件，若满足，则将所述当前访问请求发送至所述第一预设先进先出队列。
4.根据权利要求1所述的闪存芯片访问方法，其特征在于，所述读取第一预设先进先出队列中存储的当前访问请求，包括：
获取从机的当前状态信号，并判断所述当前状态信号是否为高电位；
若是，则判定所述从机为空闲状态，读取第一预设先进先出队列中存储的当前访问请求，并将所述当前状态信号设置为低电位；其中，所述当前访问请求为读内存请求、写内存请求、整片擦除请求、扇区擦除请求、读寄存器请求、写寄存器请求中的任意一种或几种请求；
若否，则判定所述从机为忙碌状态，获取所述从机的下一状态信号，并将所述下一状态信号作为当前状态信号，然后重新跳转至所述判断所述当前状态信号是否为高电位的步骤。
5.根据权利要求1所述的闪存芯片访问方法，其特征在于，所述在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，包括：
在所述目标操作模式下，确定出与所述目标操作地址对应的当前子访问操作，并基于所述当前子访问操作确定当前状态机；
确定所述当前状态机中对应的操作线程，以完成所述当前状态机对应的所述当前子访问操作；
判断是否存在与所述目标操作地址对应的下一子访问操作，若存在将所述下一子访问操作更新为当前子访问操作，并重新跳转至所述基于所述当前子访问操作确定当前状态机的步骤，直至不存在与所述目标操作地址对应的下一子访问操作。
6.根据权利要求5所述的闪存芯片访问方法，其特征在于，所述确定所述当前状态机中对应的操作线程，以完成所述当前状态机对应的所述当前子访问操作，包括：
获取所述当前访问请求对应的当前命令提示符类别值，并确定所述当前状态机中的与所述当前命令提示符类别值对应的当前操作线程；
执行所述当前操作线程，并将所述当前操作线程的操作状态设置为预设完成状态；
获取所述当前访问请求对应的下一命令提示符类别值，将所述下一命令提示符类别值作为当前命令提示符类别值，并重新跳转至所述确定所述当前状态机中的与所述当前命令提示符类别值对应的当前操作线程的步骤。
7.根据权利要求1至6任一项所述的闪存芯片访问方法，其特征在于，所述读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址，包括：
读取第一预设先进先出队列中存储的当前访问请求及其原始操作地址；
从多个预设操作模式中确定出与所述当前访问请求对应的目标操作模式，并基于预设地址位对所述原始操作地址进行截取，以得到目标操作地址；其中，多个所述预设操作模式包括单线操作模式、四线操作模式；
相应的，所述在所述目标操作模式下基于所述目标操作地址进行状态机跳转，包括：
在所述目标操作模式下基于所述目标操作地址与各个状态机的预设地址进行比较，以进行状态机跳转。
8.一种闪存芯片访问装置，其特征在于，包括：
地址确定模块，用于读取第一预设先进先出队列中存储的当前访问请求，并确定出与所述当前访问请求对应的目标操作模式以及所述当前访问请求的目标操作地址；
数据生成模块，用于在所述目标操作模式下基于所述目标操作地址进行状态机跳转，以完成对所述当前访问请求的处理，并生成与所述当前访问请求对应的处理后数据；
数据返回模块，用于将所述处理后数据发送至第二预设先进先出队列，以便所述第二预设先进先出队列将所述处理后数据返回至所述主机。
9.一种电子设备，其特征在于，包括：
存储器，用于保存计算机程序；
处理器，用于执行所述计算机程序，以实现如权利要求1至7任一项所述的闪存芯片访问方法的步骤。
10.一种计算机可读存储介质，其特征在于，用于存储计算机程序；其中，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的闪存芯片访问方法的步骤。
CN202310952789.XA 2023-07-31 2023-07-31 闪存芯片访问方法、装置、设备及介质 Pending CN116974480A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310952789.XA CN116974480A (zh) 2023-07-31 2023-07-31 闪存芯片访问方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310952789.XA CN116974480A (zh) 2023-07-31 2023-07-31 闪存芯片访问方法、装置、设备及介质

Publications (1)

Publication Number Publication Date
CN116974480A true CN116974480A (zh) 2023-10-31

Family

ID=88472745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310952789.XA Pending CN116974480A (zh) 2023-07-31 2023-07-31 闪存芯片访问方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN116974480A (zh)

Similar Documents

Publication Publication Date Title
US9367311B2 (en) Multi-core processor system, synchronization control system, synchronization control apparatus, information generating method, and computer product
US8195845B2 (en) Memory system having high data transfer efficiency and host controller
CN106445398B (zh) 一种基于新型存储器的嵌入式文件系统及其实现方法
CN112363763A (zh) 数据处理方法、装置及计算机可读存储介质
CN110781119A (zh) 一种i2c总线扩展接口及其控制方法、片上系统
CN112799696B (zh) 固件升级方法和相关设备
CN112100090A (zh) 数据访问请求处理方法、装置、介质及内存映射控制器
US20190227918A1 (en) Method for allocating memory resources, chip and non-transitory readable medium
JPH11126182A (ja) コンピュータバス間通信装置及びその方法
CN105426231A (zh) 多进程处理装置和多进程处理方法
CN111813703A (zh) 数据储存装置及逻辑至物理地址映射表的更新方法
CN113282239A (zh) 数据迁移方法、存储器及控制器
CN110765060B (zh) Mdio总线到并行总线转换方法及装置、设备、介质
CN116974480A (zh) 闪存芯片访问方法、装置、设备及介质
CN109983435B (zh) 图形处理方法及相关装置和设备
US6678749B2 (en) System and method for efficiently performing data transfer operations
CN102385555A (zh) 一种缓存系统和数据缓存的方法
US20030041190A1 (en) System and method for efficiently performing a command swapping procedure
JP2006011926A (ja) シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置
CN116069451B (zh) 一种虚拟化方法、装置、设备、介质、加速器及系统
US11989420B2 (en) Memory allocation method and apparatus, electronic device, and storage medium
JP2978913B2 (ja) ランダムアクセスメモリへの共用アクセスを制御する方法およびシステム
JP3077807B2 (ja) マイクロコンピュータシステム
JPH1185673A (ja) 共有バスの制御方法とその装置
CN116610601A (zh) 一种数据传输装置及其控制方法、装置、介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination