CN116974461A - 数据写入方法、测试方法、写入装置、介质及电子设备 - Google Patents

数据写入方法、测试方法、写入装置、介质及电子设备 Download PDF

Info

Publication number
CN116974461A
CN116974461A CN202210460071.4A CN202210460071A CN116974461A CN 116974461 A CN116974461 A CN 116974461A CN 202210460071 A CN202210460071 A CN 202210460071A CN 116974461 A CN116974461 A CN 116974461A
Authority
CN
China
Prior art keywords
target
write command
data
writing
test data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210460071.4A
Other languages
English (en)
Inventor
孙圆圆
王佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210460071.4A priority Critical patent/CN116974461A/zh
Priority to PCT/CN2022/099381 priority patent/WO2023206748A1/zh
Priority to US18/154,924 priority patent/US20230342083A1/en
Publication of CN116974461A publication Critical patent/CN116974461A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种存储阵列的数据写入方法、存储阵列的测试方法、存储阵列的数据写入装置、计算机可读介质及电子设备，该数据写入方法包括：接收第一写入命令，并根据第一写入命令选择目标存储体和目标列地址，第一写入命令对应的数据为第一测试数据；将第一测试数据写入第一写入命令选择的存储体的目标列地址中，且在写入过程中将第一测试数据锁存在地址总线上，并至少持续到执行第二写入命令；接收第二写入命令，并根据第二写入命令重新选择目标存储体和目标列地址；将地址总线上锁存的第一测试数据写入重新选择的目标存储体的目标列地址中。能够缩短存储阵列的数据写入时间，提高数据写入效率。

Description

数据写入方法、测试方法、写入装置、介质及电子设备
技术领域
本公开涉及存储器技术领域，具体而言，涉及一种存储阵列的数据写入方法、存储阵列的测试方法、存储阵列的数据写入装置、计算机可读介质及电子设备。
背景技术
动态随机存取存储器(DRAM，Dynamic Random Access Memory)包括用于存储数据的多个存储单元，每个存储单元可以包括晶体管和电容器，晶体管用作数据写入存储单元以及从存储单元读出数据的门控，电容器用于以电荷的形式来存储数据。
由于DRAM的结构过于精细，量产工艺复杂繁琐，在DRAM的电容工艺制程中，形成电容器的电容柱体之间容易相互倾斜，导致临近的电容单元容易产生故障。
因此，需要对存储阵列中的存储单元写入测试数据进行测试，以判存储阵列是否存在具有缺陷的存储单元。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开实施例的目的在于提供一种存储阵列的数据写入方法、存储阵列的测试方法、存储阵列的数据写入装置、计算机可读介质及电子设备，能够缩短存储阵列的数据写入时间，提高数据写入效率。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开实施例的第一个方面，提供了一种存储阵列的数据写入方法，该数据写入方法包括：
接收第一写入命令，并根据所述第一写入命令选择目标存储体和目标列地址，所述第一写入命令对应的数据为第一测试数据；
将所述第一测试数据写入所述第一写入命令选择的所述存储体的所述目标列地址中，且在写入过程中将所述第一测试数据锁存在地址总线上，并至少持续到执行第二写入命令；
接收第二写入命令，并根据所述第二写入命令重新选择所述目标存储体和所述目标列地址；
将所述地址总线上锁存的所述第一测试数据写入重新选择的所述目标存储体的所述目标列地址中。
在本公开的一种示例性实施例中，所述数据写入方法还包括：
所述第二写入命令对应的数据为第二测试数据，在基于所述第二写入命令写入所述第一测试数据的过程中，将所述第二测试数据锁存在所述地址总线上，并至少持续到执行第三写入命令；
接收所述第三写入命令，并基于所述第三写入命令重新选择所述目标存储体和所述目标列地址；
将所述地址总线上锁存的所述第二测试数据写入所述第三写入命令重新选择的所述目标存储体的所述目标列地址中。
在本公开的一种示例性实施例中，所述数据写入方法还包括：
重复上述步骤：接收第二写入命令，并根据所述第二写入命令重新选择所述目标存储体和所述目标列地址，将所述地址总线上锁存的所述第一测试数据写入重新选择的所述目标存储体的所述目标列地址中；直至存储阵列中完成测试数据的写入。
在本公开的一种示例性实施例中，将第一个写入命令对应的所述第一测试数据锁存在地址总线上，并持续到存储阵列中完成测试数据的写入。
在本公开的一种示例性实施例中，根据所述第二写入命令重新选择目标存储体及其目标列地址，包括：
根据所述第二写入命令重新选择目标存储体；
若重新选择的目标存储体与所述第一写入命令选择的目标存储体为同一存储体，则所述第二写入命令的所述目标列地址为所述第一写入命令选择的所述目标列地址的下一个地址。
在本公开的一种示例性实施例中，根据所述第二写入命令重新选择目标存储体及其目标列地址，包括：
根据所述第二写入命令重新选择目标存储体；
若重新选择的目标存储体与所述第一写入命令选择的目标存储体不是同一存储体，则根据所述第二写入命令的目标列地址为所述重新选择的所述存储体的预设列地址。
在本公开的一种示例性实施例中，所述预设列地址为重新选择的所述存储体的首列列地址。
在本公开的一种示例性实施例中，将第一测试数据写入所述目标存储体的所述目标列地址中，包括：
开启所述目标存储体中预设数量条目标字线，利用所述目标列地址对应的位线对所述目标字线连接的存储单元写入所述第一测试数据，在写入完成后关闭所述目标字线。在本公开的一种示例性实施例中，所述预设数量等于所述存储阵列的突发长度乘以单次传输的数据量。
根据本公开实施例的第二个方面，提供了一种存储阵列的测试方法，该测试方法包括：
通过上述的数据写入方法在存储阵列中写入测试数据；
读取所述存储阵列写入的测试数据；
判断读取的测试数据与写入的测试数据是否一致；
若不一致，则判断所述存储阵列中的存储单元存在缺陷。
根据本公开实施例的第三个方面，提供了一种存储阵列的数据写入装置，该数据写入装置包括：
寻址电路模块，被配置为接收第一写入命令，并根据所述第一写入命令选择目标存储体和目标列地址，所述第一写入命令对应的数据为第一测试数据；
数据写入模块，被配置为将第一测试数据写入所述第一写入命令选择的所述存储体的所述目标列地址中，且在写入过程中将所述第一测试数据锁存在地址总线上，并至少持续到执行第二写入命令；
其中，所述寻址电路模块还被配置为接收第二写入命令，并根据所述第二写入命令重新选择所述目标存储体和所述目标列地址；所述数据写入模块还被配置为将所述地址总线上锁存的所述第一测试数据写入重新选择的所述目标存储体的所述目标列地址中。
根据本公开实施例的第四个方面，提供了一种计算机可读介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如上述实施例中第一方面所述的存储阵列的数据写入方法。
根据本公开实施例的第五个方面，提供了一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上述实施例中第一方面所述的存储阵列的数据写入方法。
本公开提供的数据写入方法，在第一写入命令的写入过程中将第一测试数据锁存在了地址总线上，并至少持续到执行第二写入命令；接着接收第二写入命令后，将地址总线上锁存的第一测试数据写入第二写入命令重新选择的目标存储体的目标列地址中；第二写入命令为第一写入命令连续的下一命令，即在连续写入数据时，当下一拍写入命令来时，可以直接将前一拍写入命令锁存在地址总线上的数据释放以直接写入存储阵列中，而不需要再次等待写入的数据，从而能够缩短数据写入时间，提高数据写入效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本公开的一种实施例提供的存储阵列的数据写入方法的流程图；
图2为本公开的一种实施例提供的数据写入时间的对比示意图；
图3为本公开的一种实施例提供的控制反相器的示意图；
图4为本公开的一种实施例提供的存储阵列的数据写入装置的示意图；
图5示出了适于用来实现本公开实施例的电子设备的计算机系统的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
本公开的实施例首先提供了一种存储阵列的数据写入方法，如图1所示，该数据写入方法包括：
步骤S100、接收第一写入命令，并根据第一写入命令选择目标存储体和目标列地址，第一写入命令对应的数据为第一测试数据；
步骤S200、将第一测试数据写入第一写入命令选择的存储体的目标列地址中，且在写入过程中将第一测试数据锁存在地址总线上，并至少持续到执行第二写入命令；
步骤S300、接收第二写入命令，并根据第二写入命令重新选择目标存储体和目标列地址；
步骤S400、将地址总线上锁存的第一测试数据写入重新选择的目标存储体的目标列地址中。
本公开提供的数据写入方法，在第一写入命令的写入过程中将第一测试数据锁存在了地址总线(Dbus)上，并至少持续到执行第二写入命令；接着接收第二写入命令后，将地址总线上锁存的第一测试数据写入第二写入命令重新选择的目标存储体的目标列地址中；第二写入命令为第一写入命令连续的下一命令，即在连续写入数据时，当下一拍写入命令来时，可以直接将前一拍写入命令锁存在地址总线上的数据释放以直接写入存储阵列中，而不需要再次等待写入的数据(即第二写入命令对应的数据)，如图2所示，线A是以常规写入方法(Normal write)写入数据的次数与所需时间的对应关系，线B时以本公开提供的数据写入方法(Test write)写入数据的次数与所需时间的对应关系，可以看出，本公开的数据写入方法在相同的数据写入次数下所需的时间更少，从而能够缩短数据写入时间，提高数据写入效率。
在本公开的一种实施例中，数据写入方法还包括：第二写入命令对应的数据为第二测试数据，在基于第二写入命令写入第一测试数据的过程中，将第二测试数据锁存在地址总线上，并至少持续到执行第三写入命令；接收第三写入命令，并基于第三写入命令重新选择目标存储体和目标列地址；将地址总线上锁存的第二测试数据写入第三写入命令重新选择的目标存储体的目标列地址中。
其中，第二测试数据与第一测试数据不同，在基于第二写入命令写入第一测试数据的过程中，将第二测试数据锁存在地址总线上，并至少持续到执行第三写入命令；接收第三写入命令后，将地址总线上锁存的第二测试数据写入第三写入命令重新选择的目标存储体的目标列地址中。第三写入命令为第二写入命令连续的下一命令，即在连续写入与第一测试数据不同数据时，在前一拍写入命令写入过程中将第二测试数据锁存在地址总线上，在当下一拍写入命令来时，可以直接将前一拍写入命令锁存在地址总线上的第二测试数据释放以直接写入存储阵列中，从而不需要等待写入的数据，进而能够缩短数据写入时间，提高数据写入效率。
需要说明的是，本公开的第一写入命令、第二写入命令以及第三写入命令是顺序接收的连续几个命令，而写入命令本身没有什么不同，且第一写入命令并不限定为第一个写入命令。
在本公开的一种实施例中，数据写入方法还包括：重复步骤S300、接收第二写入命令，并根据第二写入命令重新选择目标存储体和目标列地址；步骤S400、将地址总线上锁存的第一测试数据写入重新选择的目标存储体的目标列地址中。通过重复步骤S300和步骤S400，在存储阵列上能够根据写入命令连续写入第一测试数据。
其中，可通过重复步骤S300和步骤S400，直至存储阵列中完成测试数据的写入。其中，在重复写入第一数据的同时，将第一个写入命令对应的第一测试数据锁存在地址总线上，并持续到存储阵列中完成测试数据的写入。
具体地，在进行写操作时，DQ Pad上的数据会由串行数据转成并行数据写入，首先在DQ Rx(数据接收器)中，通过DQS(源同步时钟)信号对数据的采样，会将数据以Evenrise，Even fall，Odd rise，Odd fall采样写入第二级的采样latch中，第二级的采样latch中会将数据由串转并写入数据总线中。在使数据总线中的数据一直保持不变时，可通过锁存器将数据保持在一个状态，通过引入一个Testmode(测试模块)控制Latch(锁存)信号，使得锁存数据一直保持不变；等下一次写操作时，只需要将Latch信号保持前一拍的状态即可。可以根据随着测试开启而发送，以及随着测试结束而关断，在这种情况下，锁存的永远都是第一个写入命令对应的数据，还有一种是随着写入命令到来之后数据到来之前重启一次Latch命令，此时锁存器锁存的是最新的测试数据，以在下一个写入命令到来时直接写入。
其中，Latch信号是一个使能信号，用于使能锁存器，具体是使能锁存器中的一个反相器。控制反相器有两种方式，一种方式是latch信号经过处理分别作为电源信号和接地端连接的低电平信号，如图3所示，Lat是锁存信号，LatN表征反相信号，LatN对应的小圆圈表征接入低电平；另一种方式是作为开关导通信号，即控制电源端与接地端与反相器之间的连接，在反相器与电源端和接地端之间各加一个MOS管(金属-氧化物半导体场效应晶体管)，通过锁存信号控制MOS管的导通，从而实现反相器的使能。
在本公开的一种实施例中，数据写入方法还包括：重复步骤S300、接收第二写入命令，并根据第二写入命令重新选择目标存储体和目标列地址；步骤S400、将地址总线上锁存的第一测试数据写入重新选择的目标存储体的目标列地址中。通过重复步骤S300和步骤S400，在存储阵列上能够根据写入命令连续写入第一测试数据，在存储阵列的部分存储单元中写入第一测试数据。接着，在最后一次重复步骤S300和步骤S400时，将第二测试数据锁存在地址总线上，并至少持续到执行第三写入命令；接收第三写入命令，并基于第三写入命令重新选择目标存储体和目标列地址；将地址总线上锁存的第二测试数据写入第三写入命令重新选择的目标存储体的目标列地址中。
其中，第二测试数据与第一测试数据不同，在基于最后重复的一次第二写入命令写入第一测试数据的过程中，或者说，再基于最后重复的一次第二写入命令将第一测试数据写入之后，在最后一次第二写入命令对应的数据来临之前，中断并重新发送刷新信号，以终止锁存第一测试数据，并锁存即将到来的第二测试数据，以将第二测试数据锁存在地址总线上，并至少持续到执行第三写入命令；接收第三写入命令后，将地址总线上锁存的第二测试数据写入第三写入命令重新选择的目标存储体的目标列地址中。第三写入命令为最后重复的一次第二写入命令连续的下一命令，即在连续写入预设数量个相同的第一测试数据后，写入与第一测试数据不同的第二测试数据时，在前一拍最后重复的一次第二写入命令写入过程中将第二测试数据锁存在地址总线上，在当下一拍第三写入命令来时，可以直接将前一拍写入命令锁存在地址总线上的第二测试数据释放以直接写入存储阵列中，从而不需要等待写入的数据，进而能够缩短数据写入时间，提高数据写入效率。
进一步地，数据写入方法还包括：重复步骤：接收第三写入命令，并根据第三写入命令重新选择目标存储体和目标列地址；将地址总线上锁存的第二测试数据写入重新选择的目标存储体的目标列地址中。
其中，可通过重复上述步骤，直至存储阵列中完成测试数据的写入。其中，在重复写入第二数据的同时，将最后重复的一次第二写入命令对应的第二测试数据锁存在地址总线上，并持续到存储阵列中完成测试数据的写入。当然，可通过重复上述步骤，在存储阵列中的部分存储单元中写入测试数据。
其中，还可以按照上述写入第二测试数据方法在存储阵列写入不同的第三测试数据，或第三测试数据和第四测试数据，或更多的不同测试数据，本公开对此不做限制。
在本公开的一种实施例中，根据不同写入命令重新选择目标存储体及其目标列地址时，先根据当前拍写入命令重新选择目标存储体，若重新选择的目标存储体与上一拍写入命令选择的目标存储体为同一存储体，则当前拍写入命令的目标列地址为上一拍写入命令选择的目标列地址的下一个地址。
示例的，根据第二写入命令重新选择目标存储体及其目标列地址，包括：根据第二写入命令重新选择目标存储体；若重新选择的目标存储体与第一写入命令选择的目标存储体为同一存储体，则第二写入命令的目标列地址为第一写入命令选择的目标列地址的下一个地址；例如第一写入命令选择的目标列地址为colA，第二写入命令的目标列地址为colA+1。具体地，在Normal write时，需要四个时钟信号(clk)，四个clk中的前两拍用来选择存储体(bank)和突发长度(burst length)，后两拍用来选择列(Column)地址，而在Test write，只需要两个clk就可以将测试数据(data)写入存储阵列(array)中，其中前两拍只需要选择bank，burst length，若重新选择的bank不变，而对于column地址的选择，电路内部会在上一个column地址的基础上+1，从而将数据写入array里。
在本公开的一种实施例中，根据不同写入命令重新选择目标存储体及其目标列地址时，先根据当前写入命令重新选择目标存储体，若重新选择的目标存储体与上一拍写入命令选择的目标存储体为不是同一存储体，则根据第二写入命令的目标列地址为重新选择的存储体的预设列地址。其中，预设列地址可为重新选择的存储体的首列列地址；当然，预设列地址可为重新选择的存储体的第二列列地址，或第三列列地址，或其他列列地址，本公开对此不做限制。
示例的，根据第二写入命令重新选择目标存储体及其目标列地址，包括：根据第二写入命令重新选择目标存储体；若重新选择的目标存储体与第一写入命令选择的目标存储体不是同一存储体，则根据第二写入命令的目标列地址为重新选择的存储体的首列列地址。
在本公开的一种实施例中，在根据不同写入命令重新选择目标存储体及其目标列地址时，按照预设顺序对多个存储体逐次进行数据写入操作；在对目标存储体中的存储单元均写入测试数据后，接着选择下一个存储体进行数据写入直至存储单元均写入测试数据后，接着选择下一个存储体，如此重复，直至存储阵列中完成数据的写入。其中，在选择下一个存储体进行数据写入时，重新选择的列地址为存储体的首列列地址。
在本公开的一种实施例中，在根据不同写入命令重新选择目标存储体及其目标列地址时，当未按照预设顺序对多个存储体逐次进行数据写入操作时，部分存储体存在多次重新选择为目标存储体的情况，当同一存储体被重新选择为目标存储体，且该存储体未被写满时，重新选择的列地址可为上次选择为目标存储体时最后一次数据写入时选择的目标列地址的下一个地址。
在本公开的一种实施例中，将第一测试数据写入目标存储体的目标列地址中包括：开启目标存储体中与目标列地址相交的的预设数量条目标字线，利用目标列地址对应的位线对目标字线连接的存储单元写入第一测试数据，在写入操作完成后关闭目标字线。
其中，预设数量等于待测存储阵列的突发长度(Burst Length)乘以单次传输的数据量(例如，突发长度为8，单次传输的数据量为8，则预设数量等于64)；或者，预设数量等于目标列地址对应的全部存储单元的数量。此时，在关闭目标字线之后，可以开启与目标列地址的下一列地址对应的位线相交的预设数量条目标字线，以向连续的预设数量个存储单元写入测试数据。
示例的，可采用X-Fast写入方式在X方向上实现测试数据的快速写入，即在预设数量等于待测存储阵列的突发长度乘以单次传输的数据量时，开启目标字线的下一条字线以对下一条字线连接的连续突发长度乘以单次传输的数据量个存储单元写入测试数据。
示例的，可采用Y-Page写入方式在Y方向上实现整页写入，即在预设数量等于字线连接的全部存储单元的数量时，在关闭目标字线之后，开启目标字线的下一条字线以对下一条字线连接的连续预设数量个存储单元写入测试数据。
具体地，可采用Y-Fast写入方式在Y方向上实现快速写入，预设数量等于待测存储阵列的突发长度乘以单次传输的数据量。也就是说，在接收到写入命令之后，选择存储体和目标列地址，并开启预设数量条目标字线，利用目标列地址对应的位线对目标字线连接的存储单元写入测试数据。一般来说，开启的目标字线与目标列地址所限定的存储单元为未进行写入操作的存储单元，在选取到同一目标列地址时，可对该目标列地址对应的剩余未执行写入操作的存储单元继续进行测试数据的写入，并通过重复上述步骤，实现将存储体中的所有存储单元写满测试数据。
本公开的实施例还提供了一种存储阵列的测试方法，该测试方法包括：
步骤S910、通过上述数据写入方法在存储阵列中写入测试数据；
步骤S920、读取存储阵列写入的测试数据；
步骤S930、判断读取的测试数据与写入的测试数据是否一致；
步骤S941、若不一致，则判断存储阵列中的存储单元存在缺陷。
本公开提供的存储阵列的测试方法，在连续写入数据时，当下一拍写入命令来时，可以直接将前一拍写入命令锁存在地址总线上的数据释放以直接写入存储阵列中，而不需要再次等待写入的数据，从而能够缩短数据写入时间，提高测试效率。
在本公开的一种实施例中，该测试方法还包括：
步骤S942、若读取的测试数据与写入的测试数据一致，则判断存储阵列中的存储单元不存在缺陷。
以下介绍本公开的装置实施例，可以用于执行本公开上述的存储阵列的数据写入方法。
本公开的实施例还提供了一种存储阵列的数据写入装置，如图4所示，该数据写入装置800包括：
寻址电路模块810，被配置为接收第一写入命令，并根据第一写入命令选择目标存储体和目标列地址，第一写入命令对应的数据为第一测试数据；
数据写入模块820，被配置为将第一测试数据写入第一写入命令选择的存储体的目标列地址中，且在写入过程中将第一测试数据锁存在地址总线上，并至少持续到执行第二写入命令；
其中，寻址电路模块810还被配置为接收第二写入命令，并根据第二写入命令重新选择目标存储体和目标列地址；数据写入模块820还被配置为将地址总线上锁存的第一测试数据写入重新选择的目标存储体的目标列地址中。
本公开提供的数据写入装置，数据写入模块在第一写入命令的写入过程中将第一测试数据锁存在了地址总线上，并至少持续到执行第二写入命令；数据写入模块接着接收第二写入命令后，将地址总线上锁存的第一测试数据写入第二写入命令重新选择的目标存储体的目标列地址中；第二写入命令为第一写入命令连续的下一命令，即数据写入模块在连续写入数据时，当下一拍写入命令来时，可以直接将前一拍写入命令锁存在地址总线上的数据释放以直接写入存储阵列中，而不需要再次等待写入的数据，从而能够缩短数据写入时间，提高数据写入效率。
由于本公开的示例实施例的存储阵列的数据写入装置的各个功能模块与上述存储阵列的数据写入方法的示例实施例的步骤对应，因此对于本公开装置实施例中未披露的细节，请参照本公开上述的存储阵列的数据写入方法的实施例。
下面参考图5，其示出了适于用来实现本公开实施例的电子设备的计算机系统1200的结构示意图。图5示出的电子设备的计算机系统1200仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图5所示，计算机系统1200包括中央处理单元(CPU)1201，其可以根据存储在只读存储器(ROM)1202中的程序或者从存储部分1208加载到随机访问存储器(RAM)1203中的程序而执行各种适当的动作和处理。在RAM 1203中，还存储有系统操作所需的各种程序和数据。CPU 1201、ROM 1202以及RAM 1203通过总线1204彼此相连。输入/输出(I/O)接口1205也连接至总线1204。
以下部件连接至I/O接口1205：包括键盘、鼠标等的输入部分1206；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分1207；包括硬盘等的存储部分1208；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1209。通信部分1209经由诸如因特网的网络执行通信处理。驱动器1210也根据需要连接至I/O接口1205。可拆卸介质1211，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1210上，以便于从其上读出的计算机程序根据需要被安装入存储部分1208。
特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分1209从网络上被下载和安装，和/或从可拆卸介质1211被安装。在该计算机程序被中央处理单元(CPU)1201执行时，执行本申请的系统中限定的上述功能。
需要说明的是，本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的单元也可以设置在处理器中。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定。
作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中所述的存储阵列的数据写入方法。
例如，所述的电子设备可以实现如图1中所示的：步骤S100、向一目标字线连接的存储单元中写入第一电压，与相邻的至少一条其他字线连接的存储单元中写入第二电压；或者，向一目标字线连接的存储单元中写入第二电压，与相邻的至少一条其他字线连接的存储单元中写入第一电压；第一电压大于第二电压；步骤S200、向其他字线重复写入第一电压或第二电压；步骤S300、读取目标字线连接的存储单元，并判断各存储单元的读取结果是否等于其写入的第一电压或第二电压；步骤S400、若存储单元的读取结果是不等于其写入的第一电压或第二电压，则判断该存储单元漏电。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、触控终端、或者网络设备等)执行根据本公开实施方式的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (13)

1.一种存储阵列的数据写入方法，其特征在于，包括：
接收第一写入命令，并根据所述第一写入命令选择目标存储体和目标列地址，所述第一写入命令对应的数据为第一测试数据；
将所述第一测试数据写入所述第一写入命令选择的所述存储体的所述目标列地址中，且在写入过程中将所述第一测试数据锁存在地址总线上，并至少持续到执行第二写入命令；
接收第二写入命令，并根据所述第二写入命令重新选择所述目标存储体和所述目标列地址；
将所述地址总线上锁存的所述第一测试数据写入重新选择的所述目标存储体的所述目标列地址中。
2.根据权利要求1所述的数据写入方法，其特征在于，所述数据写入方法还包括：
所述第二写入命令对应的数据为第二测试数据，在基于所述第二写入命令写入所述第一测试数据的过程中，将所述第二测试数据锁存在所述地址总线上，并至少持续到执行第三写入命令；
接收所述第三写入命令，并基于所述第三写入命令重新选择所述目标存储体和所述目标列地址；
将所述地址总线上锁存的所述第二测试数据写入所述第三写入命令重新选择的所述目标存储体的所述目标列地址中。
3.根据权利要求1所述的数据写入方法，其特征在于，所述数据写入方法还包括：
重复上述步骤：接收第二写入命令，并根据所述第二写入命令重新选择所述目标存储体和所述目标列地址，将所述地址总线上锁存的所述第一测试数据写入重新选择的所述目标存储体的所述目标列地址中；直至存储阵列中完成测试数据的写入。
4.根据权利要求3所述的数据写入方法，其特征在于，将第一个写入命令对应的所述第一测试数据锁存在地址总线上，并持续到存储阵列中完成测试数据的写入。
5.根据权利要求1所述的数据写入方法，其特征在于，根据所述第二写入命令重新选择目标存储体及其目标列地址，包括：
根据所述第二写入命令重新选择目标存储体；
若重新选择的目标存储体与所述第一写入命令选择的目标存储体为同一存储体，则所述第二写入命令的所述目标列地址为所述第一写入命令选择的所述目标列地址的下一个地址。
6.根据权利要求1所述的数据写入方法，其特征在于，根据所述第二写入命令重新选择目标存储体及其目标列地址，包括：
根据所述第二写入命令重新选择目标存储体；
若重新选择的目标存储体与所述第一写入命令选择的目标存储体不是同一存储体，则根据所述第二写入命令的目标列地址为所述重新选择的所述存储体的预设列地址。
7.根据权利要求6所述的数据写入方法，其特征在于，所述预设列地址为重新选择的所述存储体的首列列地址。
8.根据权利要求1所述的数据写入方法，其特征在于，将第一测试数据写入所述目标存储体的所述目标列地址中，包括：
开启所述目标存储体中预设数量条目标字线，利用所述目标列地址对应的位线对所述目标字线连接的存储单元写入所述第一测试数据，在写入完成后关闭所述目标字线。
9.根据权利要求8所述的数据写入方法，其特征在于，所述预设数量等于所述存储阵列的突发长度乘以单次传输的数据量。
10.一种存储阵列的测试方法，其特征在于，包括：
通过权利要求1-9任一项所述的数据写入方法在存储阵列中写入测试数据；
读取所述存储阵列写入的测试数据；
判断读取的测试数据与写入的测试数据是否一致；
若不一致，则判断所述存储阵列中的存储单元存在缺陷。
11.一种存储阵列的数据写入装置，其特征在于，包括：
寻址电路模块，被配置为接收第一写入命令，并根据所述第一写入命令选择目标存储体和目标列地址，所述第一写入命令对应的数据为第一测试数据；
数据写入模块，被配置为将第一测试数据写入所述第一写入命令选择的所述存储体的所述目标列地址中，且在写入过程中将所述第一测试数据锁存在地址总线上，并至少持续到执行第二写入命令；
其中，所述寻址电路模块还被配置为接收第二写入命令，并根据所述第二写入命令重新选择所述目标存储体和所述目标列地址；所述数据写入模块还被配置为将所述地址总线上锁存的所述第一测试数据写入重新选择的所述目标存储体的所述目标列地址中。
12.一种计算机可读介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1至9中任一项所述的存储阵列的数据写入方法。
13.一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如权利要求1至9中任一项所述的存储阵列的数据写入方法。
CN202210460071.4A 2022-04-24 2022-04-24 数据写入方法、测试方法、写入装置、介质及电子设备 Pending CN116974461A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210460071.4A CN116974461A (zh) 2022-04-24 2022-04-24 数据写入方法、测试方法、写入装置、介质及电子设备
PCT/CN2022/099381 WO2023206748A1 (zh) 2022-04-24 2022-06-17 数据写入方法、测试方法、写入装置、介质及电子设备
US18/154,924 US20230342083A1 (en) 2022-04-24 2023-01-16 Data writing method, test method, writing apparatus, medium, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210460071.4A CN116974461A (zh) 2022-04-24 2022-04-24 数据写入方法、测试方法、写入装置、介质及电子设备

Publications (1)

Publication Number Publication Date
CN116974461A true CN116974461A (zh) 2023-10-31

Family

ID=88473650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210460071.4A Pending CN116974461A (zh) 2022-04-24 2022-04-24 数据写入方法、测试方法、写入装置、介质及电子设备

Country Status (2)

Country Link
CN (1) CN116974461A (zh)
WO (1) WO2023206748A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117407321A (zh) * 2023-12-13 2024-01-16 井芯微电子技术(天津)有限公司 一种芯片缓存的读写请求处理方法及相关装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170797B2 (en) * 2005-01-28 2007-01-30 Infineon Technologies Ag Test data topology write to memory using latched sense amplifier data and row address scrambling
CN103000228A (zh) * 2011-09-08 2013-03-27 上海宝信软件股份有限公司 存储设备的测试方法及系统
CN103514956B (zh) * 2012-06-15 2016-04-13 晶豪科技股份有限公司 半导体存储器元件及其测试方法
TWI614758B (zh) * 2012-07-31 2018-02-11 慧榮科技股份有限公司 儲存媒體、傳輸系統及其控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117407321A (zh) * 2023-12-13 2024-01-16 井芯微电子技术(天津)有限公司 一种芯片缓存的读写请求处理方法及相关装置
CN117407321B (zh) * 2023-12-13 2024-02-13 井芯微电子技术(天津)有限公司 一种芯片缓存的读写请求处理方法及相关装置

Also Published As

Publication number Publication date
WO2023206748A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
JP3697267B2 (ja) Ｓｄｒａｍクロッキングテストモード
US10802750B2 (en) Universal flash storage memory module, controller and electronic device with advanced turbo write buffer and method for operating the memory module
US20170278554A1 (en) Providing memory training of dynamic random access memory (dram) systems using port-to-port loopbacks, and related methods, systems, and apparatuses
CN116974461A (zh) 数据写入方法、测试方法、写入装置、介质及电子设备
CN112199040A (zh) 存储访问方法及智能处理装置
KR20190111608A (ko) 반도체 메모리 장치 및 그 동작 방법
US20230342083A1 (en) Data writing method, test method, writing apparatus, medium, and electronic device
CN114566205B (zh) 存储芯片的测试方法、装置、存储介质与电子设备
KR100324143B1 (ko) 반도체 메모리장치 및 번인 테스트 방법
CN115148253B (zh) 存储器电路、存储器预充电的控制方法及设备
US11646096B1 (en) Method and apparatus for accessing memory, memory, storage device and storage medium
US5825204A (en) Apparatus and method for a party check logic circuit in a dynamic random access memory
CN107391440B (zh) 一种快速傅里叶变换算法输出数据的处理装置及方法
KR20040059958A (ko) 데이터 정렬 시간을 최소화할 수 있는 반도체 기억 장치
CN111899782A (zh) 一种测试方法、装置、电子设备及存储介质
JPS6323581B2 (zh)
CN110967612A (zh) 芯片测试方法、装置、设备与系统
CN115905100B (zh) 一种龙芯2k1000处理器实现励磁系统与fpga数据交互的方法及装置
CN114582412B (zh) 存储芯片的测试方法、装置、存储介质与电子设备
JP3777047B2 (ja) フラッシュメモリ装置の消去方法
US20230230651A1 (en) Method and device for testing memory chip, storage medium and electronic device
CN116013400A (zh) 一种数据块测试方法、装置、系统和介质
CN112382323B (zh) 静态随机存储器、处理器及数据读取方法
US20230267254A1 (en) Method and apparatus for determining delay parameter, storage medium, and electronic device
CN110866151A (zh) 一种特征遍历方法及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination