CN116963412A - 封装结构及其制作方法 - Google Patents
封装结构及其制作方法 Download PDFInfo
- Publication number
- CN116963412A CN116963412A CN202210406558.4A CN202210406558A CN116963412A CN 116963412 A CN116963412 A CN 116963412A CN 202210406558 A CN202210406558 A CN 202210406558A CN 116963412 A CN116963412 A CN 116963412A
- Authority
- CN
- China
- Prior art keywords
- substrate
- circuit layer
- layer
- packaging
- electronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 168
- 239000010410 layer Substances 0.000 claims description 215
- 239000011241 protective layer Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 239000011889 copper foil Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- -1 polypropylene Polymers 0.000 description 10
- 239000004721 Polyphenylene oxide Substances 0.000 description 6
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 6
- 239000011112 polyethylene naphthalate Substances 0.000 description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 description 6
- 239000005020 polyethylene terephthalate Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 229920006380 polyphenylene oxide Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000004743 Polypropylene Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
Abstract
本申请提供一种封装结构的制作方法，包括以下步骤：提供第一封装基板，包括第一基板以及间隔设置于第一基板的至少一第一电子元件和至少一导电柱，第一基板包括相对设置的第一线路层和第二线路层，第一线路层包括第一连接垫，导电柱的一端连接第一连接垫；提供第二封装基板，包括第二基板和设置于第二基板的至少一第二电子元件，第二基板包括相对设置的第三线路层和第四线路层，第三线路层上包括第二连接垫，第四线路层上包括第三连接垫；将导电柱连接于第三连接垫，第一电子元件和第二电子元件相对设置，导电柱的高度大于第一电子元件和第二电子元件的厚度之和；设置导线连接第一连接垫和第二连接垫，获得封装结构。本申请还提供一种封装结构。
Description
技术领域
本申请涉及电路板技术领域，尤其涉及一种封装结构及其制作方法。
背景技术
在电路板上贴装元器件时，为了增大电路板的面积以使其贴装的元器件的数量达到要求，通常采用两块电路板叠设的方式，两块叠设的电路板之间再采用转接板连接。
一般情况下，转接板中间镂空以留出两块电路板上的器件位置，同时在该转接板靠近边缘的部分通过机械钻孔方式设置导通孔，再通过孔壁金属化的方式与两块电路板进行电性连接。然而，因转接板本身的基板厚度较小以及钻孔工艺的限制，这种方式很难实现两电路板上元器件的微小间距(fine pitch)，因而不能满足目前对于贴装器件高集成密度的需求。
发明内容
有鉴于此，本申请提供一种封装结构的制作方法，以解决上述问题。
另，还有必要提供一种由上述制作方法制得的封装结构。
本申请一实施例提供一种封装结构的制作方法，包括以下步骤：
提供第一封装基板，所述第一封装基板包括第一基板以及间隔设置于所述第一基板的至少一第一电子元件和至少一导电柱，所述第一基板包括相对设置的第一线路层和第二线路层，所述第一线路层包括第一连接垫，所述至少一导电柱的一端连接所述第一连接垫；
于所述第一封装基板上设置一第二封装基板，所述第二封装基板包括第二基板和设置于所述第二基板的至少一第二电子元件，所述第二基板包括相对设置的第三线路层和第四线路层，所述第三线路层上包括第二连接垫，所述第四线路层上包括第三连接垫；
将所述至少一导电柱的另一端连接于所述第二封装基板的第三连接垫，所述至少一第一电子元件和所述至少一第二电子元件相对设置，所述导电柱的高度大于所述至少一第一电子元件和所述至少一第二电子元件的厚度之和；
于所述第一连接垫和所述第二连接垫设置导线连接，获得所述封装结构。
在一实施方式中，所述第二基板的横截面面积小于所述第一基板的横截面面积。
在一实施方式中，所述导电柱的数量大于三个，且所述导电柱间隔设置于所述第一基板的边缘。
在一实施方式中，所述第一封装基板的制作方法包括以下步骤：
于所述第一线路层和第二线路层上分别设置第一保护层和第二保护层，所述第一保护层避开所述第一焊垫设置，所述第一保护层上设有第一开口，所述第一线路层暴露于所述第一开口形成所述第一连接垫；
于所述第一连接垫上设置所述至少一导电柱，获得所述第一封装基板。
在一实施方式中，步骤“于所述第一连接垫上设置所述至少一导电柱”包括：
于所述第一线路层上设置干膜，对所述干膜进行曝光显影以形成感光图样，所述感光图样具有通孔，部分所述第一连接垫于所述通孔的底部露出；以及
于所述通孔柱填充导电膏，形成所述导电柱。
在一实施方式中，所述第二封装基板的制作方法包括以下步骤：
于所述第三线路层和第四线路层上分别设置第三保护层和第四保护层，所述第三保护层上设有第二开口，所述第三线路层暴露于所述第二开口形成所述第二连接垫；所述第四保护层上设有第三开口，所述第四线路层暴露于所述第三开口形成所述第三连接垫。
在一实施方式中，步骤“于所述第一连接垫和所述第二连接垫设置导线”后，还包括：
于所述第一封装基板上设置封装体，所述封装体包覆所述第二封装基板及所述第一封装基板的第一线路层，获得所述封装结构。
本申请一实施例还提供一种封装结构，包括：
第一封装基板，包括第一基板以及间隔设置于所述第一基板的至少一第一电子元件和至少一导电柱，所述第一基板包括相对设置的第一线路层和第二线路层，所述第一线路层包括第一连接垫；
第二封装基板，包括第二基板和设置于所述第二基板的至少一第二电子元件，所述第二基板包括相对设置的第三线路层和第四线路层，所述第三线路层上包括第二连接垫，所述第四线路层上包括第三连接垫；
所述至少一导电柱电性连接于所述第二封装基板的第三连接垫，所述至少一第一电子元件和所述至少一第二电子元件相对设置，所述导电柱的高度大于所述至少一第一电子元件和所述至少一第二电子元件的厚度之和；
导线，电性连接于所述第一连接垫和所述第二连接垫；
在一实施方式中，所述封装结构还包括封装体，所述封装体包覆所述第二封装基板及所述第一封装基板的第一线路层。
在一实施方式中，所述第二基板的横截面面积小于所述第一基板的横截面面积；所述导电柱的数量大于三个，且所述导电柱间隔设置于所述第一基板的边缘。
本申请中，通过采用引线键合(wire bonding)设置导线，结合导电柱的方式连接所述第一封装基板和第二封装基板。所述导电柱一方面可以实现所述第一封装基板和第二封装基板的电性连接，另一方面起到支撑作用。而采用导线，因占用面积小，可进一步实现微小间距(fine pitch)连接，从而满足封装结构中的贴装器件高集成密度的需求。
附图说明
图1是本申请一实施例提供的第一基板的结构示意图。
图2是在图1所示的第一基板中开设第一导通体以及形成第一线路层和第二线路层后的结构示意图。
图3是在图2所示的第一线路层和第二线路层上分别形成第一保护层和第二保护层的结构示意图。
图4是将图3所示的第一焊垫上设置第一电子元件的结构示意图。
图5是在图4所示的第一线路层形成干膜后的结构示意图。
图6是在图5所示的干膜上形成通孔后的结构示意图。
图7是在图6所示的第一通孔中形成导电柱后的结构示意图。
图8是在图7所示的第一线路层上去除干膜后的结构示意图。
图9是本申请一实施例提供的第二基板的结构示意图。
图10是在图9所示的第二基板中开设第二导通体以及形成第三线路层和第四线路层后的结构示意图。
图11是在图10所示的第三线路层和第四线路层上分别形成第三保护层和第四保护层的结构示意图。
图12是在图11所示的第二焊垫和第三焊垫上贴合第二电子元件和第三电子元件后的结构示意图。
图13是将图8所示的第一封装基板和图12所示的第二封装基板连接后的结构示意图。
图14是将图13所示的连接板结构进行封装形成封装结构后的结构示意图。
主要元件符号说明
第一封装基板 100
第一基板 10
第一基材层 101
第一铜箔层 102
第二铜箔层 103
第一导通体 11
第一线路层 12
第一焊垫 121
第二线路层 13
第一保护层 14
第一开口 141
第一连接垫 142
第二保护层 15
第一电子元件 16
干膜 17
感光图样 171
通孔 172
导电柱 18
第二封装基板 200
第二基板 20
第二基材层 201
第三铜箔层 202
第四铜箔层 203
第二导通体 21
第三线路层 22
第二焊垫 221
第四线路层 23
第三焊垫 231
第三保护层 24
第二开口 241
第二连接垫 242
第四保护层 25
第三开口 251
第三连接垫 252
第二电子元件 26
第三电子元件 27
连接板结构 300
导线 30
封装结构 400
封装体 40
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
为能进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本申请作出如下详细说明。
本申请一实施例提供一种封装结构的制作方法，包括如下步骤：
步骤S11，请参阅图1，提供一第一基板10。
在本实施例中，所述第一基板10包括第一基材层101和分别设于所述第一基材层101相对两侧的第一铜箔层102以及第二铜箔层103。
所述第一基材层101的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施例中，所述第一基材层101的材质为环氧树脂。
在其他实施例中，所述第一基材层101内还可以间隔叠设多个导电线路层(未标示)，使得所述第一基板10成为多层板。
步骤S12，请参阅图2，在所述第一基板10中开设第一导通体11，图形化所述第一铜箔层102以形成第一线路层12，图形化所述第二铜箔层103以形成第二线路层13。
其中，所述第一导通体11贯穿所述第一基材层101，所述第一线路层12和所述第二线路层13通过所述第一导通体11电性连接。所述第一线路层12包括多个第一焊垫121。
在一实施例中，所述第一导通体11可通过孔内填铜的方式形成。所述第一线路层12及所述第二线路层13可通过分别覆膜、曝光显影以及蚀刻所述第一铜箔层102和第二铜箔层103的方式形成。
步骤S13，请参阅图3，于所述第一线路层12和所述第二线路层13分别形成第一保护层14和第二保护层15。
其中，所述第一保护层14避开多个所述第一焊垫121设置，且所述第一保护层14中设有多个第一开口141，部分所述第一线路层12暴露于所述第一开口141以形成第一连接垫142。
在本实施例中，所述第一保护层14和第二保护层15的材质为聚酰亚胺树脂，用以保护所述第一线路层12和所述第二线路层13不受腐蚀。
步骤S14，请参阅图4，于所述第一焊垫121上贴合第一电子元件16。
具体地，可通过表面组装技术在所述第一焊垫121上贴合所述第一电子元件16。所述第一电子元件16与所述第一焊垫121电性连接。
在一实施例中，所述第一电子元件16可为主动元件或被动元件。本申请中对所述第一电子元件16的数量不作限制。即所述第一电子元件16的数量可为一个，也可为多个。如图4仅示出四个所述第一电子元件16。
其中，多个所述第一电子元件16的种类可不相同。具体地，如图4所示的四个所述第一电子元件16中，其中两个所述第一电子元件16可为芯片，另外两个所述第一电子元件16可为电容。
步骤S15，请一并参阅图5和图6，于所述第一线路层12上设置干膜17，对所述干膜17进行曝光并显影形成感光图样171，所述感光图样171贯穿设有多个通孔172，所述通孔172对应所述第一开口141设置，使得部分所述第一连接垫142暴露。
其中，所述干膜17为感光薄膜阻剂。所述干膜17包覆所述第一保护层14和所述第一电子元件16。
所述多个通孔172间隔设置于所述第一线路层12的边缘部分。在本实施例中，所述通孔172的数量大于三个且小于所述第一开口141的数量。
步骤S16，请参阅图7，于每一所述通孔172中形成一导电柱18，所述导电柱18电性连接所述第一连接垫142。
具体地，采用电镀铜的方式于多个所述通孔172中形成所述导电柱18。
步骤S17，请参阅图8，去除所述干膜17，获得第一封装基板100。
其中，所述第一封装基板100包括第一基材层101、第一线路层12、第二线路层13、多个第一电子元件16、多个导电柱18、第一保护层14和第二保护层15。所述第一线路层12和所述第二线路层13分别设置在所述第一基材层101的相对两侧面。所述第一保护层14设置在所述第一线路层12背离所述第一基材层101的一侧，所述第二保护层15设置在所述第二线路层13背离所述第一基材层101的一侧。所述第一线路层12包括多个第一连接垫142及多个第一焊垫121，所述第一保护层14避开所述第一焊垫121设置，所述第一保护层14贯穿设置有多个第一开口141，所述第一连接垫142于所述第一开口141露出。多个所述导电柱18设置于所述第一连接垫142，多个第一电子元件16设置于所述第一焊垫121。
步骤S21，请参阅图9，提供一第二基板20。
在本实施例中，所述第二基板20包括第二基材层201和分别设于所述第二基材层201相对两侧的第三铜箔层202以及第四铜箔层203。
所述第二基材层201的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT树脂、聚苯醚(Polyphenylene Oxide，PPO)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等树脂中的一种。在本实施例中，所述第二基材层201的材质为环氧树脂。
在其他实施例中，所述第二基材层201内还可以间隔叠设多个导电线路层(未标示)，使得所述第二基板20成为多层板。
步骤S22，请参阅图10，在所述第二基板20中开设第二导通体21，以及图形化所述第三铜箔层202和第四铜箔层203以分别形成第三线路层22和第四线路层23。
其中，所述第二导通体21贯穿所述第二基材层201，所述第三线路层22和所述第四线路层23通过所述第二导通体21电性连接。所述第三线路层22包括多个第二焊垫221，所述第四线路层23包括多个第三焊垫231。
在一实施例中，所述第二导通体21可通过孔内填铜的方式形成。所述第三线路层22及所述第四线路层23可通过分别覆膜、曝光显影以及蚀刻所述第三铜箔层202和第四铜箔层203的方式形成。
步骤S23，请参阅图11，于所述第三线路层22和所述第四线路层23上分别形成第三保护层24和第四保护层25。
其中，所述第三保护层24避开所述多个第二焊垫221设置，且所述第三保护层24设有多个第二开口241，部分所述第三线路层22由所述第二开口241的底部露出以形成第二连接垫242。所述第四保护层25避开所述多个第三焊垫231设置，且所述第四保护层25中设有多个第三开口251，部分所述第四线路层23由所述第三开口251的底部露出以成第三连接垫252。
在本实施例中，所述第三保护层24和第四保护层25的材质为聚酰亚胺树脂，用以保护所述第三线路层22和所述第四线路层23不受腐蚀。
步骤S24，请参阅图12，于多个所述第二焊垫221上贴合第二电子元件26，于所述第三焊垫231上贴合第三电子元件27，获得第二封装基板200。
其中，所述第二封装基板200包括第二基材层201、第三线路层22、第四线路层23、多个第二电子元件26、多个第三电子元件27、第三保护层24和第四保护层25。所述第三线路层22和所述第四线路层23分别设置在所述第二基材层201的相对两侧面。所述第三保护层24设置在所述第三线路层22背离所述第二基材层201的一侧，所述第四保护层25设置于所述第四线路层23背离所述第二基材层201的一侧。所述第三线路层22包括多个第二连接垫242和多个第二焊垫221，所述第三保护层24避开所述第二焊垫221设置，所述第三保护层24贯穿设置有多个第二开口241，所述第二连接垫242于所述第二开口241露出。所述第四线路层23包括多个第三连接垫252及多个第三焊垫231，所述第四保护层25避开所述第三焊垫231设置，所述第四保护层25贯穿设置有多个第三开口251，所述第三连接垫252于所述第三开口251中露出。多个所述第二电子元件26设置于所述第二焊垫221，多个所述第三电子元件27设置于所述第三焊垫231。
具体地，可通过表面组装技术在所述第二焊垫221上贴合所述第二电子元件26，在所述第三焊垫231上贴合所述第三电子元件27。所述第二电子元件26与所述第三线路层22电性连接，所述第三电子元件27与所述第四线路层23电性连接。
在一实施例中，所述第二电子元件26和第三电子元件27均可分别为主动元件或被动元件。本申请对所述第二电子元件26和第三电子元件27的数量不作限制。
步骤S31，请参阅图13，电性连接所述第一封装基板100和第二封装基板200，获得连接板结构300。
具体地，所述第一封装基板100上的多个导电柱18通过所述第三开口251连接于所述第二封装基板200的第三连接垫252，所述导电柱18通过焊接连接于所述第二封装基板200。于第一封装基板100上的第一连接垫142上设置导线30，所述导线30电性连接于所述第二封装基板200的第二连接垫242。
在本实施例中，所述导电柱18的数量大于三个，且间隔设置于所述第一基板10的边缘。所述第二封装基板200的横截面面积小于所述第一封装基板100，以使得方便设置导线30。所述导线30为金线或铝线，所述导线30的数量不作限制。
步骤S32，请参阅图14，于所述第一封装基板100的第一线路层12和第二封装基板200上形成封装体40，所述封装体40包覆所述第一封装基板100的第一线路层12以及整个所述第二封装基板200，获得封装结构400。
具体地，可通过传递模塑(transfer molding)的方式将液态的环氧塑封料(EMC)形成于所述第一封装基板100的第一线路层12和第二封装基板200上，经干燥后得到所述封装体40。所述封装体40能够有效保护所述第一封装基板100上的第一电子元件16和导电柱18，以及所述第二封装基板200上的第二电子元件26和第三电子元件27，以及所述导线30，提高整个封装结构400的可靠度。该封装体40可一次成型完成，从而减少工艺流程。
在本实施例中，所述第一电子元件16的高度h1为0.1～2.0mm，所述第三电子元件27的高度h2为0.1～2.0mm，所述导电柱18的高度H大于所述第一电子元件16和第三电子元件27的高度之和(即，H>h1+h2)。
当第一封装基板100和第二封装基板200之间需要信号连接的I/O数量(即第一电子元件16和第三电子元件27)多时，因导电柱18的具有一定的尺寸限制，其直径较大，占用的面积较大，从而仅采用导电柱18无法实现第一电子元件16和第三电子元件27的微小间距(fine pitch)连接。本申请中，通过采用引线键合(wire bonding)设置导线30，结合导电柱18的方式连接所述第一封装基板100和第二封装基板200。所述导电柱18一方面可以实现所述第一封装基板100和第二封装基板200的电性连接，另一方面可起到支撑作用。同时采用导线30，因所述导线30占用面积小，可进一步实现所述第一电子元件16和第三电子元件27的微小间距(fine pitch)连接。
请参阅图14，本申请还提供一种采用上述制作方法制作得到的封装结构400，所述封装结构400包括第一封装基板100、第二封装基板200、导线30和封装体40。所述第二封装基板200连接于第一封装基板100的一侧，所述导线30连接于所述第二封装基板200和第一封装基板100，所述封装体40包覆所述第二封装基板200、导线30及部分所述第一封装基板100。
所述第一封装基板100包括第一基板10、第一电子元件16和多个导电柱18，所述第一电子元件16和多个所述导电柱18间隔设置于所述第一基板10的同一侧面，所述导电柱18连接于所述第二封装基板200。
所述第一基板10包括第一基材层101，以及设置于所述第一基材层101相对两侧的第一线路层12和第二线路层13。所述第一线路层12包括第一焊垫121，所述第一电子元件16设置于所述第一焊垫121上。避开所述第一焊垫121于所述第一线路层12上设置有第一保护层14，所述第一保护层14中开设有多个第一开口141，部分所述第一线路层12暴露于所述第一开口141形成第一连接垫142，多个所述导电柱18连接于所述第一连接垫142。所述第二线路层13上设置有第二保护层15。
所述第二封装基板200包括第二基板20、第二电子元件26和第三电子元件27。所述第二基板20包括第二基材层201，以及设置于所述第二基材层201相对两侧的第三线路层22和第四线路层23。所述第二封装基板200的第四线路层23与所述第一封装基板100的第一线路层12相对设置。
所述第三线路层22包括第二焊垫221，所述第二电子元件26设置于所述第二焊垫221上。所述第四线路层23包括第三焊垫231，所述第三电子元件27设置于所述第三焊垫231上。避开所述第二焊垫221，于所述第三线路层22上设置有第三保护层24，所述第三保护层24上设置有多个第二开口241，部分所述第三线路层22暴露于所述第二开口241形成第二连接垫242。所述导线30电性连接于所述第一连接垫142和所述第二连接垫242。避开所述第三焊垫231，于所述第四线路层23上设置有第四保护层25，所述第四保护层25上设置于多个第三开口251，部分所述第四线路层23暴露于所述第三开口251形成第三连接垫252。所述导电柱18背离所述第一封装基板100的一端电性连接于所述第三连接垫252。
所述封装体40设置于所述第一封装基板100的第一线路层12上，包覆所述导电柱18、第一电子元件16、所述导线30以及整个所述第二封装基板200。
以上说明仅仅是对本申请一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。
Claims (10)
1.一种封装结构的制作方法，其特征在于，包括以下步骤：
提供第一封装基板，所述第一封装基板包括第一基板以及间隔设置于所述第一基板的至少一第一电子元件和至少一导电柱，所述第一基板包括相对设置的第一线路层和第二线路层，所述第一线路层包括第一连接垫，所述至少一导电柱的一端连接所述第一连接垫；
于所述第一封装基板上设置一第二封装基板，所述第二封装基板包括第二基板和设置于所述第二基板的至少一第二电子元件，所述第二基板包括相对设置的第三线路层和第四线路层，所述第三线路层上包括第二连接垫，所述第四线路层上包括第三连接垫；
将所述至少一导电柱的另一端连接于所述第二封装基板的第三连接垫，所述至少一第一电子元件和所述至少一第二电子元件相对设置，所述导电柱的高度大于所述至少一第一电子元件和所述至少一第二电子元件的厚度之和；
于所述第一连接垫和所述第二连接垫设置导线连接，获得所述封装结构。
2.如权利要求1所述的封装结构的制作方法，其特征在于，所述第二基板的横截面面积小于所述第一基板的横截面面积。
3.如权利要求1所述的封装结构的制作方法，其特征在于，所述导电柱的数量大于三个，且所述导电柱间隔设置于所述第一基板的边缘。
4.如权利要求1所述的封装结构的制作方法，其特征在于，所述第一封装基板的制作方法包括以下步骤：
于所述第一线路层和第二线路层上分别设置第一保护层和第二保护层，所述第一保护层避开所述第一焊垫设置，所述第一保护层上设有第一开口，所述第一线路层暴露于所述第一开口形成所述第一连接垫；
于所述第一连接垫上设置所述至少一导电柱，获得所述第一封装基板。
5.如权利要求4所述的封装结构的制作方法，其特征在于，步骤“于所述第一连接垫上设置所述至少一导电柱”包括：
于所述第一线路层上设置干膜，对所述干膜进行曝光显影以形成感光图样，所述感光图样具有通孔，部分所述第一连接垫于所述通孔的底部露出；以及
于所述通孔柱填充导电膏，形成所述导电柱。
6.如权利要求1所述的封装结构的制作方法，其特征在于，所述第二封装基板的制作方法包括以下步骤：
于所述第三线路层和第四线路层上分别设置第三保护层和第四保护层，所述第三保护层上设有第二开口，所述第三线路层暴露于所述第二开口形成所述第二连接垫；所述第四保护层上设有第三开口，所述第四线路层暴露于所述第三开口形成所述第三连接垫。
7.如权利要求1所述的封装结构的制作方法，其特征在于，步骤“于所述第一连接垫和所述第二连接垫设置导线”后，还包括：
于所述第一封装基板上设置封装体，所述封装体包覆所述第二封装基板及所述第一封装基板的第一线路层，获得所述封装结构。
8.一种封装结构，其特征在于，包括：
第一封装基板，包括第一基板以及间隔设置于所述第一基板的至少一第一电子元件和至少一导电柱，所述第一基板包括相对设置的第一线路层和第二线路层，所述第一线路层包括第一连接垫；
第二封装基板，包括第二基板和设置于所述第二基板的至少一第二电子元件，所述第二基板包括相对设置的第三线路层和第四线路层，所述第三线路层上包括第二连接垫，所述第四线路层上包括第三连接垫；
所述至少一导电柱电性连接于所述第二封装基板的第三连接垫，所述至少一第一电子元件和所述至少一第二电子元件相对设置，所述导电柱的高度大于所述至少一第一电子元件和所述至少一第二电子元件的厚度之和；
导线，电性连接于所述第一连接垫和所述第二连接垫。
9.如权利要求8所述的封装结构，其特征在于，所述封装结构还包括封装体，所述封装体包覆所述第二封装基板及所述第一封装基板的第一线路层。
10.如权利要求8所述的封装结构，其特征在于，所述第二基板的横截面面积小于所述第一基板的横截面面积；所述导电柱的数量大于三个，且所述导电柱间隔设置于所述第一基板的边缘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210406558.4A CN116963412A (zh) | 2022-04-18 | 2022-04-18 | 封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210406558.4A CN116963412A (zh) | 2022-04-18 | 2022-04-18 | 封装结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116963412A true CN116963412A (zh) | 2023-10-27 |
Family
ID=88446587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210406558.4A Pending CN116963412A (zh) | 2022-04-18 | 2022-04-18 | 封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116963412A (zh) |
-
2022
- 2022-04-18 CN CN202210406558.4A patent/CN116963412A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100591216B1 (ko) | 집적 장치를 갖는 마이크로 전자 기판 | |
| US7915077B2 (en) | Methods of making metal core foldover package structures | |
| US8237259B2 (en) | Embedded chip package | |
| KR100692441B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US9646922B2 (en) | Methods and apparatus for thinner package on package structures | |
| KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6495912B1 (en) | Structure of ceramic package with integrated passive devices | |
| US20020060361A1 (en) | Semiconductor package for three-dimensional mounting, fabrication method thereof , and semiconductor device | |
| KR101486722B1 (ko) | 단일층 코어리스 기판 | |
| CN107424973B (zh) | 封装基板及其制法 | |
| KR100605349B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20110002074A (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| KR20090056813A (ko) | 적층 비아 상호접속부를 구비하는 집적회로 패키지-온-패키지 시스템 | |
| US20100230823A1 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device | |
| US9711444B2 (en) | Packaging module and substrate structure thereof | |
| US8058723B2 (en) | Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof | |
| US20060237854A1 (en) | Carrying structure of electronic components | |
| US11508673B2 (en) | Semiconductor packaging substrate, fabrication method and packaging process thereof | |
| US7435624B2 (en) | Method of reducing mechanical stress on a semiconductor die during fabrication | |
| CN105323948A (zh) | 中介基板及其制造方法 | |
| CN112054005B (zh) | 电子封装件及其制法 | |
| CN116963412A (zh) | 封装结构及其制作方法 | |
| EP1848029B1 (en) | Carrying structure of electronic components | |
| KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
| CN115706017A (zh) | 一种封装机构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |