CN116961641A - 一种防输出倒灌装置及其控制方法 - Google Patents

Abstract

本发明公开了一种防输出倒灌装置及其控制方法，包含芯片电源、第一P型MOS管、第二P型MOS管、输出控制模块、P型功率管驱动级、N型功率管驱动级、第三P型MOS管、第一N型MOS管和其他芯片或系统输出模块。本发明提供了一种全新结构的芯片防输出倒灌装置及其控制方法，通过N井电位选择电路选择芯片电源和输出信号PAD之间更高的电位，从而防止发生通过Body的漏电，而且本发明大大降低了P型MOS管所需要的尺寸，与现有技术相比，P型MOS管的总面积可以降低75%。

Description

一种防输出倒灌装置及其控制方法

技术领域

本发明涉及一种防输出倒灌装置及其控制方法，属于半导体芯片技术领域。

背景技术

在电路系统中，处于低功耗状态时，特定芯片会进入睡眠状态，关闭其供电电源。此时，如果该特定芯片的输出接口与其他仍挂载供电电压的芯片共用输出接口，则会存在其他芯片的供电电源通过芯片共同输出接口到特定芯片的供电电压（此时为零）通路，电流会倒灌回到特定芯片，从而唤醒芯片，导致系统异常。因此，特定芯片中需要在输出做防倒灌装置避免上述问题发生。

传统防输出倒灌装置如图4所示，通过P型MOS管102和P型MOS管103组成高电平选择电路，选择出高电平VSEL，高电平VSEL与输出功率管P型 MOS管109的Source端和Body端电连接，由此达到防倒灌的目的。此方案的缺点是，工作时，输出信号PAD拉高的关键路径上是导通的P型MOS管102和P型 MOS管106，需要通过增加这两个串联的P型MOS管的尺寸来增强驱动能力。而这样增大两个P型MOS管的尺寸会大大增加成本，且不利于芯片的小型化。

发明内容

本发明所要解决的技术问题是提供一种防输出倒灌装置及其控制方法，降低防倒灌装置成本。

为解决上述技术问题，本发明所采用的技术方案是：

一种防输出倒灌装置，其特征在于：包含芯片电源、第一P型MOS管、第二P型MOS管、输出控制模块、P型功率管驱动级、N型功率管驱动级、第三P型MOS管、第一N型MOS管和其他芯片或系统输出模块，芯片电源的输出端与第一P型MOS管的Source端、第二P型MOS管的Gate端、输出控制模块的供电输入端、第三P型MOS管的Source端和N型功率管驱动级的电源输入端连接，输出控制模块的第一输出端与P型功率管驱动级输入端连接，输出控制模块的第二输出端与N型功率管驱动级输入端连接，第一P型MOS管的Drain端与第一P型MOS管的Body端、第二P型MOS管的Drain端、第二P型MOS管的Body端、P型功率管驱动级的电源输入端和第三P型MOS管的Source端和第三P型MOS管的Body端连接，P型功率管驱动级的输出端与第三P型MOS管的Gate端连接，N型功率管驱动级的输出端与第一N型MOS管的Gate端连接，第一P型MOS管的Gate端与第二P型MOS管Drain端、第三P型MOS管的Drain端、第一N型MOS管的Drain端和其他芯片或系统输出模块的输入端连接，第一N型MOS管的Source端接地。

进一步地，所述P型功率管驱动级和N型功率管驱动级分别包含第四P型MOS管和第二N型MOS管，第四P型MOS管的Gate端与第二N型MOS管的Gate端连接并作为P型功率管驱动级或N型功率管驱动级的输入端IN，第四P型MOS管的Source端与第四P型MOS管的Body端连接并且与芯片电源输出端连接，第四P型MOS管的Drain端与第二N型MOS管的Drain端连接并且作为P型功率管驱动级或N型功率管驱动级的输出端OUT，第二N型MOS管的Source端接地。

进一步地，所述芯片电源的输出端输出电源信号VDD1。

进一步地，所述第一P型MOS管的Drain端、第一P型MOS管的Body端和第二P型MOS管的Drain端相连并产生N 井电位VSEL。

进一步地，所述输出控制模块的第一输出端输出信号VP, 输出控制模块的第二输出端输出信号VN。

进一步地，所述P型功率管驱动级的输出端输出信号VPG，所述N型功率管驱动级的输出端输出信号VNG。

进一步地，所述第一P型MOS管的Gate端、第二P型MOS管Drain端、第三P型MOS管的Drain端、第一N型MOS管的Drain端和其他芯片或系统输出模块的输入端相连并产生输出信号PAD。

一种防输出倒灌装置的控制方法，包含以下步骤：

芯片电源关闭时，电源信号VDD1变低，此时如果其他芯片或系统输出模块的输出为高电平，第二P型MOS管处于导通状态，第一P型MOS管处于关断状态，N井电位VSEL为其他芯片或系统输出模块输出的高电平；

由于电源信号VDD1为低电平，输出控制模块的输出信号VP为低电平，故P型功率管驱动级的输出信号VPG为其他芯片或系统输出模块输出的高电平，第三P型MOS管的Gate端电位为其他芯片或系统输出模块输出的高电平，第三P型MOS管的Body端电位为其他芯片或系统输出模块输出的高电平电压；

故第三P型MOS管处于关断状态，且因为第三P型MOS管的Body端连接到最高电位，不存在Body漏电通路从而防止输出端倒灌；

芯片电源打开，此时其他芯片或系统输出模块应处于高阻状态；

第二P型MOS管处于关断状态，第一P型MOS管处于导通状态，N井电位VSEL为芯片电源输出的高电平；

芯片电源直接给输出控制模块的电源输入端、N型功率管驱动级的电源输入端、第三P型MOS管的Source端提供电源；芯片电源通过处于导通状态第一P型MOS管给P型功率管驱动级的电源输入端提供电源。

本发明与现有技术相比，具有以下优点和效果：本发明提供了一种全新结构的芯片防输出倒灌装置及其控制方法，通过N井电位选择电路选择芯片电源和输出信号PAD之间更高的电位，从而防止发生通过Body的漏电，而且本发明大大降低了P型MOS管所需要的尺寸，与现有技术相比，P型MOS管的总面积可以降低75%。

附图说明

图1是本发明的一种防输出倒灌装置的电路示意图。

图2是本发明的一种防输出倒灌装置的原理示意图。

图3是本发明的P型功率管驱动级和N型功率管驱动级的电路示意图。

图4是现有技术的防输出倒灌装置的示意图。

具体实施方式

为了详细阐述本发明为达到预定技术目的而所采取的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清晰、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部的实施例，并且，在不付出创造性劳动的前提下，本发明的实施例中的技术手段或技术特征可以替换，下面将参考附图并结合实施例来详细说明本发明。

如图1所示，本发明的一种防输出倒灌装置，包含芯片电源301、第一P型MOS管302、第二P型MOS管303、输出控制模块304、P型功率管驱动级305、N型功率管驱动级306、第三P型MOS管307、第一N型MOS管308和其他芯片或系统输出模块309。

芯片电源301的输出端与第一P型MOS管302的Source端、第二P型MOS管303的Gate端、输出控制模块304的供电输入端、第三P型MOS管307的Source端和N型功率管驱动级306的电源输入端连接，输出控制模块304的第一输出端与P型功率管驱动级305输入端连接，输出控制模块304的第二输出端与N型功率管驱动级306输入端连接，第一P型MOS管302的Drain端与第一P型MOS管302的Body端、第二P型MOS管303的Drain端、第二P型MOS管303的Body端、P型功率管驱动级305的电源输入端和第三P型MOS管307的Source端和第三P型MOS管307的Body端连接，P型功率管驱动级305的输出端与第三P型MOS管307的Gate端连接，N型功率管驱动级306的输出端与第一N型MOS管308的Gate端连接，第一P型MOS管302的Gate端与第二P型MOS管303的Drain端、第三P型MOS管307的Drain端、第一N型MOS管308的Drain端和其他芯片或系统输出模块309的输入端连接，第一N型MOS管308的Source端接地。

如图3所示，P型功率管驱动级305和N型功率管驱动级306分别包含第四P型MOS管401和第二N型MOS管402，第四P型MOS管401的Gate端与第二N型MOS管402的Gate端连接并作为P型功率管驱动级305或N型功率管驱动级306的输入端IN，第四P型MOS管401的Source端与第四P型MOS管401的Body端连接并且与芯片电源301输出端连接，第四P型MOS管401的Drain端与第二N型MOS管402的Drain端连接并且作为P型功率管驱动级305或N型功率管驱动级306的输出端OUT，第二N型MOS管402的Source端接地。

其中，芯片电源的输出端输出电源信号VDD1。

第一P型MOS管的Drain端、第一P型MOS管的Body端和第二P型MOS管的Drain端相连并产生N 井电位VSEL。

输出控制模块的第一输出端输出信号VP, 输出控制模块的第二输出端输出信号VN。

P型功率管驱动级的输出端输出信号VPG，所述N型功率管驱动级的输出端输出信号VNG。

第一P型MOS管的Gate端、第二P型MOS管Drain端、第三P型MOS管的Drain端、第一N型MOS管的Drain端和其他芯片或系统输出模块的输入端相连并产生输出信号PAD。

如图2所示，本发明的防输出倒灌装置包含供电模块201、输出级202、输出驱动级203、N井电位选择模块204。

供电模块201的输出分别与输出级202和N井电位选择模块204连接，提供供电电源。输出级202的输入控制信号由输出驱动级203输入，输出级202的供电电源及N井电位分别由供电模块201和N井电位选择模块204提供。N井电位选择模块204用于选择芯片电源和PAD之间更高的电位，防止发生通过Body的漏电。输出驱动级203提供芯片正常工作时所需要的输出控制信号，并提供足够的驱动能力。

当芯片供电电源断开时，所述N井电位选择模块204传输PAD端口高电位到输出级202和输出驱动级203，以断开所述供电模块和所述输出级之间的电连接。

一种防输出倒灌装置的控制方法，包含以下步骤：

如图1所示，芯片电源301关闭时，电源信号VDD1变低，此时如果其他芯片或系统输出模块309的输出为高电平，第二P型MOS管303处于导通状态，第一P型MOS管302处于关断状态，N井电位VSEL为其他芯片或系统输出模块309输出的高电平。

由于电源信号VDD1为低电平，输出控制模块304的输出信号VP为低电平，故P型功率管驱动级305的输出信号VPG为其他芯片或系统输出模块309输出的高电平，第三P型MOS管307的Gate端电位为其他芯片或系统输出模块309输出的高电平，第三P型MOS管307的Body端电位为其他芯片或系统输出模块输出的高电平电压。

故第三P型MOS管307处于关断状态，且因为第三P型MOS管307的Body端连接到最高电位，不存在Body漏电通路，从而达到防止输出端倒灌到芯片供电电源的目的。

如图1所示，芯片电源301打开，此时其他芯片或系统输出模块309应处于高阻状态。

第二P型MOS管303处于关断状态，第一P型MOS管302处于导通状态，N井电位VSEL为芯片电源301输出的高电平。

芯片电源301直接给输出控制模块304的电源输入端、N型功率管驱动级306的电源输入端、第三P型MOS管307的Source端提供电源。芯片电源301通过处于导通状态第一P型MOS管302给P型功率管驱动级305的电源输入端提供电源。由于P型功率管驱动级305所需要的驱动能力比第三P型MOS管307所需要的驱动能力要小很多，因此，第一P型MOS管302所需要的尺寸可以大大降低。

假设设计中需要导通电阻为单位1，使用单个P型MOS管时，其尺寸W1/L1。而当使用两个P型MOS管串联时，一种可能的设计是将每个P型MOS管的电阻定为0.5，此时每个P型MOS管的尺寸为2*W1/L1，这样总的P型MOS管尺寸为4*W1/L1。使用本专利提出的方案，P型MOS管尺寸仍然为W1/L1。与使用第一P型MOS管302的Drain端连接第三P型MOS管307的Source端的方式相比，P型MOS管的总面积可以降低75%。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质，在本发明的精神和原则之内，对以上实施例所作的任何简单的修改、等同替换与改进等，均仍属于本发明技术方案的保护范围之内。

Claims (8)

1.一种防输出倒灌装置，其特征在于：包含芯片电源、第一P型MOS管、第二P型MOS管、输出控制模块、P型功率管驱动级、N型功率管驱动级、第三P型MOS管、第一N型MOS管和其他芯片或系统输出模块，芯片电源的输出端与第一P型MOS管的Source端、第二P型MOS管的Gate端、输出控制模块的供电输入端、第三P型MOS管的Source端和N型功率管驱动级的电源输入端连接，输出控制模块的第一输出端与P型功率管驱动级输入端连接，输出控制模块的第二输出端与N型功率管驱动级输入端连接，第一P型MOS管的Drain端与第一P型MOS管的Body端、第二P型MOS管的Drain端、第二P型MOS管的Body端、P型功率管驱动级的电源输入端和第三P型MOS管的Source端和第三P型MOS管的Body端连接，P型功率管驱动级的输出端与第三P型MOS管的Gate端连接，N型功率管驱动级的输出端与第一N型MOS管的Gate端连接，第一P型MOS管的Gate端与第二P型MOS管Drain端、第三P型MOS管的Drain端、第一N型MOS管的Drain端和其他芯片或系统输出模块的输入端连接，第一N型MOS管的Source端接地。

2.根据权利要求1所述的一种防输出倒灌装置，其特征在于：所述P型功率管驱动级和N型功率管驱动级分别包含第四P型MOS管和第二N型MOS管，第四P型MOS管的Gate端与第二N型MOS管的Gate端连接并作为P型功率管驱动级或N型功率管驱动级的输入端IN，第四P型MOS管的Source端与第四P型MOS管的Body端连接并且与芯片电源输出端连接，第四P型MOS管的Drain端与第二N型MOS管的Drain端连接并且作为P型功率管驱动级或N型功率管驱动级的输出端OUT，第二N型MOS管的Source端接地。

3.根据权利要求1所述的一种防输出倒灌装置，其特征在于：所述芯片电源的输出端输出电源信号VDD1。

4.根据权利要求1所述的一种防输出倒灌装置，其特征在于：所述第一P型MOS管的Drain端、第一P型MOS管的Body端和第二P型MOS管的Drain端相连并产生N 井电位VSEL。

5.根据权利要求1所述的一种防输出倒灌装置，其特征在于：所述输出控制模块的第一输出端输出信号VP, 输出控制模块的第二输出端输出信号VN。

6.根据权利要求5所述的一种防输出倒灌装置，其特征在于：所述P型功率管驱动级的输出端输出信号VPG，所述N型功率管驱动级的输出端输出信号VNG。

7.根据权利要求6所述的一种防输出倒灌装置，其特征在于：所述第一P型MOS管的Gate端、第二P型MOS管Drain端、第三P型MOS管的Drain端、第一N型MOS管的Drain端和其他芯片或系统输出模块的输入端相连并产生输出信号PAD。

8.一种权利要求1-7任一项所述的防输出倒灌装置的控制方法，其特征在于包含以下步骤：

芯片电源关闭时，电源信号VDD1变低，此时如果其他芯片或系统输出模块的输出为高电平，第二P型MOS管处于导通状态，第一P型MOS管处于关断状态，N井电位VSEL为其他芯片或系统输出模块输出的高电平；

由于电源信号VDD1为低电平，输出控制模块的输出信号VP为低电平，故P型功率管驱动级的输出信号VPG为其他芯片或系统输出模块输出的高电平，第三P型MOS管的Gate端电位为其他芯片或系统输出模块输出的高电平，第三P型MOS管的Body端电位为其他芯片或系统输出模块输出的高电平电压；

故第三P型MOS管处于关断状态，且因为第三P型MOS管的Body端连接到最高电位，不存在Body漏电通路从而防止输出端倒灌；

芯片电源打开，此时其他芯片或系统输出模块应处于高阻状态；

第二P型MOS管处于关断状态，第一P型MOS管处于导通状态，N井电位VSEL为芯片电源输出的高电平；

芯片电源直接给输出控制模块的电源输入端、N型功率管驱动级的电源输入端、第三P型MOS管的Source端提供电源；芯片电源通过处于导通状态第一P型MOS管给P型功率管驱动级的电源输入端提供电源。