CN116960176A - 晶体管及其制备方法、半导体器件及其制备方法 - Google Patents

晶体管及其制备方法、半导体器件及其制备方法 Download PDF

Info

Publication number
CN116960176A
CN116960176A CN202210398540.4A CN202210398540A CN116960176A CN 116960176 A CN116960176 A CN 116960176A CN 202210398540 A CN202210398540 A CN 202210398540A CN 116960176 A CN116960176 A CN 116960176A
Authority
CN
China
Prior art keywords
layer
dielectric layer
work function
type work
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210398540.4A
Other languages
English (en)
Inventor
张珂豪
黄伟川
刘熹
刘旭
陈磊
叶约翰
林军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210398540.4A priority Critical patent/CN116960176A/zh
Priority to PCT/CN2023/082328 priority patent/WO2023197828A1/zh
Publication of CN116960176A publication Critical patent/CN116960176A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供一种晶体管及其制备方法、半导体器件及其制备方法，涉及半导体技术领域，用于改善因半导体器件尺寸减小，所带来的晶体管的栅结构中各个膜层厚度受限的问题。晶体管包括鳍、栅介质层、栅金属层、源极和漏极。鳍包括源极区、漏极区，以及位于源极区和漏极区之间的沟道区。栅介质层跨设在沟道区上。栅介质层含有铝原子，且铝原子靠近栅介质层远离沟道区的表面。栅金属层位于栅介质层上。源极位于源极区上，漏极位于漏极区上。上述晶体管应用于半导体器件中，以提高半导体器件的性能。

Description

晶体管及其制备方法、半导体器件及其制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及晶体管及其制备方法、半导体器件及其制备方法。
背景技术
在半导体器件中，常采用具有高介电常数金属栅(High K Metal Gate，HKMG)的鳍式场效应晶体管(Fin Field-Effect-Transistor，FinFET)作为晶体管单元。HKMG可以包括栅介质层和栅金属层，以及位于栅介质层和栅金属层之间的P型功函数层和N型功函数层。可以通过控制P型功函数层的厚度，控制晶体管的阈值电压(threshold voltage)。
随着半导体器件的尺寸的日益减小，晶体管的尺寸也随之减小。例如，在7nm的半导体工艺节点中，HKMG的栅长度(gate length)已微缩至20nm左右。栅长度限制了HKMG中多个膜层的填充空间。
发明内容
本申请实施例提供一种晶体管及其制备方法、半导体器件及其制备方法、电子设备，用于改善因半导体器件尺寸减小，所带来的晶体管的栅结构中各个膜层厚度受限的问题。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，提供了一种晶体管，该晶体管包括鳍、栅介质层、栅金属层，源极和漏极。所述鳍包括源极区、漏极区，以及位于所述源极区和所述漏极区之间的沟道区。栅介质层跨设在所述沟道区上，所述栅介质层含有铝原子，且所述铝原子靠近所述栅介质层远离所述沟道区的表面。栅金属层位于所述栅介质层上。所述源极位于所述源极区上，所述漏极位于所述漏极区上。
本申请的上述实施例所提供的晶体管中，栅介质层含有铝原子，且所述铝原子靠近栅介质层远离沟道区的表面，从而能够在栅介质层远离沟道区的表面形成偶极子，利用该偶极子调控功函数，进而控制晶体管的阈值电压。栅介质层和栅金属层之间无需设置用于提供铝原子的N型功函数层。这样，在栅结构的填充空间固定的情况下，栅结构中其他膜层(例如，栅介质层和栅金属层)的允许厚度范围可以较大。其中，在栅金属层的允许厚度范围较大的情况下，栅金属层的厚度可以较厚，从而有利于降低晶体管的栅极电阻，提高晶体管的性能。
在一些实施例中，所述晶体管还包括P型功函数层，P型功函数层位于所述栅介质层和所述栅金属层之间。由于栅介质层和栅金属层之间无需设置N型功函数层，因此在栅结构的填充空间固定的情况下，栅结构中其他膜层的允许厚度范围较大。这样，在晶体管还包括P 型功函数层的情况下，P型功函数层的允许厚度范围也可以较大。由于P型功函数层的厚度与晶体管的阈值电压相关，因此，在P型功函数层的允许厚度范围较大的情况下，晶体管的阈值电压的可调范围也可以较大。这样，在将晶体管应用至半导体器件中后，通过设置晶体管中P型功函数层的厚度不同，半导体器件中可以包括更多具有不同阈值电压的晶体管，从而提高半导体器件的性能。
在一些实施例中，所述晶体管还包括刻蚀阻挡层，刻蚀阻挡层位于所述栅介质层和所述 P型功函数层之间。刻蚀阻挡层可以作为刻蚀P型功函数层过程中的停止层，从而避免在刻蚀P型功函数层过程中，栅介质层也被刻蚀的情况出现。
在一些实施例中，所述晶体管还包括保护层。保护层位于所述栅介质层和所述栅金属层之间，且与所述栅介质层接触。本申请实施例在栅结构中设置保护层，在栅介质层的材料包括氧原子的情况下，保护层与栅介质层接触，还可以防止栅介质层中的氧原子向外部扩散，从而有效的改善因栅介质层中氧原子向外扩散，栅结构性能降低，导致晶体管的栅极漏电流增大的问题。
在一些实施例中，所述晶体管还包括粘接层，粘接层位于所述栅介质层和所述栅金属层之间，且与所述栅金属层接触。这样，粘接层位于栅介质层和栅金属层之间，且与栅金属层接触，从而可以用于粘接栅金属层，提高栅金属层与栅介质层之间的附着力，避免栅金属层与栅介质层之间分离的情况出现。
在一些实施例中，所述栅介质层的材料包括二氧化铪。
在一些实施例中，所述栅介质层中的铝元素的含量高于其他膜层的铝元素的含量，所述其他膜层至少包括所述栅金属层。
在一些实施例中，所述晶体管还包括栅绝缘层，栅绝缘层位于所述栅结构和所述沟道区之间。
第二方面，提供了一种半导体器件，该半导体器件包括衬底以及所述衬底上设置的多个晶体管，所述晶体管为如上述任一实施例所述的晶体管。
在一些实施例中，所述多个晶体管包括N型场效应管和P型场效应管，所述P型场效应管包括P型功函数层。
在一些实施例中，多个所述P型场效应管中的P型功函数层的厚度不完全相同。这样设置，使得多个P型场效应管中栅结构的功函数不完全相同，多个P型场效应管的阈值电压也不完全相同，从而有利于实现半导体器件的多阈值电压体系，提高半导体器件的性能。
在一些实施例中，至少一个所述N型场效应管包括P型功函数层。
在一些实施例中，多个所述N型场效应管包括P型功函数层，且多个所述N型场效应管中的P型功函数层的厚度不完全相同。这样，多个N型场效应管中栅结构的功函数不完全相同，多个N型场效应管的阈值电压也不完全相同，从而有利于实现半导体器件的多阈值电压体系，提高半导体器件的性能。
第三方面，提供一种晶体管的制备方法，该制备方法包括：在衬底上形成鳍，所述鳍包括源极区、漏极区，以及位于所述源极区和所述漏极区之间的沟道区。在所述源极区上形成源极，在所述漏极区上形成所述漏极；形成栅介质层，所述栅介质层跨设在所述沟道区上；所述栅介质层含有铝原子，且所述铝原子靠近所述栅介质层远离所述沟道区的表面；在所述栅介质层上形成栅金属层。
在一些实施例中，所述形成栅介质层，包括：形成初始介质层，所述初始介质层跨设在所述沟道区上；在所述初始介质层上形成N型功函数层，所述N型功函数层中包括铝原子；采用退火工艺，将所述N型功函数层中的铝原子靶向移动至所述初始介质层，形成所述栅介质层；去除所述N型功函数层。
在一些实施例中，所述制备方法还包括：在所述初始介质层上形成N型功函数层之前，在所述初始介质层上形成P型功函数层。
在一些实施例中，所述制备方法还包括：在所述初始介质层上形成P型功函数层之前，在所述初始介质层上形成刻蚀阻挡层。
在一些实施例中，所述制备方法还包括：在所述形成初始介质层之后，在所述初始介质层上形成保护层。
在一些实施例中，所述制备方法还包括：在所述栅介质层上形成粘接层。
在一些实施例中，所述在衬底上形成鳍之后，且在所述形成栅介质层之前，所述制备方法还包括：形成栅绝缘层，所述栅绝缘层跨设在所述沟道区上。
第四方面，提供一种半导体器件的制备方法，该制备方法包括：提供衬底，所述衬底包括N型场效应管区和P型场效应管区。在所述衬底上形成多个鳍，所述鳍包括源极区、漏极区，以及位于所述源极区和所述漏极区之间的沟道区；所述多个鳍包括位于所述N型场效应管区的第一鳍，和位于所述P型场效应管区的第二鳍。在所述源极区上形成源极，在所述漏极区上形成漏极；形成初始介质层，所述初始介质层跨设在所述沟道区上。在所述初始介质层上形成P型功函数层，所述P型功函数层至少位于所述P型场效应管区。在所述P型功函数层上形成N型功函数层，所述N型功函数层位于N型场效应管区和所述P型场效应管区，且所述N型功函数层中包括铝原子。采用退火工艺，将所述N型功函数层中的铝原子靶向移动至所述初始介质层，形成所述栅介质层。所述铝原子靠近所述栅介质层远离所述沟道区的表面。去除所述N型功函数层。在所述P型功函数层上形成所述栅金属层。
在一些实施例中，所述在所述初始介质层上形成P型功函数层，包括：在所述初始介质层上形成第一中间P型功函数层；图案化第一中间P型功函数层；在图案化后的第一中间P 型功函数层上形成第二中间P型功函数层；重复至少一次上述步骤，直至多个晶体管的P型功函数层达到目标厚度。
第五方面，提供了一种电子设备，该电子设备包括印刷电路板，和如上述任一实施例所述的半导体器件；所述半导体器件和所述印刷线路板电连接。
其中，第二方面至五方面中任一种实施例所带来的技术效果可参见第一方面中不同实施例所带来的技术效果，在此不再赘述。
附图说明
图1A为本申请实施例提供的一种晶体管的立体图；
图1B为本申请实施例提供的一种晶体管的俯视图；
图2为图1A所示的晶体管在D-D’处的一种截面图；
图3为图1A所示的晶体管在E-E’处的截面图；
图4为图1A所示的晶体管在D-D’处的另一种截面图；
图5为图1A所示的晶体管在D-D’处的再一种截面图；
图6为图1A所示的晶体管在D-D’处的又一种截面图；
图7为利用二次离子质谱仪对一种晶体管中铝元素和铪元素的检测结果图；
图8为利用二次离子质谱仪对另一种晶体管中铝元素和铪元素的检测结果图；
图9为本申请实施例提供的一种半导体器件的立体图；
图10为本申请实施例提供的一种半导体器件的俯视图；
图11为图10所示的半导体器件在F-F’处的一种截面图；
图12为图10所示的半导体器件在F-F’处的另一种截面图；
图13为本申请实施例提供的一种晶体管的制备方法的流程图；
图14为本申请实施例提供的另一种晶体管的立体图；
图15为本申请实施例提供的一种晶体管的俯视图；
图16为本申请实施例提供的一种晶体管的结构图；
图17为本申请实施例提供的另一种晶体管的制备方法的流程图；
图18为本申请实施例提供的另一种晶体管的结构图；
图19为本申请实施例提供的再一种晶体管的结构图；
图20为本申请实施例提供的又一种晶体管的结构图；
图21为本申请实施例提供的再一种晶体管的制备方法的流程图；
图22为本申请实施例提供的又一种晶体管的结构图；
图23为本申请实施例提供的又一种晶体管的制备方法的流程图；
图24为本申请实施例提供的又一种晶体管的结构图；
图25为本申请实施例提供的又一种晶体管的制备方法的流程图；
图26为本申请实施例提供的又一种晶体管的结构图；
图27为本申请实施例提供的又一种晶体管的制备方法的流程图；
图28为本申请实施例提供的又一种晶体管的结构图；
图29为本申请实施例提供的又一种晶体管的制备方法的流程图；
图30为本申请实施例提供的又一种晶体管的结构图；
图31为本申请实施例提供的一种半导体器件的制备方法的流程图；
图32～图39为图31所示的流程图对应的半导体器件的状态图；
图40为本申请实施例提供的另一种半导体器件的制备方法的流程图；
图41为图40所示的流程图所对应的半导体器件的状态图；
图42为本申请一些实施例提供的一种电子设备的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请的描述中，除非另有说明，“/”表示前后关联的对象是一种“或”的关系，例如，A/B可以表示A或B；本申请中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A,B可以是单数或者复数。
并且，在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。“以下至少一项 (个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。
另外，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
同时，在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念，便于理解。
如图1A～图3所示，本申请一些实施例提供了一种晶体管100。晶体管100包括鳍10、栅结构20，源极30和漏极40。
其中，鳍10包括源极区AA、漏极区BB，以及位于源极区AA和漏极区BB之间的沟道区CC。
在一些示例中，鳍10的材料可以包括硅、锗、或锗硅等。可以理解，本申请中鳍10的材料并不仅限于此。
栅结构20跨设在沟道区CC上，栅结构20包括栅介质层21和栅金属层22。其中，栅介质层21跨设在沟道区CC上。栅介质层21中含有铝原子(即，Al原子)，且铝原子靠近栅介质层21远离沟道区CC的表面。栅金属层22，位于栅介质层21上。
在一些示例中，栅介质层21可以为高介电常数层。示例性的，高介电常数层的介电常数大于3.9。例如，高介电常数层的材料可以包括二氧化铪(HfO2)。
示例性的，在栅介质层21与鳍10之间还可以具有界面层，界面层的材料例如可以包括氧化硅(SiO2)。界面层可以用于增加栅介质层21(或高介电常数层)和鳍10之间的附着力。
在一些示例中，栅金属层22的材料可以包括低电阻金属。例如，栅金属层22的材料可以包括钨(W)。
源极30和漏极40分别位于栅结构20两侧，且源极30位于源极区AA上，漏极40位于漏极区BB上。
示例性的，鳍10的延伸方向为第一方向X，也即由源极区AA指向漏极区BB的方向(或由漏极区BB指向源极区AA的方向)为第一方向X，栅结构20的延伸方向可以为第二方向Y，栅结构20跨设在鳍10的沟道区CC上，也即第一方向X与第二方向Y相交叉。第三方向Z垂直于第一方向X和第二方向Y。
本申请中对源极30和漏极40的具体形状不做限制，图1A中仅以源极30和漏极40呈长方体为例进行示意。
在一些示例中，如图1A和图1B所示，源极30在第二方向Y上的尺寸可以大于鳍10(或者源极区AA)在第二方向Y上的尺寸。漏极40在第二方向Y上的尺寸可以大于鳍10(或者漏极区BB)在第二方向Y上的尺寸。
本申请的上述实施例所提供的晶体管100中，栅结构20包括栅介质层21和栅金属层22，栅介质层21含有铝原子，且铝原子靠近栅介质层21远离沟道区CC的表面，从而能够在栅介质层21远离沟道区CC的表面形成偶极子，利用该偶极子调控功函数，进而控制晶体管的阈值电压。栅介质层21和栅金属层22之间无需设置用于提供铝原子的N型功函数层。这样，在栅结构20的填充空间固定的情况下，栅结构20中其它膜层(例如，栅介质层21和栅金属层22)的允许厚度范围可以较大。
在栅金属层22的允许厚度范围较大的情况下，栅金属层22的厚度可以较厚，从而有利于降低晶体管100的栅极电阻，提高晶体管100的性能。
示例性的，在N型功函数层的厚度为4nm的情况下，本申请中不设置N型功函数层，可以使栅金属层22的允许厚度范围相应的扩大4nm。同时，参阅图3，栅金属层22在第一方向X上的宽度范围可以扩大8nm。
在一些实施例中，如图1A和图2所示，晶体管100还包括浅沟槽隔离结构110，沿第二方向Y，浅沟槽隔离结构110位于鳍10的两侧，且浅沟槽隔离结构110在第三方向Z上的尺寸小于沟道区CC在第三方向Z上的尺寸。也即，沟道区CC的部分嵌入浅沟槽隔离结构110内，沟道区CC的其余部分凸出于浅沟槽隔离结构110。
在栅结构20跨设在沟道区CC上的情况下，栅结构20还覆盖浅沟槽隔离结构110的至少部分表面。
示例性的，浅沟槽隔离结构110的材料可以包括硅(Si)、碳(C)、氮(N)、氧(O)等元素组成的二元或多元化合物，例如可以包括碳氧氮化硅(SiCxOyNz)、碳氧化硅(SiCxOy)、氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)中的至少一种。或者，浅沟槽隔离结构110的材料还可以含有氢(H)、氟(F)、氯(Cl)等元素中的一种或多种。
当多个晶体管100同时布置在同一半导体器件中时，浅沟槽隔离结构110可以将相邻的两个晶体管100的鳍10隔离开来。
可以理解，本申请上述实施例所提供的晶体管100可以是N型场效应晶体管，也可以是 P型场效应晶体管，本申请对此不做限制。当晶体管100为N型场效应晶体管时，晶体管100 例如可以是N型金属-氧化物-半导体(N Metal-Oxide-Semiconductor，NMOS)晶体管。当晶体管100为P型场效应晶体管时，晶体管100例如可以是P型金属-氧化物-半导体(PMetal-Oxide-Semiconductor，PMOS)晶体管。
在一些实施例中，如图4所示，栅结构20还包括P型功函数层23。P型功函数层23位于栅介质层21和栅金属层22之间。
其中，P型功函数层23用于调控栅结构20的功函数，进而调整晶体管100的阈值电压。示例性的，在晶体管100为N型场效应晶体管的情况下，P型功函数层23的厚度越大，栅结构20的功函数越大，晶体管100的阈值电压越大。在晶体管100为P型场效应晶体管的情况下，P型功函数层23的厚度越大，栅结构20的功函数越大，晶体管100的阈值电压越小。
示例性的，P型功函数层23的材料可以包括氮化钛(TiN)。
本申请的上述实施例所提供的栅结构20中，由于栅介质层21和栅金属层22之间无需设置N型功函数层，因此在栅结构20的填充空间固定的情况下，栅结构20中其他膜层的允许厚度范围较大。这样，在栅结构20还包括P型功函数层23的情况下，P型功函数层23的允许厚度范围也可以较大。由于P型功函数层23的厚度与晶体管100的阈值电压相关，因此，在P型功函数层23的允许厚度范围较大的情况下，晶体管100的阈值电压的可调范围也可以较大。这样，在将本申请所提供的晶体管100应用至半导体器件中后，通过设置晶体管100 中P型功函数层23的厚度不同，半导体器件中可以包括更多具有不同阈值电压的晶体管100，从而提高半导体器件的性能。
在一些实施例中，如图5所示，栅结构20还包括刻蚀阻挡层24，刻蚀阻挡层24位于栅介质层21和P型功函数层23之间。其中，刻蚀阻挡层24可以作为刻蚀P型功函数层23过程中的停止层，从而避免在刻蚀P型功函数层23过程中，栅介质层21也被刻蚀的情况出现。
示例性的，刻蚀阻挡层24的材料可以包括氮化钽(TaN)。
在一些实施例中，如图6所示，栅结构20还包括保护层25。保护层25位于栅介质层21 和栅金属层22之间，且与栅介质层21接触。
示例性的，保护层25的材料可以包括氮化钛(TiN)。
其中，在栅介质层21的材料包括氧原子的情况下，保护层25与栅介质层21接触，还可以防止栅介质层21中的氧原子向外部扩散，从而有效的改善因栅介质层中氧原子向外扩散，栅结构性能降低，导致晶体管的栅极漏电流增大的问题。
在一些实施例中，如图6所示，栅结构20还包括粘接层26，粘接层26位于栅介质层21 和栅金属层22之间，且与栅金属层22接触。
示例性的，粘接层26的材料也可以包括氮化钛(TiN)。
粘接层26位于栅介质层21和栅金属层22之间，且与栅金属层22接触，从而可以用于粘接栅金属层22，提高栅金属层22与栅介质层21之间的附着力，避免栅金属层与栅介质层之间分离的情况出现。
同时，在粘接层26覆盖在栅介质层21上的情况下，粘接层26还可以防止后续工艺过程或晶体管使用过程中，位于栅介质层21内的铝原子向外扩散，从而避免出现因铝原子向外扩散导致阈值电压漂移的问题。
如图6所示，在栅结构20包括栅介质层21、栅金属层22、P型功函数层23、刻蚀停止层24、保护层25和粘接层26的情况下，保护层25可以位于刻蚀阻挡层24和栅介质层21 之间，P型功函数层23可以位于刻蚀阻挡层24与粘接层26之间，粘接层26可以位于P型功函数层23与栅金属层22之间。
在一些实施例中，如图6所示，晶体管100还包括栅绝缘层50，位于栅介质层21和沟道区CC之间。其中，参阅图6，栅绝缘层50仅覆盖沟道区CC的顶面和靠近顶面的部分侧面。
示例性的，栅绝缘层50的材料可以包括氧化物。
在一些实施例中，栅介质层21中的铝元素的含量高于其他膜层的铝元素的含量，所述其他膜层至少包括栅金属层22。
示例性的，所述其他膜层还可以包括P型功函数层23、刻蚀阻挡层24，保护层25和粘接层26中的至少一个。
示例性的，可以采用二次离子质谱仪对栅结构20中的金属元素(例如铪、铝)进行检测。二次离子质谱仪是使用离子对样品进行轰击，使样品被电离，产生代表样品成分的二次离子，进而使用质谱仪对二次离子进行定性和定量分析。
图7为利用二次离子质谱仪对本申请实施例所提供的栅结构20中铝元素(Al)和铪元素 (Hf)的含量分析结果图。其中，纵坐标表征元素强度，单位为任意单位(arbitraryunit，AU)，由下到上，元素强度逐渐加强。横坐标表征高度，单位为纳米(nm)，从左向右，高度逐渐升高。
根据图7中铪元素(Hf)的检测曲线可知，随着高度逐渐升高，检测到的铪元素的元素强度先升高后降低。由于栅介质层21的材料包括二氧化铪，因此，铪元素强度最高点所对应的横坐标即为栅介质层21所对应的高度。根据图7中铝元素(Al)的检测曲线可知，随着高度逐渐升高，检测到的铝元素的元素强度先增高后降低。由于栅介质层21中还包括铝元素，且铝元素靠近栅介质层21远离沟道区CC的表面，因此铝元素的元素强度最高点的横坐标与铪元素的元素强度最高点的横坐标之间的距离较近。
图8为利用二次离子质谱仪对相关技术所提供的栅结构中铝元素(Al)和铪元素(Hf) 的含量分析结果图。根据图8中铪元素(Hf)的检测曲线可知，随着高度逐渐升高，检测到的铪元素的元素强度先升高后降低。由于栅介质层的材料包括二氧化铪，因此，铪元素强度最高点所对应的横坐标即为栅介质层所对应的高度。然而，由于相关技术中N型功函数层包括Al原子，而在栅介质层中不设置Al原子，因此随着高度逐渐升高，检测到的铝元素的元素强度一直升高。
如图9所示，本申请的一些实施例提供了一种半导体器件200。半导体器件200中包括多个晶体管。晶体管为上述任一实施所述的晶体管100。
本申请一些实施例中对晶体管100的数目不做限制，只要保证能够实现半导体器件200 所要实现的功能即可。
示例性的，参阅图9和图10，半导体器件200还可以包括衬底210。所述多个晶体管100 设置在衬底210上。
示例性的，衬底210的材料可以包括硅、锗、或锗硅等。
如图11所示，多个晶体管100包括N型场效应管101和P型场效应管102，P型场效应管102包括P型功函数层23。
本申请一些实施例中，对半导体器件200中的N型场效应管101的数目和P型场效应管 102的数目不做限制，对N型场效应管101和P型场效应管102在衬底10上的分布位置也不做限制，可以根据半导体器件200的实际需求设计N型场效应管101和P型场效应管102的数目和排布方式。
半导体器件200中的多个晶体管100可以用于形成多个电路结构，该电路结构可以用于实现不同的功能。示例性的，该电路结构可以为存储器、像素电路结构、放大电路结构、电源管理电路结构、充电保护电路结构、控制(逻辑)电路结构和图像传感器电路结构。本申请实施例对此不做限制。
在一些实施例中，多个P型场效应管102中的P型功函数层23的厚度不完全相同。
这样，多个P型场效应管102中的P型功函数层23的厚度不完全相同，多个P型场效应管102中栅结构20的功函数不完全相同，多个P型场效应管102的阈值电压也不完全相同，从而有利于实现半导体器件200的多阈值电压体系，提高半导体器件200的性能。
在一些实施例中，如图12所示，至少一个N型场效应管101包括P型功函数层23。
其中，至少一个N型场效应管101包括P型功函数层23，可以是仅一个N型场效应管101包括P型功函数层23，也可以是多个N型场效应管101包括P型功函数层23。
通过在至少一个N型场效应管101中设置P型功函数层23，从而可以利用P型功函数层 23调控N型场效应管101中的栅结构20的功函数，从而调整N型场效应管101的阈值电压。
在一些实施例中，多个N型场效应管101包括P型功函数层23，且多个N型场效应管101中的P型功函数层23的厚度不完全相同。
这样，多个N型场效应管101中的P型功函数层23的厚度不完全相同，多个N型场效应管101中栅结构20的功函数不完全相同，多个N型场效应管101的阈值电压也不完全相同，从而有利于实现半导体器件200的多阈值电压体系，提高半导体器件200的性能。
如图13所示，本申请一些实施例提供了一种晶体管100的制备方法。该制备方法包括：
S1、如图14和图15所示，在衬底210上形成鳍10，鳍10包括源极区AA、漏极区BB，以及位于源极区AA和漏极区BB之间的沟道区CC。
示例性的，在衬底210上形成鳍10后，还可以在衬底210上形成浅沟槽隔离结构110。例如，可以在衬底上形成隔离层，隔离层覆盖鳍10，然后平坦化隔离层，暴露出鳍10的顶面，最后利用回刻工艺刻蚀隔离层去除鳍10两侧的部分隔离层，形成浅沟槽隔离结构110，其中，如图14所示，鳍10的下端嵌入浅沟槽隔离结构110，鳍10的上端凸出于浅沟槽隔离结构110，后续的结构可以制作于该浅沟槽隔离结构110上。
S2、参阅图1A和图3，在源极区AA上形成源极30，在漏极区BB上形成漏极40。示例性的，可以采用外延生长工艺在源极区AA上形成源极30和在漏极区BB上漏极40。
在一些示例中，在步骤S2、在源极区AA上形成源极30，在漏极区BB上形成漏极40之前，可以先形成牺牲栅结构，牺牲栅结构跨设在沟道区CC上。这样，能够以牺牲栅结构为基准，在牺牲栅结构的两侧形成源极30和漏极40。
S3、如图16所示，形成栅介质层21，栅介质层21跨设在沟道区CC上。栅介质层21 含有铝原子(Al原子)，且铝原子靠近栅介质层21远离沟道区CC的表面。
在一些示例性中，在步骤S3、形成栅介质层21之前，可以先去除上述牺牲栅结构。
在一些实施例中，如图17所示，步骤S3、形成栅介质层21，包括：
S31、如图18所示，形成初始介质层211，初始介质层211跨设在沟道区CC上。
示例性的，初始介质层211的材料可以包括氧化铪。
示例性的，可以采用原子层沉积工艺，形成初始介质层211。
S32、如图19所示，在初始介质层211上形成N型功函数层27，N型功函数层27中包括铝原子(Al原子)。
示例性的，N型功函数层27的材料可以包括碳化铝钛(TiAlC)或铝化钛(TiAl)。
S33、参阅图16和图20，采用退火工艺，将N型功函数层27中的铝原子(Al原子)靶向移动至初始介质层211，形成栅介质层21。
在一些示例中，可以采用高温退火工艺，将N型功函数层27中的铝原子靶向移动至初始介质层211。在另一些示例中，可以采用激光退火工艺，将N型功函数层27中的铝原子靶向移动至初始介质层211。在又一些示例中，可以采用微波退火工艺，将N型功函数层27中的铝原子靶向移动至初始介质层211。
在采用高温退火工艺，将N型功函数层27中的铝原子靶向移动至初始介质层211的情况下，示例性的，可以使用炉管温度为400摄氏度～500摄氏度的高温退火工艺，并将退火时间控制在10分钟～30分钟。
S34、参阅图16和图20，去除N型功函数层27。
在一些示例中，可以采用干法刻蚀工艺去除N型功函数层27。在又一些示例中，可以采用湿法刻蚀工艺去除N型功函数层27。
当采用湿法刻蚀工艺去除N型功函数层27时，刻蚀液可以包括氨水(NH4OH)和双氧水(H2O2)。本申请对刻蚀液中氨水(NH4OH)和过氧化氢(H2O2)的比例不做限制。
S4、参阅图2，在栅介质层21上形成栅金属层22。
示例性的，栅金属层22的材料可以包括钨(W)。
本申请上述所提供的晶体管的制备方法中，先在初始介质层211上形成N型功函数层27，然后采用退火工艺，将N型功函数层27中的铝原子(Al原子)靶向移动至初始介质层211，形成栅介质层21，最后去除N型功函数层27，使得栅结构20内最终不设置N型功函数层27。这样，在栅结构的填充空间固定的情况下，栅结构中其他膜层的允许厚度范围可以较大。其中，在栅金属层22的允许厚度范围较大的情况下，栅金属层22的厚度可以较厚，从而有利于降低晶体管100的栅极电阻，提高晶体管100的性能。
在一些实施例中，如图21所示，制备方法还包括：
S35、如图22所示，在初始介质层211上形成P型功函数层23。
示例性的，可以在步骤S32、在初始介质层211上形成N型功函数层27之前，在初始介质层211上形成P型功函数层23。
示例性的，P型功函数层23的材料可以包括氮化钛(TiN)。
在一些实施例中，如图23所示，制备方法还包括：
S36、如图24所示，在初始介质层211上形成刻蚀阻挡层24。
示例性的，可以在S35、在初始介质层211上形成P型功函数层23之前，在初始介质层 211上形成刻蚀阻挡层24。
示例性的，刻蚀阻挡层24的材料可以包括氮化钽(TaN)。
在一些实施例中，如图25所示，制备方法还包括：
S37、如图26所示，在初始介质层211上形成保护层25。
示例性的，可以在步骤S31、形成初始介质层211之后，在初始介质层211上形成保护层25。
在一些实施例中，如图27所示，制备方法还包括：
S38、如图28所示，在栅介质层21上形成粘接层26。
示例性的，可以在步骤S4、在栅介质层21上形成栅金属层22之前，在栅介质层21上形成粘接层26。
在一些实施例中，如图29所示，在步骤S1、在衬底210上形成鳍10之后，且在步骤S3、形成栅介质层21之前，制备方法还可以包括：
S5、如图30所示，形成栅绝缘层50，栅绝缘层50跨设在沟道区CC上。
在一些示例中，可以在步骤S1、在衬底210上形成鳍10之后，且步骤S2、在源极区AA上形成源极30，在漏极区BB上形成漏极40之前，形成栅绝缘层50。
如图31所示，本申请一些实施例提供了一种半导体器件200的制备方法。该制备方法包括：
S100、如图32所示，提供衬底210，衬底210包括N型场效应管区W1和P型场效应管区W2。
本申请中对衬底210所包括的N型场效应管区W1和P型场效应管区W2的数量不做限制。示例性的，如图32所示，衬底210可以包括一个N型场效应管区W1和一个P型场效应管区W2。基于此，半导体器件200中可以包括一个N型场效应管101和一个P型场效应管102。
或者，示例性的，衬底210中可以包括多个N型场效应管区W1和多个P型场效应管区W2。基于此，半导体器件200中可以包括多个N型场效应管101和多个P型场效应管102。此时，多个N型场效应管101和多个P型场效应管102之间可以通过电连接形成至少一个电路结构，从而用于实现不同的功能。
在衬底210包括多个N型场效应管区W1和多个P型场效应管区W2的情况下，本申请中对多个N型场效应管区W1和多个P型场效应管区W2的分布不做限制，可以根据实际需求进行设置。
S200、如图33A和图33B所示，在衬底10上形成多个鳍10，鳍10包括源极区AA、漏极区BB，以及位于源极区AA和漏极区BB之间的沟道区CC。多个鳍10包括位于N型场效应管区W1的第一鳍11，和位于P型场效应管区W2的第二鳍12。
S300、参阅图9和图10，在源极区AA上形成源极30，在漏极区BB上形成漏极40。
S400、如图34所示，形成初始介质层211，初始介质层211跨设在沟道区CC上。
可以理解，“初始介质层211跨设在沟道区CC上”，可以是如图34所示，初始介质层211 跨设在多个鳍10的沟道区CC上。其中，初始介质层211可以同时跨设在多个第一鳍11和多个第二鳍12的沟道区CC上，或者，初始介质层211可以同时跨设在多个第一鳍11的沟道区CC上，又或者，初始介质层211可以同时跨设在多个第二鳍12的沟道区CC上。
S500、如图35所示，在初始介质层211上形成P型功函数层23，P型功函数层23至少位于P型场效应管区W2。
其中，“P型功函数层23至少位于P型场效应管区W2”，可以是如图35所示，P型功函数层23仅位于P型场效应管区W2，也可以是，P型功函数层23位于P型场效应管区W2 和N型场效应管区W1。
S600、如图36所示，在P型功函数层23上形成N型功函数层27，N型功函数层27位于N型场效应管区W1和P型场效应管区W2，且N型功函数层27中包括铝原子(Al原子)。
S700、参阅图37和图38，采用退火工艺，将N型功函数层27中的铝原子靶向移动至初始介质层211，形成栅介质层21。铝原子靠近栅介质层21远离沟道区CC的表面。
S800、如图38所示，去除N型功函数层27。
S900、如图39所示，在P型功函数层23上形成栅金属层22。
在一些实施例中，如图40和图41所示，步骤S500、在初始介质层211上形成P型功函数层23，包括：
S510、在初始介质层211上形成第一中间P型功函数层231。
S520、图案化第一中间P型功函数层231。
示例性的，可以利用光刻工艺图案化第一中间P型功函数层231。
S530、在图案化后的第一中间P型功函数层231上形成第二中间P型功函数层232。
S540、重复至少一次上述步骤，直至多个晶体管的P型功函数层23达到目标厚度。
其中，可以根据不同晶体管100的所需要的阈值电压，设计不同晶体管100中的P型功函数层23的目标厚度。本申请中对目标厚度的取值不做具体限制。
在一些示例中，第一中间P型功函数层231的厚度和第二中间P型功函数层232的厚度可以相同。在另一些示例中，第一中间P型功函数层231的厚度和第二中间P型功函数层232 的厚度可以不同。
本申请中对第一中间P型功函数层231的厚度和第二中间P型功函数层232的厚度不做限制。示例性的，第一中间P型功函数层231的厚度可以为10埃±5埃。示例性的，第二中间P型功函数层232的厚度可以为10埃±5埃。
如图42所示，本申请一些实施例提供了一种电子设备1000，该电子设备1000例如为消费性电子产品、家居式电子产品、车载式电子产品、金融终端产品。其中，消费性电子产品如为手机(mobile phone)、平板电脑(pad)、笔记本电脑、电子阅读器、个人计算机(personal computer，PC)、个人数字助理(personal digital assistant，PDA)、桌面显示器、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、无人机等。家居式电子产品如为智能门锁、电视、遥控器、冰箱、充电家用小型电器(例如豆浆机、扫地机器人)等。车载式电子产品如为车载导航仪、车载 DVD等。金融终端产品如为ATM机、自助办理业务的终端等。本申请实施例对上述电子设备1000的具体形式不做特殊限制。
上述电子设备1000可以包括半导体器件200和印刷电路板(printed circuitboard，PCB) 300等元件，半导体器件200与印刷线路板300电连接，以实现信号互通。
本申请一些实施例所提供的电子设备1000所能够达到的技术效果与上述任一实施例所述的半导体器件所能够达到的技术效果相同，在此不再赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (23)

1.一种晶体管，其特征在于，包括：
鳍；所述鳍包括源极区、漏极区，以及位于所述源极区和所述漏极区之间的沟道区；
栅介质层，跨设在所述沟道区上；所述栅介质层含有铝原子，且所述铝原子靠近所述栅介质层远离所述沟道区的表面；
栅金属层，位于所述栅介质层上；
源极和漏极，所述源极位于所述源极区上，所述漏极位于所述漏极区上。
2.根据权利要求1所述的晶体管，其特征在于，还包括：
P型功函数层，位于所述栅介质层和所述栅金属层之间。
3.根据权利要求2所述的晶体管，其特征在于，还包括：
刻蚀阻挡层，位于所述栅介质层和所述P型功函数层之间。
4.根据权利要求1～3中任一项所述的晶体管，其特征在于，还包括：
保护层，位于所述栅介质层和所述栅金属层之间，且与所述栅介质层接触。
5.根据权利要求1～3中任一项所述的晶体管，其特征在于，还包括：
粘接层，位于所述栅介质层和所述栅金属层之间，且与所述栅金属层接触。
6.根据权利要求1～3中任一项所述的晶体管，其特征在于，所述栅介质层的材料包括二氧化铪。
7.根据权利要求1～3中任一项所述的晶体管，其特征在于，所述栅介质层中的铝元素的含量高于其他膜层的铝元素的含量，所述其他膜层至少包括所述栅金属层。
8.根据权利要求1～3中任一项所述的晶体管，其特征在于，还包括：
栅绝缘层，位于所述栅介质层和所述沟道区之间。
9.一种半导体器件，其特征在于，所述半导体器件包括衬底以及所述衬底上设置的多个晶体管，所述晶体管为如权利要求1～8中任一项所述的晶体管。
10.根据权利要求9所述的半导体器件，其特征在于，所述多个晶体管包括N型场效应管和P型场效应管，所述P型场效应管包括P型功函数层。
11.根据权利要求10所述的半导体器件，其特征在于，多个所述P型场效应管中的P型功函数层的厚度不完全相同。
12.根据权利要求10所述的半导体器件，其特征在于，至少一个所述N型场效应管包括P型功函数层。
13.根据权利要求12所述的半导体器件，其特征在于，多个所述N型场效应管包括P型功函数层，且多个所述N型场效应管中的P型功函数层的厚度不完全相同。
14.一种晶体管的制备方法，其特征在于，包括：
在衬底上形成鳍，所述鳍包括源极区、漏极区，以及位于所述源极区和所述漏极区之间的沟道区；
在所述源极区上形成源极，在所述漏极区上形成漏极；
形成栅介质层，所述栅介质层跨设在所述沟道区上；所述栅介质层含有铝原子，且所述铝原子靠近所述栅介质层远离所述沟道区的表面；
在所述栅介质层上形成栅金属层。
15.根据权利要求14所述的制备方法，其特征在于，所述形成栅介质层，包括：
形成初始介质层，所述初始介质层跨设在所述沟道区上；
在所述初始介质层上形成N型功函数层，所述N型功函数层中包括铝原子；
采用退火工艺，将所述N型功函数层中的铝原子靶向移动至所述初始介质层，形成所述栅介质层；
去除所述N型功函数层。
16.根据权利要求15所述的制备方法，其特征在于，还包括：
在所述初始介质层上形成N型功函数层之前，在所述初始介质层上形成P型功函数层。
17.根据权利要求16所述的制备方法，其特征在于，还包括：
在所述初始介质层上形成P型功函数层之前，在所述初始介质层上形成刻蚀阻挡层。
18.根据权利要求15所述的制备方法，其特征在于，还包括：
在所述形成初始介质层之后，在所述初始介质层上形成保护层。
19.根据权利要求14所述的制备方法，其特征在于，还包括：
在所述栅介质层上形成粘接层。
20.根据权利要求14所述的制备方法，其特征在于，所述在衬底上形成鳍之后，且在所述形成栅介质层之前，所述制备方法还包括：
形成栅绝缘层，所述栅绝缘层跨设在所述沟道区上。
21.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底包括N型场效应管区和P型场效应管区；
在所述衬底上形成多个鳍，所述鳍包括源极区、漏极区，以及位于所述源极区和所述漏极区之间的沟道区；所述多个鳍包括位于所述N型场效应管区的第一鳍，和位于所述P型场效应管区的第二鳍；
在所述源极区上形成源极，在所述漏极区上形成漏极；
形成初始介质层，所述初始介质层跨设在所述沟道区上；
在所述初始介质层上形成P型功函数层，所述P型功函数层至少位于所述P型场效应管区；
在所述P型功函数层上形成N型功函数层，所述N型功函数层位于N型场效应管区和所述P型场效应管区，且所述N型功函数层中包括铝原子；
采用退火工艺，将所述N型功函数层中的铝原子靶向移动至所述初始介质层，形成所述栅介质层；所述铝原子靠近所述栅介质层远离所述沟道区的表面；
去除所述N型功函数层；
在所述P型功函数层上形成所述栅金属层。
22.根据权利要求21所述的制备方法，其特征在于，所述在所述初始介质层上形成P型功函数层，包括：
在所述初始介质层上形成第一中间P型功函数层；
图案化第一中间P型功函数层；
在图案化后的第一中间P型功函数层上形成第二中间P型功函数层；
重复至少一次上述步骤，直至多个晶体管的P型功函数层达到目标厚度。
23.一种电子设备，其特征在于，包括印刷电路板，和如权利要求9～13中任一项所述的半导体器件；所述半导体器件和所述印刷线路板电连接。
CN202210398540.4A 2022-04-15 2022-04-15 晶体管及其制备方法、半导体器件及其制备方法 Pending CN116960176A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210398540.4A CN116960176A (zh) 2022-04-15 2022-04-15 晶体管及其制备方法、半导体器件及其制备方法
PCT/CN2023/082328 WO2023197828A1 (zh) 2022-04-15 2023-03-17 晶体管及其制备方法、半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210398540.4A CN116960176A (zh) 2022-04-15 2022-04-15 晶体管及其制备方法、半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116960176A true CN116960176A (zh) 2023-10-27

Family

ID=88328836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210398540.4A Pending CN116960176A (zh) 2022-04-15 2022-04-15 晶体管及其制备方法、半导体器件及其制备方法

Country Status (2)

Country Link
CN (1) CN116960176A (zh)
WO (1) WO2023197828A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282691B2 (ja) * 2006-06-07 2009-06-24 株式会社東芝 半導体装置
CN102339858B (zh) * 2010-07-16 2013-09-04 中国科学院微电子研究所 p型半导体器件及其制造方法
CN104103502B (zh) * 2013-04-02 2017-02-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
KR102128450B1 (ko) * 2013-11-12 2020-06-30 에스케이하이닉스 주식회사 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
US11183579B2 (en) * 2019-06-17 2021-11-23 SK Hynix Inc. Semiconductor device having buried gate structure and method for fabricating the same
US11152477B2 (en) * 2020-02-26 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Transistors with different threshold voltages

Also Published As

Publication number Publication date
WO2023197828A1 (zh) 2023-10-19

Similar Documents

Publication Publication Date Title
US10157777B2 (en) Air gap over transistor gate and related method
CN105514165A (zh) 半导体器件及其制造方法
US10049985B2 (en) Contact line having insulating spacer therein and method of forming same
CN106057803B (zh) 具有在隔离区上的间隔件的半导体器件
US20200105869A1 (en) Formation of dielectric layer as etch-stop for source and drain epitaxy disconnection
CN104835780A (zh) 半导体结构及其制造方法
US20200135937A1 (en) Integration scheme for non-volatile memory on gate-all-around structure
US9806161B1 (en) Integrated circuit structure having thin gate dielectric device and thick gate dielectric device
KR20160084139A (ko) 실리사이드를 갖는 반도체 소자 및 그 형성 방법
US10431495B1 (en) Semiconductor device with local connection
US11705396B2 (en) Method to form air gap structure with dual dielectric layer
CN106910737B (zh) 半导体元件及其形成方法
US10643893B2 (en) Surface area and Schottky barrier height engineering for contact trench epitaxy
US10665692B2 (en) Non-self aligned gate contacts formed over the active region of a transistor
TWI667698B (zh) 半導體元件及其形成方法
US10818756B2 (en) Vertical transport FET having multiple threshold voltages with zero-thickness variation of work function metal
US10985076B2 (en) Single metallization scheme for gate, source, and drain contact integration
US10243073B2 (en) Vertical channel field-effect transistor (FET) process compatible long channel transistors
US11075299B2 (en) Transistor gate having tapered segments positioned above the fin channel
CN116960176A (zh) 晶体管及其制备方法、半导体器件及其制备方法
US10181468B2 (en) Memory cell with asymmetrical transistor, asymmetrical transistor and method of forming
US20220181206A1 (en) Semiconductor structure with a laminated layer
US11908923B2 (en) Low-resistance top contact on VTFET
US10991689B2 (en) Additional spacer for self-aligned contact for only high voltage FinFETs
TWI726247B (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication