CN116954309A - 实时时钟模块 - Google Patents

实时时钟模块 Download PDF

Info

Publication number
CN116954309A
CN116954309A CN202310457052.0A CN202310457052A CN116954309A CN 116954309 A CN116954309 A CN 116954309A CN 202310457052 A CN202310457052 A CN 202310457052A CN 116954309 A CN116954309 A CN 116954309A
Authority
CN
China
Prior art keywords
data
time
circuit
event
real
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310457052.0A
Other languages
English (en)
Inventor
须藤泰宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN116954309A publication Critical patent/CN116954309A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G15/00—Time-pieces comprising means to be operated at preselected times or after preselected time intervals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electric Clocks (AREA)
  • Debugging And Monitoring (AREA)

Abstract

实时时钟模块。能够在时间戳中不存储每个应用程序不需要的事件数据。实时时钟模块具有：计时电路，其进行计时并生成时刻数据；选择电路，其根据事件的发生，选择多种事件数据的至少1种作为成为存储对象的对象事件数据，并且选择与所述时刻数据的至少一部分时刻位对应的数据作为成为存储对象的对象时刻数据；以及存储器电路，其存储所述对象时刻数据以及所述对象事件数据。

Description

实时时钟模块
技术领域
本发明涉及实时时钟模块。
背景技术
专利文献1记载了一种事件记录器，其具有：计时部，其进行计时并生成由多个位构成的时刻数据；存储器，其记录时刻数据；记录位设定单元，其选择具备多个位的时刻数据中的一部分位；事件检测电路，其检测事件发生；控制电路，其在事件发生的情况下，将仅具备由记录位设定单元选择的位的时刻数据和事件发生记录在存储器中。根据该事件记录器，能够减少记录于存储器的时刻的数据量，从而节约存储器的容量。
专利文献1：日本特开2009-019996号公报
但是，在专利文献1记载的事件记录器中，虽然选择在事件发生时保存在存储器中的时刻数据的位，但同时保存的事件数据的种类是固定的，根据应用的不同，有时将不需要的事件数据保存在存储器中。
发明内容
本发明的实时时钟模块的一个方式具有：计时电路，其进行计时并生成时刻数据；选择电路，其根据事件的发生，选择多种事件数据的至少1种作为成为存储对象的对象事件数据，并且选择与所述时刻数据的至少一部分时刻位对应的数据作为成为存储对象的对象时刻数据；以及存储器电路，其存储所述对象时刻数据以及所述对象事件数据。
附图说明
图1是示出包含第1实施方式的实时时钟模块的系统的结构例的图。
图2是第1实施方式的实时时钟模块的功能框图。
图3是示出处理器的结构例的图。
图4是示出第1实施方式中的捕获数据的一例的图。
图5是示出选择电路的时间戳处理的一例的时序图。
图6是示出包含第2实施方式的实时时钟模块的系统的结构例的图。
图7是第2实施方式的实时时钟模块的功能框图。
图8是示出第2实施方式中的捕获数据的一例的图。
标号说明
1实时时钟模块；2振子；3实时时钟电路；4主电源；5备用电源；6主器件；7-1～7-M传感器器件；10振荡电路；20分频电路；30计时电路；40事件触发电路；50选择电路；51处理器；52非易失性存储器；60存储器电路；70寄存器组；80接口电路；90温度传感器；100振荡监视电路；110电源电压监视电路；120电源电压选择电路；130电源电路；140中断产生电路；150传感器接口电路；511取出电路；512解码电路；513逻辑运算电路；514数据缓冲器；515捕获电路；521指令集。
具体实施方式
以下，使用附图详细说明本发明的优选实施方式。另外，以下说明的实施方式并不对权利要求书记载的本发明的内容进行不当限定。另外，以下说明的全部结构不一定是本发明的必要构成要件。
1.第1实施方式
图1是示出包含第1实施方式的实时时钟模块的系统的结构例的图。
如图1所示，第1实施方式的实时时钟模块1与主电源4、备用电源5以及主器件6连接。
实时时钟模块1从主电源4被供给电源电压VDD，从备用电源5被供给电源电压VBAT。实时时钟模块1在从主电源4被供给电源电压VDD时以电源电压VDD进行工作，在切断来自主电源4的电源电压VDD的供给时以电源电压VBAT进行工作。因此，实时时钟模块1在来自主电源4的电源电压VDD的供给被切断的期间也能够继续计时工作。
主器件6从主电源4被供给电源电压VDD而进行工作。在本实施方式中，关于主器件6和实时时钟模块1，主器件6为主器件，实时时钟模块1为从器件，经由I2C总线进行通信。I2C是Inter-Integrated Circuit的缩写。主器件6例如通过MCU或MPU实现。MCU是MicroController Unit的缩写，MPU是Micro Processor Unit的缩写。
图2是第1实施方式的实时时钟模块1的功能框图。如图2所示，实时时钟模块1具有振子2和实时时钟电路3。
实时时钟模块1从主电源4经由实时时钟电路3的端子P1被供给电源电压VDD，从备用电源5经由实时时钟电路3的端子P2被供给电源电压VBAT。
振子2可以是音叉型石英振子、AT切石英振子、SC切石英振子等，也可以是SAW振子或石英振子以外的压电振子。SAW是Surface Acoustic Wave的缩写。另外，振子2也可以是以硅半导体为材料的MEMS振子。MEMS是Micro Electro Mechanical Systems的缩写。振子2可以通过压电效应被激励，也可以通过库仑力被驱动。
实时时钟电路3具备振荡电路10、分频电路20、计时电路30、事件触发电路40、选择电路50、存储器电路60、寄存器组70、接口电路80、温度传感器90、振荡监视电路100、电源电压监视电路110、电源电压选择电路120、电源电路130以及中断产生电路140。但是，实时时钟电路3也可以构成为省略或变更这些要素的一部分，或者追加其他要素。在本实施方式中，实时时钟电路3是单芯片的集成电路，但也可以由多个芯片的集成电路构成，也可以是至少一部分由分立部件构成。
电源电压监视电路110监视电源电压VDD，判定电源电压VDD是否为规定的电压值VT1以上，输出判定信号VDET。在本实施方式中，电源电压监视电路110在判定为电源电压VDD为电压值VT1以上的情况下，输出高电平的判定信号VDET，在判定为电源电压VDD小于电压值VT1的情况下，输出低电平的判定信号VDET。
另外，电源电压监视电路110监视电源电压VDD，判定电源电压VDD是否为规定的电压值VT2以下，输出第1电源电压降低信号VDDLOW。在本实施方式中，电源电压监视电路110在判定为电源电压VDD为电压值VT2以下的情况下，输出高电平的第1电源电压降低信号VDDLOW，在判定为电源电压VDD大于电压值VT2的情况下，输出低电平的第1电源电压降低信号VDDLOW。另外，电压值VT2可以与电压值VT1相同，也可以不同。
另外，电源电压监视电路110监视电源电压VBAT，判定电源电压VBAT是否为规定的电压值VT3以下，输出第2电源电压降低信号VBATLOW。在本实施方式中，电源电压监视电路110在判定为电源电压VBAT为电压值VT3以下的情况下，输出高电平的第2电源电压降低信号VBATLOW，在判定为电源电压VBAT大于电压值VT3的情况下，输出低电平的第2电源电压降低信号VBATLOW。
另外，电源电压监视电路110监视从电源电压选择电路120输出的电源电压VOUT，判定电源电压VOUT是否为规定的电压值VT4以下，输出第3电源电压降低信号VTMPLOW。在本实施方式中，电源电压监视电路110在判定为电源电压VOUT为电压值VT4以下的情况下，输出高电平的第3电源电压降低信号VTMPLOW，在判定为电源电压VOUT大于电压值VT4的情况下，输出低电平的第3电源电压降低信号VTMPLOW。
这样，电源电压监视电路110监视电源电压VDD、VBAT、VOUT，分别生成作为电源电压监视数据的第1电源电压降低信号VDDLOW、第2电源电压降低信号VBATLOW以及第3电源电压降低信号VTMPLOW。
电源电压选择电路120根据判定信号VDET选择电源电压VDD或电源电压VBAT，作为电源电压VOUT输出。具体地说，电源电压选择电路120在判定信号VDET为高电平的情况下、即由电源电压监视电路110判定为电源电压VDD为电压值VT1以上的情况下，选择电源电压VDD。另外，电源电压选择电路120在判定信号VDET为低电平时、即由电源电压监视电路110判定为电源电压VDD小于电压值VT1时，选择电源电压VBAT。
因此，在从主电源4向实时时钟模块1提供电源电压VDD时，电源电压VOUT是电源电压VDD，是VT1以上的规定的电压值。如果切断从主电源4向实时时钟模块1的电源电压VDD的供给，则电源电压VOUT立即切换为电源电压VBAT，成为VT1以下的规定电压值。因此，实时时钟模块1在来自主电源4的电源电压VDD的供给被切断的期间也能够继续计时工作。与此相对，控制实时时钟模块1的工作的主器件6从主电源4被供给电源电压VDD而进行工作，在来自主电源4的电源电压VDD的供给被切断时停止工作。
电源电路130根据电源电压VOUT，生成固定电压值的稳定化的电源电压VOSC及电源电压VLOGIC。电源电路130例如通过调节器实现。
电源电压VOSC被提供给振荡电路10。另外，电源电压VLOGIC被提供给分频电路20、计时电路30、事件触发电路40、选择电路50、存储器电路60、寄存器组70、接口电路80、温度传感器90、振荡监视电路100、电源电压监视电路110以及中断产生电路140。
温度传感器90输出大小根据温度而变化的温度信号VTMP。温度信号VTMP可以是数字信号，也可以是模拟信号。
振荡电路10使振子2振荡而生成第1时钟信号CK1。具体而言，振荡电路10经由实时时钟电路3的端子P3、P4与振子2的两端电连接，对振子2的输出信号进行放大并反馈，由此，使振子2振荡而输出第1时钟信号CK1。此外，振荡电路10内置有温度补偿电路，该温度补偿电路根据从温度传感器90输出的温度信号VTMP使第1时钟信号CK1的频率变化，从而进行控制以使第1时钟信号CK1的频率与温度无关而恒定。在本实施方式中，第1时钟信号CK1的频率为32.768kHz。但是，第1时钟信号CK1的频率没有特别限定。在本实施方式中，在电源电压VOUT大于电压值VT4的情况即第3电源电压降低信号VTMPLOW为低电平时，温度补偿电路正常工作。另一方面，在电源电压VOUT为电压值VT4以下的情况即第3电源电压降低信号VTMPLOW为高电平时，无法保证温度补偿电路的正常工作，因此，温度补偿电路停止工作。
振荡监视电路100监视第1时钟信号CK1，判定振荡电路10是否停止了振荡工作，输出振荡停止信号FST。在本实施方式中，振荡监视电路100在第1时钟信号CK1的逻辑电平持续规定时间没有反转的情况下，判定为振荡电路10停止了振荡工作，输出高电平的振荡停止信号FST。此外，振荡监视电路100在第1时钟信号CK1的逻辑电平在规定时间内反转的情况下判定为振荡电路10没有停止振荡工作，输出低电平的振荡停止信号FST。这样，振荡监视电路100监视第1时钟信号CK1，生成作为振荡监视数据的振荡停止信号FST。
分频电路20对第1时钟信号CK1进行分频，生成具有期望频率的第2时钟信号CK2。在本实施方式中，分频电路20的分频比为32，第2时钟信号CK2的频率为1.024kHz。但是，分频电路20的分频比和第2时钟信号CK2的频率没有特别限定。
计时电路30根据第2时钟信号CK2进行计时，生成时刻数据TM。在本实施方式中，时刻数据TM具有1/1024秒、秒、分、时、日、月、年作为时刻位。具体地说，时刻数据TM由0～1023表示1/1024秒单位的时刻的二进制形式的子秒数据、0～59表示秒单位的时刻的BCD形式的秒数据、0～59表示分单位的时刻的BCD形式的分数据、0～23表示时单位的时刻的BCD形式的时数据、1～31表示日单位的时刻的BCD形式的日数据、1～12表示月单位的时刻的BCD格式的月数据和0～9999表示年单位的时刻的BCD格式的年数据构成。BCD是Binary CodedDecimal的缩写。
从主器件6经由实时时钟电路3的端子P7、P8、P9分别输入的第1事件信号EVIN1、第2事件信号EVIN2和第3事件信号EVIN3被输入到事件触发电路40。另外，对事件触发电路40输入从接口电路80输出的事件指令检测信号WRCom。另外，对事件触发电路40输入从电源电压监视电路110输出的第1电源电压降低信号VDDLOW、第2电源电压降低信号VBATLOW以及第3电源电压降低信号VTMPLOW。此外，事件触发电路40被输入从振荡监视电路100输出的振荡停止信号FST。然后，事件触发电路40在事件指令检测信号WRCom、第1电源电压降低信号VDDLOW、第2电源电压降低信号VBATLOW、第3电源电压降低信号VTMPLOW以及振荡停止信号FST的至少1个上升沿发生时，输出高脉冲的事件触发信号TRG。此外，在发生了第1事件信号EVIN1的指定边沿、第2事件信号EVIN2的指定边沿和第3事件信号EVIN3的指定边沿中的至少1个的情况下，事件触发电路40也输出高脉冲的事件触发信号TRG。产生事件触发信号TRG的第1事件信号EVIN1、第2事件信号EVIN2以及第3事件信号EVIN3的各边沿能够通过寄存器组70包含的事件控制寄存器分别指定上升沿、下降沿或两边沿。
选择电路50根据事件的发生，选择多种事件数据中的至少1种作为成为存储对象的对象事件数据，并且选择与计时电路30生成的时刻数据TM的至少一部分时刻位对应的数据作为成为存储对象的对象时刻数据。即，选择电路50根据从事件触发电路40输出的事件触发信号TRG，选择对象事件数据和对象时刻数据。
多种事件数据也可以分别包含作为电源电压监视电路110所生成的电源电压监视数据的第1电源电压降低信号VDDLOW、第2电源电压降低信号VBATLOW以及第3电源电压降低信号VTMPLOW。此外，多种事件数据也可以包含作为振荡监视电路100生成的振荡监视数据的振荡停止信号FST。
另外，事件由从实时时钟模块1的外部输入的外部输入信号产生，多种事件数据也可以包含与该外部输入信号对应的数据。在本实施方式中，该外部输入信号是产生第1事件信号EVIN1、第2事件信号EVIN2、第3事件信号EVIN3和事件的事件产生指令，与该外部输入信号对应的数据是第1事件信号EVIN1、第2事件信号EVIN2、第3事件信号EVIN3和事件指令检测信号WRCom。
然后，选择电路50将包含对象时刻数据以及对象事件数据的捕获数据CPDT存储到存储器电路60中。即，选择电路50根据事件触发信号TRG，实施使对象时刻数据和对象事件数据对应地存储在存储器电路60中的时间戳处理。
在本实施方式中，选择电路50包括处理器51和非易失性存储器52。非易失性存储器52存储有指定对象时刻数据和对象事件数据的指令集521，处理器51与第1时钟信号CK1同步地根据指令集521选择对象时刻数据和对象事件数据，存储到存储器电路60。即，指令集521由选择电路50执行时间戳处理所需的多个指令码构成。
此外，为了降低功耗，处理器51也可以通过事件触发信号TRG的产生而从休眠状态恢复，进行电源电路130的控制处理以及时间戳处理，当结束这些处理时，再次转移到休眠状态。
图3是示出处理器51的结构例的图。如图3所示，处理器51包括取出电路511、解码电路512、逻辑运算电路513、数据缓冲器514以及捕获电路515。
取出电路511与第1时钟信号CK1同步地依次取出指令集521所包含的各指令码。
解码电路512与第1时钟信号CK1同步地依次对取出电路511所取出的各指令码进行解码，输出与解码结果相应的控制信号。
逻辑运算电路513对根据从解码电路512输出的控制信号从多个输入数据中选择的1个或2个输入数据，进行根据该控制信号从多种逻辑运算中选择的逻辑运算。多个输入数据是时刻数据TM包含的子秒数据、秒数据、分数据、时数据、日数据、月数据和年数据，多种事件数据包含的第1电源电压降低信号VDDLOW、第2电源电压降低信号VBATLOW、第3电源电压降低信号VTMPLOW、振荡停止信号FST、第1事件信号EVIN1、第2事件信号EVIN2、第3事件信号EVIN3和事件指令检测信号WRCom等。多种逻辑运算例如是直通运算(スルー演算)、NOT运算、AND运算、OR运算、XOR运算、移位运算、加法、减法等。
数据缓冲器514与第1时钟信号CK1同步地保持从逻辑运算电路513输出的数据。
捕获电路515按照从解码电路512输出的控制信号，与第1时钟信号CK1同步地将数据缓冲器514保持的数据写入存储器电路60的当前的地址，并使地址递增。在数据缓冲器514中依次保存构成捕获数据CPDT的例如8位的各数据，捕获电路515将该各数据写入存储器电路60。
在本实施方式中，处理器51按照指令集521，在发生了事件触发信号TRG时，能够使存储器电路60存储包含所选择的对象时刻数据以及对象事件数据的捕获数据CPDT。即，构成捕获数据CPDT的各数据可以通过指令集521任意选择。
另外，处理器51按照指令集521，在发生了事件触发信号TRG时，仅在事件触发信号TRG的发生原因是从第1电源电压降低信号VDDLOW、第2电源电压降低信号VBATLOW、第3电源电压降低信号VTMPLOW、振荡停止信号FST、第1事件信号EVIN1、第2事件信号EVIN2、第3事件信号EVIN3以及事件指令检测信号WRCom中选择的1种或多种信号的任意一种的情况下，进行时间戳处理。即，可以通过指令集521任意选择成为时间戳处理的触发原因的信号。例如，在通过指令集521仅选择了第1事件信号EVIN1作为成为时间戳处理的触发原因的信号的情况下，处理器51能够在产生了事件触发信号TRG时，根据第1事件信号EVIN1的逻辑电平，判定事件触发信号TRG的产生原因是否是第1事件信号EVIN1，根据判定结果决定是否进行时间戳处理。
返回图2的说明，存储器电路60存储包含选择电路50选择的对象时刻数据以及对象事件数据的捕获数据CPDT。在本实施方式中，存储器电路60是SRAM等易失性存储器，作为能够存储N个捕获数据CPDT的N级FIFO发挥作用。即，存储器电路60能够同时存储与N次事件的发生相应的N个捕获数据CPDT。SRAM是Static Random Access Memory的缩写，FIFO是First In First Out的缩写。
处理器51在结束基于事件触发信号TRG的时间戳处理时，向中断产生电路140输出时间戳结束信号TSEND。
中断产生电路140根据时间戳结束信号TSEND产生中断信号INT，将中断信号INT经由实时时钟电路3的端子P10输出到主器件6。在接收到中断信号INT时，主器件6执行规定的中断处理。例如，主器件6对实时时钟模块1发送请求读出时间戳的数据的指令，从实时时钟模块1接收存储在存储器电路60中的捕获数据CPDT。
为了降低整个系统的功耗，主器件6在不执行处理时转移到睡眠状态，如果在睡眠状态时接收到中断信号INT，则从睡眠状态恢复以执行读取时间戳的数据的处理，在结束必要的处理时再次转移到睡眠状态。
寄存器组70具备各种寄存器。例如，寄存器组70包括事件控制寄存器、标志寄存器、指令触发寄存器等。事件控制寄存器例如保持用于指定上升沿、下降沿或两个边沿的任意一个的各2位数据等作为产生事件触发信号TRG的第1事件信号EVIN1、第2事件信号EVIN2以及第3事件信号EVIN3的各边沿。标志寄存器保持通过第1电源电压降低信号VDDLOW的上升沿的发生而设定为1的第1电源电压降低标志、通过第2电源电压降低信号VBATLOW的上升沿的发生而设定为1的第2电源电压降低标志、通过第3电源电压降低信号VTMPLOW的上升沿的发生而设定为1的第3电源电压降低标志、通过振荡停止信号FST的上升沿的发生而设定为1的振荡停止标志等。指令触发寄存器是用于根据事件发生指令而产生事件指令检测信号WRCom的寄存器。
接口电路80是用于实时时钟模块1与主器件6之间的通信的接口电路。在基于接口电路80的通信中，主器件6为主器件，实时时钟模块1为从器件。即，接口电路80对于主器件6作为从接口发挥作用。在本实施方式中，接口电路80是支持I2C总线的接口电路，基于经由实时时钟电路3的端子P5输入的串行时钟信号SCL和经由实时时钟电路3的端子P6输入输出的串行数据信号SDA，与主器件6进行通信。但是，接口电路80也可以是支持SPI等其他串行总线的接口电路，也可以是支持并行总线的接口电路。SPI是Serial PeripheralInterface的缩写。
接口电路80经由端子P5、P6从主器件6接收指令，进行与接收到的指令对应的各种处理。
具体而言，接口电路80在从主器件6接收到请求时刻设定的指令的情况下，将计时电路30生成的时刻数据TM更新为该指令包含的时刻数据。
另外，接口电路80在从主器件6接收到请求时刻读出的指令的情况下，取得计时电路30生成的时刻数据TM，发送给主器件6。
另外，接口电路80在从主器件6接收到请求读出时间戳的数据的指令的情况下，从存储器电路60读出捕获数据CPDT，并发送给主器件6。
此外，接口电路80在从主器件6接收到请求针对寄存器组70包含的各种寄存器的数据的写入或读出的指令的情况下，实施针对对象寄存器的数据的写入或读出。例如，接口电路80在接收到事件发生指令的情况下，产生事件指令检测信号WRCom，该事件发生指令是请求向指令触发寄存器写入任意数据的指令。
另外，接口电路80在从主器件6接收到请求对非易失性存储器52进行数据的写入或读出的指令的情况下，进行对非易失性存储器52的数据的写入或读出。例如，在实时时钟模块1出厂前的检查工序中，作为主器件6发挥作用的检查装置发送请求向非易失性存储器52的指令集521的写入的指令，接口电路80接收该指令并向非易失性存储器52写入指令集521。
图4是示出存储在存储器电路60中的捕获数据CPDT的一例的图。在图4的例子中，捕获数据CPDT是64位数据，例如存储在存储器电路60的地址0x0～0x07。
具体地说，在存储器电路60的地址0x0，在位7～2中存储时刻数据TM包含的10位的子秒数据的低位6位数据，在位1中存储与第3事件信号EVIN3的逻辑电平对应的数据，在位0中存储与第2事件信号EVIN2的逻辑电平对应的数据。
另外，在存储器电路60的地址0x1，在位7～4中存储时刻数据TM包含的7位的秒数据的低位4位的数据，在位3～0中存储10位的子秒数据的高位4位的数据。
另外，在存储器电路60的地址0x2，在位7～3中存储时刻数据TM包含的5位的分数据，在位2～0中存储7位的秒数据的高位3位的数据。
另外，在存储器电路60的地址0x3，在位7～2中存储时刻数据TM包含的6位的时数据，在位1～0中存储7位的分数据的高位2位的数据。
另外，在存储器电路60的地址0x4，在位7～6中存储时刻数据TM包含的5位的月数据的低位2位的数据，在位5～0中存储时刻数据TM包含的6位的日数据。
另外，在存储器电路60的地址0x5，在位7～3中存储时刻数据TM包含的8位的年数据的低位5位的数据，在位2～0中存储5位的月数据的高位3位的数据。
另外，在存储器电路60的地址0x6，在位7中存储与第2电源电压降低信号VBATLOW的逻辑电平对应的数据，在位6中存储与第3电源电压降低信号VTMPLOW的逻辑电平对应的数据，在位5中存储与第1电源电压降低信号VDDLOW的逻辑电平对应的数据，在位4中存储与振荡停止信号FST的逻辑电平对应的数据，在位3中存储与第1事件信号EVIN1的逻辑电平对应的数据，在位2～0中存储8位的年数据的高位3位的数据。
另外，在存储器电路60的地址0x7，存储表示成为时间戳处理的触发原因的数据。具体而言，如果第3事件信号EVIN3是触发原因，则在位7中存储1，如果第2事件信号EVIN2是触发原因，则在位6中存储1，如果第1事件信号EVIN1是触发原因，则在位5中存储1，如果第2电源电压降低信号VBATLOW是触发原因，则在位4中存储1，如果第3电源电压降低信号VTMPLOW是触发原因，则在位3中存储1，如果第1电源电压降低信号VDDLOW是触发原因，则在位2中存储1，如果振荡停止信号FST是触发原因，则在位1中存储1，如果事件指令检测信号WRCom是触发原因，则在位0中存储1。
另外，在图4的例子中，子秒数据、秒数据、分数据、时数据、日数据、月数据以及年数据是对象时刻数据，其他所有数据是对象事件数据。
在图4的例子中，成为时间戳的对象的捕获数据CPDT是64位的数据，为了使选择电路50将捕获数据CPDT一并写入存储器电路60，需要对存储器电路60的1个地址分配64位的数据，导致存储器电路60、选择电路50的尺寸变大。因此，在本实施方式中，构成为对存储器电路60的1个地址分配8位数据，选择电路50进行8次取得8位数据并写入存储器电路60的处理，由此，减小存储器电路60、选择电路50的尺寸，但另一方面，为了取得捕获数据CPDT所需的数据，选择电路50至少需要8个周期。因此，假设在选择电路50取得时刻数据TM的期间中更新时刻数据TM的时刻更新定时到来，则捕获数据CPDT包含的对象时刻数据的一部分是更新前的数据，而另一部分是更新后的数据，可能在存储器电路60中存储错误的对象时刻数据。
因此，在本实施方式中，选择电路50在事件发生后即事件触发信号TRG发生后，在下一时刻更新定时到来后进行取得对象时刻数据并存储到存储器电路60的时间戳处理。图5是示出选择电路50的时间戳处理的一例的时序图。在图5中，捕获数据CPDT是64位的数据。
在图5的例子中，与时刻t1的第1时钟信号CK1的上升沿同步地，事件触发信号TRG从低电平变化为高电平，与时刻t2的第1时钟信号CK1的上升沿同步地，事件触发信号TRG从高电平变化为低电平。即，在时刻t1～t2，产生成为时间戳处理的触发的事件触发信号TRG。
与时刻t3的第1时钟信号CK1的上升沿同步地，子秒数据SSB从n变化为n+1，由此，更新时刻数据TM。即，时刻t3相当于事件触发信号TRG产生后的下一时刻更新定时。
在时刻t3处时刻更新定时到来后，首先，选择电路50与时刻t4的第1时钟信号CK1的上升沿同步地将捕获数据CPDT的第1个8位数据D0取出到数据缓冲器514。
接下来，选择电路50与时刻t5的第1时钟信号CK1的上升沿同步地，将写入信号wr设定为高电平，将存储器地址maddr设定为0x0，将存储器数据mdata设定为数据缓冲器514所保持的8位数据D0。写入信号wr、存储器地址maddr以及存储器数据mdata从捕获电路515提供给存储器电路60。另外，选择电路50与时刻t5的第1时钟信号CK1的上升沿同步地将捕获数据CPDT的第2个8位数据D1取出到数据缓冲器514。
接着，与时刻t6的第1时钟信号CK1的上升沿同步地，向存储器电路60的地址0x0写入8位数据D0。另外，选择电路50与时刻t6的第1时钟信号CK1的上升沿同步地将存储器地址maddr设定为0x1，将存储器数据mdata设定为数据缓冲器514保持的8位数据D1。进而，选择电路50与时刻t6的第1时钟信号CK1的上升沿同步地将捕获数据CPDT的第3个8位数据D2取出到数据缓冲器514。
接着，与时刻t7的第1时钟信号CK1的上升沿同步地，向存储器电路60的地址0x1写入8位数据D1。另外，选择电路50与时刻t7的第1时钟信号CK1的上升沿同步地将存储器地址maddr设定为0x2，将存储器数据mdata设定为数据缓冲器514保持的8位数据D2。进而，选择电路50与时刻t7的第1时钟信号CK1的上升沿同步地将捕获数据CPDT的第4个8位数据D3取出到数据缓冲器514。
接着，与时刻t8的第1时钟信号CK1的上升沿同步地，向存储器电路60的地址0x2写入8位数据D2。另外，选择电路50与时刻t8的第1时钟信号CK1的上升沿同步地将存储器地址maddr设定为0x3，将存储器数据mdata设定为数据缓冲器514保持的8位数据D3。进而，选择电路50与时刻t8的第1时钟信号CK1的上升沿同步地将捕获数据CPDT的第5个8位数据D4取出到数据缓冲器514。
接着，与时刻t9的第1时钟信号CK1的上升沿同步地，向存储器电路60的地址0x3写入8位数据D3。另外，选择电路50与时刻t9的第1时钟信号CK1的上升沿同步地将存储器地址maddr设定为0x4，将存储器数据mdata设定为数据缓冲器514保持的8位数据D4。进而，选择电路50与时刻t9的第1时钟信号CK1的上升沿同步地将捕获数据CPDT的第6个8位数据D5取出到数据缓冲器514。
接着，与时刻t10的第1时钟信号CK1的上升沿同步地，向存储器电路60的地址0x4写入8位数据D4。另外，选择电路50与时刻t10的第1时钟信号CK1的上升沿同步地将存储器地址maddr设定为0x5，将存储器数据mdata设定为数据缓冲器514保持的8位数据D5。进而，选择电路50与时刻t10的第1时钟信号CK1的上升沿同步地将捕获数据CPDT的第7个8位数据D6取出到数据缓冲器514。
接着，与时刻t11的第1时钟信号CK1的上升沿同步地，向存储器电路60的地址0x5写入8位数据D5。另外，选择电路50与时刻t11的第1时钟信号CK1的上升沿同步地将存储器地址maddr设定为0x6，将存储器数据mdata设定为数据缓冲器514保持的8位数据D6。进而，选择电路50与时刻t11的第1时钟信号CK1的上升沿同步地将捕获数据CPDT的第8个8位数据D7取出到数据缓冲器514。
接着，与时刻t12的第1时钟信号CK1的上升沿同步地，向存储器电路60的地址0x6写入8位数据D6。另外，选择电路50与时刻t12的第1时钟信号CK1的上升沿同步地将存储器地址maddr设定为0x7，将存储器数据mdata设定为数据缓冲器514保持的8位数据D7。
接着，与时刻t13的第1时钟信号CK1的上升沿同步地，向存储器电路60的地址0x7写入8位数据D7。另外，选择电路50与时刻t13的第1时钟信号CK1的上升沿同步地将写入信号wr设定为低电平。
然后，与时刻t14的第1时钟信号CK1的上升沿同步地，子秒数据SSB从n+1变化为n+2，由此，更新时刻数据TM。即，在时刻t4，再下一个时刻更新定时到来。
这样，在图5的例子中，选择电路50在时刻t1～t2处产生事件触发信号TRG之后，在时刻t3处下一时刻更新定时到来之后到在时刻t14处再下一时刻更新定时到来为止的期间，取得构成捕获数据CPDT的各8位数据并写入存储器电路60。因此，在选择电路50取得捕获数据CPDT包含的对象时刻数据的期间中时刻更新定时不会到来，所以，选择电路50能够使对象事件数据与正确的对象时刻数据对应地存储在存储器电路60中。另外，对象事件数据不受时刻变化的影响，所以，对于选择电路50取得对象事件数据的期间，允许时刻更新定时到来。
如上所述，在第1实施方式的实时时钟模块1中，选择电路50根据事件的发生，选择多种事件数据中的至少1种作为成为存储对象的对象事件数据，并且选择与时刻数据TM的至少一部分时刻位对应的数据作为成为存储对象的对象时刻数据，将包含对象时刻数据以及对象事件数据的捕获数据CPDT存储到存储器电路60。具体而言，在选择电路50中，处理器51基于存储于非易失性存储器52的指令集521选择对象时刻数据以及对象事件数据。因此，根据第1实施方式的实时时钟模块1，能够使存储器电路60在时间戳中不存储每个应用不需要的事件数据。并且，实时时钟模块1向存储器电路60写入捕获数据CPDT，因此，能够延长功耗大于实时时钟模块1的主器件6休眠的期间，因此，能够降低整个系统的功耗。
另外，在第1实施方式的实时时钟模块1中，选择电路50在事件发生后，在下一时刻更新定时到来后取得对象时刻数据并存储到存储器电路60中。因此，根据第1实施方式的实时时钟模块1，根据事件的发生，在选择电路50取得对象时刻数据的期间中时刻更新定时不会到来，所以，降低了错误的对象时刻数据被存储到存储器电路60中的可能性。
此外，根据第1实施方式的实时时钟模块1，选择电路50能够根据事件的发生，选择作为电源电压监视数据的第1电源电压降低信号VDDLOW、第2电源电压降低信号VBATLOW或第3电源电压降低信号VTMPLOW作为对象事件数据，存储到存储器电路60。
另外，根据第1实施方式的实时时钟模块1，选择电路50能够根据事件的产生，选择与产生事件的外部输入信号对应的数据即第1事件信号EVIN1、第2事件信号EVIN2、第3事件信号EVIN3或事件指令检测信号WRCom作为对象事件数据，并存储到存储器电路60。
2.第2实施方式
关于第2实施方式的实时时钟模块1，对与第1实施方式相同的结构要素标注相同标号，省略或简化与第1实施方式重复的说明，主要说明与第1实施方式不同的内容。
图6是示出包含第2实施方式的实时时钟模块1的系统的结构例的图。
如图6所示，第2实施方式的实时时钟模块1与主电源4、备用电源5、主器件6以及M个传感器器件7-1～7-M连接。M为1以上的整数。
与第1实施方式相同，实时时钟模块1从主电源4被供给电源电压VDD，从备用电源5被供给电源电压VBAT。实时时钟模块1在从主电源4被供给电源电压VDD时以电源电压VDD进行工作，在来自主电源4的电源电压VDD的供给被切断时以电源电压VBAT进行工作。因此，实时时钟模块1在来自主电源4的电源电压VDD的供给被切断的期间也能够继续计时工作。
与第1实施方式相同，主器件6从主电源4被供给电源电压VDD而工作，关于主器件6和实时时钟模块1，主器件6为主器件，实时时钟模块1为从器件，经由I2C总线进行通信。
传感器器件7-1～7-M例如为温度传感器、位置信息传感器、惯性传感器等。关于实时时钟模块1和传感器器件7-1～7-M，实时时钟模块1为主器件，传感器器件7-1～7-M为从器件，经由I2C总线进行通信。
图7是第2实施方式的实时时钟模块1的功能框图。如图7所示，第2实施方式的实时时钟模块1与第1实施方式的实时时钟模块1的不同之处在于，连接有传感器器件7-1～7-M，实时时钟电路3具有传感器接口电路150。
传感器接口电路150被供给电源电压VLOGIC。传感器接口电路150是实时时钟模块1与实时时钟模块1的外部的M个传感器器件7-1～7-M之间的通信的接口电路。M为1以上的整数。在基于传感器接口电路150的通信中，实时时钟模块1为主器件，具体而言，处理器51为主器件，传感器器件7-1～7-M为从器件。即，传感器接口电路150相对于传感器器件7-1～7-M作为主接口发挥作用。在本实施方式中，传感器接口电路150是支持I2C总线的接口电路，基于经由实时时钟电路3的端子P11输出的串行时钟信号SCL2和经由实时时钟电路3的端子P12输入输出的串行数据信号SDA2，与传感器器件7-1～7-M进行通信。但是，传感器接口电路150也可以是支持SPI等其他串行总线的接口电路，也可以是支持并行总线的接口电路。
传感器接口电路150经由端子P11、P12向传感器器件7-1～7-M发送与处理器51的指示对应的指令，传感器器件7-1～7-M接收该指令并进行与该指令对应的各种处理。
特别是，在本实施方式中，传感器接口电路150根据处理器51的指示，向传感器器件7-i发送请求发送所检测的数据的指令，传感器器件7-i接收该指令，将检测到的数据发送给传感器接口电路150。传感器接口电路150接收传感器器件7-i检测到的数据，将接收到的该数据发送至处理器51。i为1以上M以下的任意整数。
在第2实施方式中，也与第1实施方式相同，选择电路50根据事件的发生即根据事件触发信号TRG，选择多种事件数据中的至少1种作为成为存储对象的对象事件数据，并且选择与计时电路30生成的时刻数据TM的至少一部分时刻位对应的数据作为成为存储对象的对象时刻数据。
与第1实施方式相同，多种事件数据也可以包括第1电源电压降低信号VDDLOW、第2电源电压降低信号VBATLOW、第3电源电压降低信号VTMPLOW、振荡停止信号FST、第1事件信号EVIN1、第2事件信号EVIN2、第3事件信号EVIN3以及事件指令检测信号WRCom。
而且，在第2实施方式中，多种事件数据还包括基于传感器器件7-1～7-M检测出的数据的传感器数据。例如，也可以是，传感器器件7-1～7-M中的任意一个为温度传感器，传感器数据包括温度数据。在该情况下，振荡电路10包含的温度补偿电路也可以使用作为传感器器件7-1～7-M中的任意一个的温度传感器所检测出的数据来代替从温度传感器90输出的温度信号VTMP。另外，例如，也可以是，传感器器件7-1～7-M中的任意一个为位置信息传感器，传感器数据包括位置数据。位置信息传感器例如可以是GPS传感器。GPS是GlobalPositioning System或Global Positioning Satellite的缩写。另外，例如，也可以是，传感器器件7-1～7-M中的任意一个为惯性传感器，传感器数据包括惯性数据。例如，也可以是，惯性传感器为加速度传感器，惯性数据为加速度数据。另外，例如，也可以是，惯性传感器为角速度传感器，惯性数据为角速度数据。另外，例如，也可以是，惯性传感器为IMU，惯性数据为包括加速度数据以及角速度数据的数据。IMU是Inertial Measurement Unit的缩写。
并且，选择电路50将包含对象时刻数据以及对象事件数据的捕获数据CPDT存储到存储器电路60。即，选择电路50根据事件触发信号TRG，实施使对象时刻数据和对象事件数据对应地存储在存储器电路60中的时间戳处理。
图8是示出在第2实施方式中存储在存储器电路60中的捕获数据CPDT的一例的图。在图8的例子中，捕获数据CPDT是64位数据，例如存储在存储器电路60的地址0x0～0x07。
具体而言，在存储器电路60的地址0x0，在位7中存储0，在位6～0中存储时刻数据TM所包含的7位的秒数据。
另外，在存储器电路60的地址0x1，在位7中存储0，在位6～0中存储时刻数据TM所包含的7位的分数据。
另外，在存储器电路60的地址0x2，在位7、6中存储0，在位5～0中存储时刻数据TM所包含的6位的时数据。
另外，在存储器电路60的地址0x3，在位7、6中存储0，在位5～0中存储时刻数据TM所包含的6位的日数据。
另外，在存储器电路60的地址0x4中，在位7存储与第3事件信号EVIN3的逻辑电平对应的数据，在位6存储与第2事件信号EVIN2的逻辑电平对应的数据，在位5存储与第1事件信号EVIN1的逻辑电平对应的数据，在位4～0存储时刻数据TM所包含的5位的月数据。
另外，在存储器电路60的地址0x5，在位7～3中存储时刻数据TM所包含的8位的年数据。
另外，在存储器电路60的地址0x6中，在位7～0中存储传感器数据的高位8位的数据。
另外，在存储器电路60的地址0x7中，在位7～0中存储传感器数据的低位8位的数据。
另外，在图8的例子中，秒数据、分数据、时数据、日数据、月数据以及年数据是对象时刻数据，其他所有数据是对象事件数据。
在图8的例子中，成为时间戳的对象的捕获数据CPDT是64位的数据，对存储器电路60的1个地址分配8位的数据，选择电路50进行8次取得8位的数据并写入存储器电路60的处理。因此，假设在选择电路50取得时刻数据TM的期间中更新时刻数据TM的时刻更新定时到来，则捕获数据CPDT所包含的对象时刻数据的一部分是更新前的数据，而另一部分是更新后的数据，有可能在存储器电路60中存储错误的对象时刻数据。
因此，在第2实施方式中，也与第1实施方式相同，选择电路50在事件发生后即事件触发信号TRG发生后，在下一时刻更新定时到来后，进行取得对象时刻数据并存储到存储器电路60中的时间戳处理。表示选择电路50的时间戳处理的一例的时序图可以与图5相同，因此，省略其图示和说明。
根据以上说明的第2实施方式的实时时钟模块1，能够起到与第1实施方式的实时时钟模块1相同的效果。
而且，根据第2实施方式的实时时钟模块1，选择电路50能够根据事件的发生，选择作为传感器数据的温度数据、位置数据、惯性数据等作为对象事件数据，存储到存储器电路60中。
3.变形例
本发明不限于本实施方式，能够在本发明的主旨的范围内实施各种变形。
例如，在上述各实施方式中，选择电路50所选择的对象时刻数据以及对象事件数据是相同的，与事件触发信号TRG的产生原因无关。但也可以针对每个事件触发信号TRG的产生原因而不同。
另外，例如，在上述的各实施方式中，在选择电路50中，处理器51通过进行基于指令集521的软件处理，能够任意地选择对象时刻数据以及对象事件数据，但选择电路50也可以构成为，根据任意地设定于非易失性存储器52或寄存器组70所包含的规定寄存器中的选择用数据来选择对象时刻数据以及对象事件数据的硬件。
另外，例如，在上述各实施方式中，指令集521指定对象时刻数据及对象事件数据，但也可以不指定对象时刻数据而指定对象事件数据。即，选择电路50选择的对象时刻数据的种类固定而不能通过指令集521选择，对象事件数据可以通过指令集521任意选择。
上述的实施方式以及变形例是一例，并不限于此。例如，也能够适当地组合各实施方式以及各变形例。
本发明包括与在实施方式中说明的结构实质上相同的结构(例如，功能、方法以及结果相同的结构或者目的以及效果相同的结构)。另外，本发明包括置换了实施方式中说明的结构的非本质部分的结构。另外，本发明包括能够起到与实施方式中说明的结构相同的作用效果的结构或达到相同目的的结构。另外，本发明包括在实施方式中说明的结构中附加了公知技术的结构。
从上述的实施方式以及变形例导出以下的内容。
实时时钟模块的一个方式具有：计时电路，其进行计时并生成时刻数据；选择电路，其根据事件的发生，选择多种事件数据的至少1种作为成为存储对象的对象事件数据，并且选择与所述时刻数据的至少一部分时刻位对应的数据作为成为存储对象的对象时刻数据；以及存储器电路，其存储所述对象时刻数据以及所述对象事件数据。
根据该实时时钟模块，根据事件的发生，将对象时刻数据与从多种事件数据中选择的对象事件数据存储在存储器电路中，所以，能够在时间戳中不存储每个应用不需要的事件数据。
在所述实时时钟模块的一个方式中，也可以是，所述选择电路具有：非易失性存储器，其存储指定所述对象事件数据的指令集；以及处理器，其根据所述指令集选择所述对象事件数据。
根据该实时时钟模块，处理器基于指令集选择对象事件数据，由此，能够使存储器电路在时间戳中不存储每个应用不需要的事件数据。
在所述实时时钟模块的一个方式中，也可以是，所述选择电路在所述事件发生后，在下一时刻更新定时到来后取得所述对象时刻数据并存储到所述存储器电路中。
根据该实时时钟模块，根据事件的发生，在选择电路取得对象时刻数据的期间中时刻更新定时不会到来，因此，降低了错误的对象时刻数据存储于存储器电路的可能性。
所述实时时钟模块的一个方式也可以是，具备电源电压监视电路，所述电源电压监视电路监视电源电压，生成电源电压监视数据，所述多种事件数据包含所述电源电压监视数据。
根据该实时时钟模块，能够根据事件的发生，选择电源电压监视数据作为对象事件数据，存储在存储器电路中。
在所述实时时钟模块的一个方式中，也可以是，所述事件根据从所述实时时钟模块的外部输入的外部输入信号而发生，所述多种事件数据包括与所述外部输入信号对应的数据。
根据该实时时钟模块，能够根据事件的发生，选择与使事件发生的外部输入信号对应的数据作为对象事件数据，存储到存储器电路中。
在所述实时时钟模块的一个方式中，也可以是，所述多种事件数据包括基于外部的传感器装置检测出的数据的传感器数据。
根据该实时时钟模块，能够根据事件的发生，选择传感器数据作为对象事件数据，存储到存储器电路中。
在所述实时时钟模块的一个方式中，也可以是，所述传感器装置是温度传感器，传感器数据包括温度数据。
根据该实时时钟模块，能够根据事件的发生，选择包含温度数据的传感器数据作为对象事件数据，存储在存储器电路中。
在所述实时时钟模块的一个方式中，也可以是，所述传感器装置是位置信息传感器，传感器数据包括位置数据。
根据该实时时钟模块，能够根据事件的发生，选择包含位置数据的传感器数据作为对象事件数据，存储在存储器电路中。
在所述实时时钟模块的一个方式中，也可以是，所述传感器装置为惯性传感器，传感器数据包括惯性数据。
根据该实时时钟模块，能够根据事件的发生，选择包含惯性数据的传感器数据作为对象事件数据，存储在存储器电路中。
所述实时时钟模块的一个方式也可以是，具有：振子；以及振荡电路，其使所述振子振荡而生成时钟信号，所述计时电路根据所述时钟信号进行所述计时。
根据该实时时钟模块，能够根据使振子振荡而得到的高精度的时钟信号进行计时。

Claims (10)

1.一种实时时钟模块，其具有：
计时电路，其进行计时并生成时刻数据；
选择电路，其根据事件的发生，选择多种事件数据的至少1种作为成为存储对象的对象事件数据，并且选择与所述时刻数据的至少一部分时刻位对应的数据作为成为存储对象的对象时刻数据；以及
存储器电路，其存储所述对象时刻数据以及所述对象事件数据。
2.根据权利要求1所述的实时时钟模块，其中，
所述选择电路具有：
非易失性存储器，其存储指定所述对象事件数据的指令集；以及
处理器，其根据所述指令集选择所述对象事件数据。
3.根据权利要求1所述的实时时钟模块，其中，
所述选择电路在所述事件发生后，在下一时刻更新定时到来后取得所述对象时刻数据并存储到所述存储器电路中。
4.根据权利要求1所述的实时时钟模块，其中，
所述实时时钟模块具备电源电压监视电路，所述电源电压监视电路监视电源电压，生成电源电压监视数据，
所述多种事件数据包含所述电源电压监视数据。
5.根据权利要求1所述的实时时钟模块，其中，
所述事件根据从所述实时时钟模块的外部输入的外部输入信号而发生，
所述多种事件数据包含与所述外部输入信号对应的数据。
6.根据权利要求1所述的实时时钟模块，其中，
所述多种事件数据包含基于外部的传感器装置检测出的数据的传感器数据。
7.根据权利要求6所述的实时时钟模块，其中，
所述传感器装置是温度传感器，所述传感器数据包括温度数据。
8.根据权利要求6所述的实时时钟模块，其中，
所述传感器装置是位置信息传感器，所述传感器数据包括位置数据。
9.根据权利要求6所述的实时时钟模块，其中，
所述传感器装置为惯性传感器，所述传感器数据包括惯性数据。
10.根据权利要求1～9中的任意一项所述的实时时钟模块，其具有：
振子；以及
振荡电路，其使所述振子振荡而生成时钟信号，
所述计时电路根据所述时钟信号进行所述计时。
CN202310457052.0A 2022-04-26 2023-04-24 实时时钟模块 Pending CN116954309A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-072223 2022-04-26
JP2022072223A JP2023161717A (ja) 2022-04-26 2022-04-26 リアルタイムクロックモジュール

Publications (1)

Publication Number Publication Date
CN116954309A true CN116954309A (zh) 2023-10-27

Family

ID=88415335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310457052.0A Pending CN116954309A (zh) 2022-04-26 2023-04-24 实时时钟模块

Country Status (3)

Country Link
US (1) US20230341893A1 (zh)
JP (1) JP2023161717A (zh)
CN (1) CN116954309A (zh)

Also Published As

Publication number Publication date
JP2023161717A (ja) 2023-11-08
US20230341893A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
US8458506B2 (en) Real time clock and method for recording data in real time clock
JP2004303208A (ja) 発振器とこれを用いた電子機器
JP5228392B2 (ja) 温度補償型発振回路、リアルタイムクロック装置および電子機器
US4448543A (en) Time-of-day clock having a temperature compensated low power frequency source
JP5477488B2 (ja) リアルタイムクロック、およびリアルタイムクロックのデータ記録方法
JP2018116588A (ja) 回路装置、リアルタイムクロック装置、電子機器及び移動体
CN116954309A (zh) 实时时钟模块
JP5590174B2 (ja) 温度補償型発振回路、リアルタイムクロック装置および電子機器
CN116954308A (zh) 实时时钟模块和电子设备
JP7392576B2 (ja) リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法
JP7314685B2 (ja) 計時装置、電子機器及び移動体
JP2019002895A (ja) リアルタイムクロックモジュール、電子機器、移動体及び情報処理システム
JP4711546B2 (ja) リアルタイムクロックの温度補正方法およびリアルタイムクロックを備えた処理装置
US20230305591A1 (en) Real-Time Clock Module
JPH04162300A (ja) 半導体メモリ
JP2777372B2 (ja) センサ信号処理装置
JP5831853B2 (ja) 温度補償型発振回路、リアルタイムクロック装置および電子機器
JP2007155655A (ja) リアルタイムクロックの制御方法およびリアルタイムクロック
JP5056227B2 (ja) イベントレコーダおよびイベントレコーダの時刻データ記録方法
JP2001311786A (ja) Ｒｔｃ装置
JP2009216432A (ja) 電波修正時計
CN111506525A (zh) 半导体装置、周边装置控制系统、以及周边装置控制方法
KR910003420B1 (ko) 팩시밀리 시스템에서의 시각설정 및 시각 에러발생시 복구방법
JP2007328404A (ja) リアルタイムクロック装置の制御方法およびリアルタイムクロック装置
JP2002182780A (ja) リアルタイムクロックの制御方法及びリアルタイムクロック

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination