JP7314685B2 - 計時装置、電子機器及び移動体 - Google Patents
計時装置、電子機器及び移動体 Download PDFInfo
- Publication number
- JP7314685B2 JP7314685B2 JP2019136835A JP2019136835A JP7314685B2 JP 7314685 B2 JP7314685 B2 JP 7314685B2 JP 2019136835 A JP2019136835 A JP 2019136835A JP 2019136835 A JP2019136835 A JP 2019136835A JP 7314685 B2 JP7314685 B2 JP 7314685B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
- H03K5/065—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements using dispersive delay lines
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16585—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 for individual pulses, ripple or noise and other applications where timing or duration is of importance
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F1/00—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
- G04F1/005—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers using electronic timing, e.g. counting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Power Engineering (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Electric Clocks (AREA)
Description
計時データを生成する計時カウンターと、
前記計時カウンターを動作させるクロックパルス信号を生成するクロックパルス信号生成回路と、
アクセス信号を受信するインターフェース回路と、を備え、
前記計時カウンターは非同期カウンターであり、
前記クロックパルス信号生成回路は、
前記インターフェース回路が前記アクセス信号を受信する可能性がある場合、第1のパルス幅の前記クロックパルス信号を生成し、
前記インターフェース回路が前記アクセス信号を受信する可能性がない場合、前記第1のパルス幅よりも長い第2のパルス幅の前記クロックパルス信号を生成する。
前記第1のパルス幅は、前記アクセス信号のサイクルタイムよりも短くてもよい。
自然数Nに対して、前記第2のパルス幅は、源振クロック信号の周期の2のN乗倍であってもよい。
前記クロックパルス信号生成回路は、
前記計時装置に供給される第1の電源電圧に基づいて、前記インターフェース回路が前記アクセス信号を受信する可能性があるか否かを判断してもよい。
前記第1の電源電圧が所定の電圧値以上であるか否かを判定する電源電圧判定回路を備え、
前記クロックパルス信号生成回路は、
前記電源電圧判定回路により前記第1の電源電圧が前記所定の電圧値以上であると判定された場合は、前記インターフェース回路が前記アクセス信号を受信する可能性があると判断し、
前記電源電圧判定回路により前記第1の電源電圧が前記所定の電圧値未満であると判定された場合は、前記インターフェース回路が前記アクセス信号を受信する可能性がないと判断してもよい。
前記電源電圧判定回路により前記第1の電源電圧が前記所定の電圧値以上であると判定された場合は、前記第1の電源電圧を選択し、前記電源電圧判定回路により前記第1の電源電圧が前記所定の電圧値未満であると判定された場合は、前記計時装置に供給される第2の電源電圧を選択する電源電圧選択回路を備えてもよい。
前記クロックパルス信号生成回路は、
源振クロック信号が分周された信号に基づいて、パルス信号を生成するパルス信号生成回路と、
前記パルス信号を遅延させた信号を出力する遅延回路と、
前記遅延回路の出力信号又は一定電圧の信号を選択して出力するセレクターと、
前記セレクターの出力信号と前記パルス信号とが入力される論理回路と、を有し、
前記第1のパルス幅の前記クロックパルス信号は、前記セレクターが前記遅延回路から出力される信号を選択して出力する場合に前記論理回路から出力される信号であり、
前記第2のパルス幅の前記クロックパルス信号は、前記セレクターが前記一定電圧の信号を選択して出力する場合に前記論理回路から出力される信号であってもよい。
前記計時カウンターが生成した前記計時データを所定のタイミングで取得して保持するリードバッファーを備え、
前記インターフェース回路は、
前記計時データの読み出しを要求する前記アクセス信号を受信した場合、前記リードバッファーが保持する前記計時データを出力し、
前記計時カウンターは、
前記インターフェース回路が前記アクセス信号を受信したか否かによらず、所定の周期で前記計時データを生成してもよい。
前記計時データは、年、月、日、時、分及び秒の時間情報を含んでもよい。
前記計時装置の一態様と、
前記計時装置からの出力信号に基づいて動作する処理回路と、を備えている。
前記計時装置の一態様と、
前記計時装置からの出力信号に基づいて動作する処理回路と、を備えている。
1-1.計時装置の構成
図1は、本実施形態の計時装置1の機能ブロック図である。図1に示すように、計時装置1は、振動子2と、集積回路3とを備える。
K2の周波数は、クロック信号CK1の周波数と同じである。
時を行い、1月毎にキャリー信号CA4を発生する。月カウンターは、キャリー信号CA4に基づいて計時を行い、1年毎にキャリー信号CA5を発生する。年カウンターは、キャリー信号CA5に基づいて計時を行う。なお、計時カウンター50の詳細については後述する。
図3は、計時カウンター50の構成例を示す図である。図3に示すように、計時カウンター50は、カウンター51~56を備える。
を表す計時データT1として用いられる。すなわち、カウンター51は、1秒単位で計時データT1を更新する。また、カウンター51は、書き込みクロック信号WCKのパルスに同期して、カウント値、すなわち計時データT1を時刻データWDATの0~7ビットの1バイトの値に更新する。
5は、書き込みクロック信号WCKのパルスに同期して、カウント値、すなわち計時データT5を時刻データWDATの32~39ビットの1バイトの値に更新する。
図5は、クロックパルス信号生成回路40の構成例を示す図である。図5に示すように、クロックパルス信号生成回路40は、遅延回路131,140を備える。
K5を出力する。また、遅延回路140は、パルス信号PLSを遅延させた信号を出力する。
図7は、計時装置1がメイン電源4で計時動作を行うときの各種信号の波形の一例を示すタイミングチャート図である。図7の例は、計時データT1~T6の更新タイミングとマスター制御装置6からのアクセス信号とが時間的に重なった場合を示している。
T6の読み出しを要求するアクセス信号を受信する。
以上に説明したように、本実施形態の計時装置1は、非同期カウンターであり、計時データT1~T6を生成する計時カウンター50と、計時カウンター50を動作させるクロックパルス信号CKPを生成するクロックパルス信号生成回路40と、アクセス信号を受信するインターフェース回路90と、を備える。クロックパルス信号生成回路40は、インターフェース回路90がアクセス信号を受信する可能性がある場合、第1のパルス幅のクロックパルス信号CKPを生成し、インターフェース回路90がアクセス信号を受信する可能性がない場合、第1のパルス幅よりも長い第2のパルス幅のクロックパルス信号CKPを生成する。したがって、本実施形態の計時装置1によれば、インターフェース回路90がアクセス信号を受信する可能性がある場合、計時カウンター50は、第1のパルス幅のクロックパルス信号CKPに基づいて、短時間で計時動作を完了することができるので、外部装置であるマスター制御装置6からの高速アクセスに対応することができる。また、本実施形態の計時装置1によれば、インターフェース回路90がアクセス信号を受信
する可能性がない場合、計時カウンター50は、第1のパルス幅よりも長い第2のパルス幅のクロックパルス信号CKPに基づいて、確実に計時動作を完了することができるので、誤った計時データT1~T6が生成されるおそれを低減することができる。
例えば、上記の各実施形態では、インターフェース回路90がアクセス信号を受信した場合に、リードバッファー70が保持する計時データT1~T6を読み出すリードバッファー方式が採用されているが、インターフェース回路90がアクセス信号を受信した場合に、計時カウンター50の計時動作を一時的に停止させて、計時カウンター50から計時データT1~T6を読み出すアクセスホールド方式であってもよい。アクセスホールド方式が採用された場合でも、クロックパルス信号生成回路40がアクセス信号のサイクルタイムよりも短い第1のパルス幅のクロックパルス信号CKPを生成することにより、計時データT1~T6の書き換えを要求するアクセス信号と計時データT1~T6の読み出しを要求するアクセス信号とが連続しても、書き換え後の計時データT1~T6が正しく読み出される。
ップイネーブル信号が非アクティブの期間はアクセス信号を受信する可能性がないと判断してもよい。また、例えば、計時装置1が、マスター制御装置6から、アクセス信号とは別にアクセス期間であるか否かを示す制御信号を受け取り、クロックパルス信号生成回路40は、当該制御信号に基づいて、インターフェース回路90がアクセス信号を受信する可能性があるか否かを判断してもよい。
図9は、上述した本実施形態の計時装置1を用いた電子機器の実施形態の構成の一例を示す機能ブロック図である。また、図10は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
図11は、上述した本実施形態の計時装置1を用いた移動体の実施形態の構成の一例を示す機能ブロック図である。また、図12は、本実施形態の移動体の一例を示す図である。本実施形態の移動体400は、計時装置1、処理回路420及びコントローラー430,440,450を含んで構成されている。なお、本実施形態の移動体は、図11及び図12の構成要素の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
Claims (11)
- 計時装置であって、
計時データを生成する計時カウンターと、
前記計時カウンターを動作させるクロックパルス信号を生成するクロックパルス信号生成回路と、
アクセス信号を受信するインターフェース回路と、を備え、
前記計時カウンターは非同期カウンターであり、
前記クロックパルス信号生成回路は、
前記計時装置に供給される第1の電源電圧または前記インターフェース回路に入力される信号に基づいて、前記インターフェース回路が前記アクセス信号を受信する可能性があるか否かを判断し、
前記インターフェース回路が前記アクセス信号を受信する可能性がある場合、第1のパルス幅の前記クロックパルス信号を生成し、
前記インターフェース回路が前記アクセス信号を受信する可能性がない場合、前記第1のパルス幅よりも長い第2のパルス幅の前記クロックパルス信号を生成する、計時装置。 - 前記第1のパルス幅は、前記アクセス信号のサイクルタイムよりも短い、請求項1に記載の計時装置。
- 自然数Nに対して、前記第2のパルス幅は、源振クロック信号の周期の2のN乗倍である、請求項1又は2に記載の計時装置。
- 前記クロックパルス信号生成回路は、
前記第1の電源電圧に基づいて、前記インターフェース回路が前記アクセス信号を受信する可能性があるか否かを判断する、請求項1乃至3のいずれか一項に記載の計時装置。 - 前記第1の電源電圧が所定の電圧値以上であるか否かを判定する電源電圧判定回路を備え、
前記クロックパルス信号生成回路は、
前記電源電圧判定回路により前記第1の電源電圧が前記所定の電圧値以上であると判定された場合は、前記インターフェース回路が前記アクセス信号を受信する可能性があると判断し、
前記電源電圧判定回路により前記第1の電源電圧が前記所定の電圧値未満であると判定された場合は、前記インターフェース回路が前記アクセス信号を受信する可能性がないと判断する、請求項4に記載の計時装置。 - 前記電源電圧判定回路により前記第1の電源電圧が前記所定の電圧値以上であると判定された場合は、前記第1の電源電圧を選択し、前記電源電圧判定回路により前記第1の電源電圧が前記所定の電圧値未満であると判定された場合は、前記計時装置に供給される第2の電源電圧を選択する電源電圧選択回路を備える、請求項5に記載の計時装置。
- 前記クロックパルス信号生成回路は、
源振クロック信号が分周された信号に基づいて、パルス信号を生成するパルス信号生成回路と、
前記パルス信号を遅延させた信号を出力する遅延回路と、
前記遅延回路の出力信号又は一定電圧の信号を選択して出力するセレクターと、
前記セレクターの出力信号と前記パルス信号とが入力される論理回路と、を有し、
前記セレクターは、
前記インターフェース回路が前記アクセス信号を受信する可能性がある場合、前記遅延回路の出力信号を選択して出力し、前記インターフェース回路が前記アクセス信号を受信する可能性がない場合、前記一定電圧の信号を選択して出力し、
前記第1のパルス幅の前記クロックパルス信号は、前記セレクターが前記遅延回路の出力信号を選択して出力する場合に前記論理回路から出力される信号であり、
前記第2のパルス幅の前記クロックパルス信号は、前記セレクターが前記一定電圧の信号を選択して出力する場合に前記論理回路から出力される信号である、請求項1乃至6のいずれか一項に記載の計時装置。 - 前記計時カウンターが生成した前記計時データを所定のタイミングで取得して保持するリードバッファーを備え、
前記インターフェース回路は、
前記計時データの読み出しを要求する前記アクセス信号を受信した場合、前記リードバッファーが保持する前記計時データを出力し、
前記計時カウンターは、
前記インターフェース回路が前記アクセス信号を受信したか否かによらず、所定の周期で前記計時データを生成する、請求項1乃至7のいずれか一項に記載の計時装置。 - 前記計時データは、年、月、日、時、分及び秒の時間情報を含む、請求項1乃至8のいずれか一項に記載の計時装置。
- 請求項1乃至9のいずれか一項に記載の計時装置と、
前記計時装置からの出力信号に基づいて動作する処理回路と、を備えた、電子機器。 - 請求項1乃至9のいずれか一項に記載の計時装置と、
前記計時装置からの出力信号に基づいて動作する処理回路と、を備えた、移動体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019136835A JP7314685B2 (ja) | 2019-07-25 | 2019-07-25 | 計時装置、電子機器及び移動体 |
US16/937,757 US11231743B2 (en) | 2019-07-25 | 2020-07-24 | Timer, electronic apparatus, and vehicle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019136835A JP7314685B2 (ja) | 2019-07-25 | 2019-07-25 | 計時装置、電子機器及び移動体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021021589A JP2021021589A (ja) | 2021-02-18 |
JP2021021589A5 JP2021021589A5 (ja) | 2022-06-28 |
JP7314685B2 true JP7314685B2 (ja) | 2023-07-26 |
Family
ID=74187903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019136835A Active JP7314685B2 (ja) | 2019-07-25 | 2019-07-25 | 計時装置、電子機器及び移動体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11231743B2 (ja) |
JP (1) | JP7314685B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4203313A4 (en) * | 2020-11-16 | 2024-03-20 | Changxin Memory Technologies, Inc. | GENERATION CIRCUIT AND METHOD FOR GENERATION OF PULSE SIGNAL AND MEMORY |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002214309A (ja) | 2001-01-22 | 2002-07-31 | Hitachi Ltd | 半導体集積回路および半導体メモリ |
WO2005088641A1 (ja) | 2004-03-11 | 2005-09-22 | Fujitsu Limited | 半導体メモリおよび半導体メモリの動作方法 |
JP2011113173A (ja) | 2009-11-25 | 2011-06-09 | Seiko Epson Corp | リアルタイムクロック装置、情報処理装置、電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09288897A (ja) * | 1996-04-19 | 1997-11-04 | Sony Corp | 電圧供給回路 |
US7340634B2 (en) * | 2004-08-27 | 2008-03-04 | Lsi Logic Corporation | Real time clock architecture and/or method for a system on a chip (SOC) application |
JP5471964B2 (ja) * | 2010-08-16 | 2014-04-16 | 富士通セミコンダクター株式会社 | パルス幅制御回路及び半導体メモリ |
JP6686390B2 (ja) | 2015-11-30 | 2020-04-22 | セイコーエプソン株式会社 | 計時装置、電子機器、及び、移動体 |
-
2019
- 2019-07-25 JP JP2019136835A patent/JP7314685B2/ja active Active
-
2020
- 2020-07-24 US US16/937,757 patent/US11231743B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002214309A (ja) | 2001-01-22 | 2002-07-31 | Hitachi Ltd | 半導体集積回路および半導体メモリ |
WO2005088641A1 (ja) | 2004-03-11 | 2005-09-22 | Fujitsu Limited | 半導体メモリおよび半導体メモリの動作方法 |
JP2011113173A (ja) | 2009-11-25 | 2011-06-09 | Seiko Epson Corp | リアルタイムクロック装置、情報処理装置、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2021021589A (ja) | 2021-02-18 |
US20210026400A1 (en) | 2021-01-28 |
US11231743B2 (en) | 2022-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10379571B2 (en) | Timing device, electronic apparatus, and moving object | |
CN109001970B (zh) | 计时装置、电子设备以及移动体 | |
US20080224904A1 (en) | Gray code counter and display device therewith | |
JP7314685B2 (ja) | 計時装置、電子機器及び移動体 | |
US9389636B2 (en) | Clock generating device, electronic apparatus, moving object, clock generating method | |
JP5939374B2 (ja) | タイマー装置及び電子機器 | |
JP5920564B2 (ja) | タイマー装置及び電子機器 | |
US10732670B2 (en) | Real-time clock module, electronic device, vehicle, and information processing system | |
CN111614322B (zh) | 实时时钟模块、电子设备以及移动体 | |
US10809670B2 (en) | Timing apparatus, timing method, and electronic appliance | |
JP7392576B2 (ja) | リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法 | |
JP6958296B2 (ja) | 計時装置、電子機器及び移動体 | |
US20230341894A1 (en) | Real-Time Clock Module And Electronic Device | |
JP5119002B2 (ja) | 時計回路および電子時計 | |
JP6540478B2 (ja) | 計時装置、電子機器、及び、移動体 | |
JPH09198193A (ja) | ディジタル/アナログ変換器のインタフェース装置 | |
US20230305591A1 (en) | Real-Time Clock Module | |
JP2008224481A (ja) | 電子機器用回路 | |
JPH0619854A (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220620 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7314685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |