CN116940130A - 一种顶栅结构的碳纳米管场效应晶体管及其制备方法 - Google Patents

一种顶栅结构的碳纳米管场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN116940130A
CN116940130A CN202310962495.5A CN202310962495A CN116940130A CN 116940130 A CN116940130 A CN 116940130A CN 202310962495 A CN202310962495 A CN 202310962495A CN 116940130 A CN116940130 A CN 116940130A
Authority
CN
China
Prior art keywords
carbon nanotube
dielectric layer
electrode
top gate
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310962495.5A
Other languages
English (en)
Inventor
吴胜利
侯振非
牛刚
李洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN202310962495.5A priority Critical patent/CN116940130A/zh
Publication of CN116940130A publication Critical patent/CN116940130A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于效应晶体管技术领域，涉及一种顶栅结构的碳纳米管场效应晶体管，在硅基衬底的上表面设有碳纳米管薄膜；在碳纳米管薄膜表面设置有漏极电极与源极电极；位于漏极电极与源极电极之间的碳纳米管薄膜通过刻蚀形成CNT沟道层；CNT沟道层的上表面设有介电层；介质层，位于介电层、漏极电极和源极电极上表面；介质层中部设顶栅电极；介质层与顶栅电极不接触的表面部分分散金属颗粒。在栅极两侧沟道区域形成两个载流子N+区域，沟道区为P区域，形成了由N+PN+区组成的导电沟道，使碳纳米管能带向下弯曲，电子势垒减小，空穴势垒增加，抑制空穴传输，由双极性器件调控为N型载流子传输器件，抑制碳纳米管晶体管的双极性。

Description

一种顶栅结构的碳纳米管场效应晶体管及其制备方法
技术领域
本发明属于效应晶体管技术领域，具体涉及一种顶栅结构的碳纳米管场效应晶体管及其制备方法。
背景技术
碳纳米管具有优异而丰富的电学特性，在微纳米电子领域具有广阔的应用前景。良好的导电性、超高的电流承载密度以及高载流子迁移率使其作为应用广泛的半导体沟道材料，在场效应晶体管和CMOS集成电路应用表现出巨大性能潜力。
由于碳纳米管独特的一维结构以及表面没有悬挂键，很难利用掺杂技术调控载流子的输运类型，目前高性能碳纳米管器件都是无掺杂实现的，利用不同功函数的金属与碳纳米管的导带或价带对齐，从而分别实现电子或空穴载流子注入势垒近似为零的肖特基晶体管。通过使用高功函数的金属钯(Pd)作为碳纳米管的电极得到无势垒P型碳纳米管场效应晶体管，以低功函数的金属钪(Sc)作为碳纳米管电极的N型碳纳米管场效应晶体管，然而，肖特基晶体管本身是一种双极性器件，金属源漏电极可以同时提供电子和空穴，在晶体管关态下施加足够大的源漏偏置电压，与器件极性相反的载流子就能隧穿过漏端势垒，从而导致泄漏电流增大以及栅控能力降低，造成静态功耗增大。而低功函数的金属稳定性差，因此抑制碳纳米管晶体管的双极性，降低关态电流，且得到性能较好的N型碳纳米管器件，成为了碳基电子技术的重要问题。
发明内容
本发明的目的在于提供一种顶栅结构的碳纳米管场效应晶体管及其制备方法，解决了现有碳纳米管晶体管存在的双极性的问题。
本发明是通过以下技术方案来实现：
一种顶栅结构的碳纳米管场效应晶体管，包括：
硅基衬底，在硅基衬底的上表面设有碳纳米管薄膜；
在碳纳米管薄膜表面设置有漏极电极与源极电极；
位于漏极电极与源极电极之间的碳纳米管薄膜通过刻蚀形成CNT沟道层；
介电层，位于CNT沟道层的上表面，漏极电极与源极电极分别位于介电层两侧；
介质层，位于介电层、漏极电极和源极电极上表面；
顶栅电极，位于介质层上表面，介质层中部凹陷，顶栅电极位于该中部凹陷中；
金属颗粒层，分散于介质层与顶栅电极不接触的表面部分。
进一步，所述源极电极与漏极电极均为条状金属电极，其厚度为60-80nm。
进一步，碳纳米管薄膜平铺在硅基衬底的上表面，单根碳管直径控制在1-3nm。
进一步，所述介电层采用氧化钇，厚度为6-15nm。
进一步，所述介电层采用氧化铪，厚度为10-20nm。
进一步，位于漏极电极与源极电极之间的碳纳米管薄膜通过刻蚀形成的CNT沟道层的长度为10-20μm，宽度为50-100μm。
进一步，所述顶栅电极为条状金属电极，漏极电极与源极电极对称设置在顶栅电极两侧；
顶栅电极的厚度为30-50nm，长度为2-10μm，宽度为50-100μm。
进一步，金属颗粒层由钇颗粒组成，厚度为0.10-0.60nm。
本发明还公开了所述的顶栅结构的碳纳米管场效应晶体管的制备方法，包括以下步骤：
步骤1、以硅基衬底作为生长表面，沉积碳纳米管薄膜；
步骤2、对碳纳米管薄膜的表面进行匀胶，蒸镀漏极电极与源极电极；
步骤3、对漏极电极与源极电极之间的碳纳米管薄膜进行刻蚀，获得CNT沟道层；
步骤4、再次进行匀胶、曝光，在CNT沟道层上表面制备介电层；
步骤5、在制备好的介电层表面生长介电层；
步骤6、在介电层上蒸镀制备出顶栅电极；
步骤7、在介质层与顶栅电极不接触的表面部分蒸镀一层金属颗粒层；
步骤8、将步骤7制备得到的器件置于惰性氛围下进行退火处理，得到顶栅结构的碳纳米管场效应晶体管。
进一步，步骤8中，退火处理的温度为200-300℃，退火氛围为氩气，退火处理的时间为0.5-1h。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提供了一种顶栅结构的碳纳米管场效应晶体管及其制备方法，以硅和二氧化硅为衬底；网格状碳纳米管薄膜为半导体沟道材料；沟道材料上图案化形成源极电极和漏极电极；生长介电层和介质层做为双层介电层；在双层介电层上设置顶栅电极；表面蒸镀钇纳米颗粒形成的电子掺杂层；对晶体管器件进行退火处理从而完成器件制备。本发明对顶栅碳纳米管晶体管进行金属钇掺杂加真空退火工艺优化，在顶栅电极两侧沟道区域形成两个载流子N+区域，顶栅电极下方调控的沟道区为P区域，形成了由N+PN+区组成的导电沟道，使得碳纳米管能带向下弯曲，电子势垒减小，空穴势垒增加，从而抑制了空穴传输，由双极性器件调控为N型载流子传输器件，抑制了碳纳米管晶体管的双极性，实现了很好的N型单极性器件性能，且提高了N型单极性器件的关断特性。
进一步，金属钇颗粒作为电子掺杂剂在惰性氛围退火工艺过程中，与氧化物介质层实现电荷转移，对导电沟道进行静电掺杂作用，空穴势垒增大，电子势垒降低，从而抑制了空穴的传输，晶体管的P型响应被抑制，而N型响应被增强。
附图说明
附图不意在按比例绘制。在附图中，在各个图中示出的每个相同或近似相同的组成部分可以用相同的标号表示。为了清晰起见，在每个图中，并非每个组成部分均被标记。现在，将通过例子并参考附图来描述本发明的各个方面的实施例。
图1是本发明示例性实施例的顶栅碳纳米管场效应晶体管示意图；
图2是本发明图1实施例的顶栅碳纳米管晶体管从器件顶部俯视的各部分示意图；
图3是本发明图1实施例的顶栅碳纳米管晶体管的制备流程示意图；
图4是本发明图1实施例的顶栅碳纳米管场效应晶体管抑制双极性的原理示意图；
图5是本发明图1实施例的顶栅碳纳米管场效应晶体管掺杂退火工艺前转移曲线示意图；
图6是本发明图1实施例的顶栅碳纳米管场效应晶体管掺杂退火工艺后转移曲线示意图。
其中，10、硅基衬底；20、CNT沟道层；31、漏极电极；32、源极电极；40、介电层；41、介质层；50、金属颗粒层；60、顶栅电极；70、电极引线；80、输出电极。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明了，以下结合附图及实施例进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅为本发明一部分实施例，而不是全部实施例。
本发明附图及实施例描述和示出的组件可以以各种不同的配置来布置和设计，因此，以下附图中提供的本发明实施例的详细描述并非旨在限制要求保护的本发明的范围，而仅仅是表示本发明选定的一种实施例。基于本发明的附图及实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护范围。
需要说明的是：术语“包含”、“包括”或者其他任何其他变体意在涵盖非排他性的包含，使得包括一系列要素的过程、元素、方法、物品或者设备不仅仅只包括那些要素，还包括没有明确列出的其他要素，或者是还包括该其过程、元素、方法、物品或者设备所固有的要素。
以下结合实施例对本发明的特征和性能进一步详细说明。
结合图1所示的示例性实施例的在顶栅碳纳米管场效应晶体管，其包括硅基衬底10、CNT沟道层20、漏极电极31、源极电极32、介电层40、介质层41、顶栅电极60及金属颗粒层50。
其中，硅基衬底10采用高掺杂的P型硅和二氧化硅。硅基衬底10具有第一表面和第二表面，第一表面为氧化硅，第二表面为P型硅，结合图1所示，为了便于说明，以第一表面作为后续制备的生长表面。
如图1的示例，漏极电极31与源极电极32位于网格状碳纳米管薄膜的表面，漏极电极31与源极电极32相对地设置并隔开布置。
如图1的示例，位于漏极电极31与源极电极32之间的网格状碳纳米管薄膜通过刻蚀形成CNT沟道层20，网格状碳纳米管薄膜具有一定的尺寸，随机平铺在硅基衬底10的上表面，其单根碳纳米管的直径控制在1-3nm。
如图1的示例，介电层40位于CNT沟道层20上方远离硅基衬底10的一侧，并且，介电层40两侧分别为漏极电极31和漏极电极32。
如图1的示例，介质层41位于介质层40的上表面，且整个漏极电极31、漏极电极32之间及上方的区域均被介质层41覆盖。
如图1的示例，顶栅电极60位于介质层41上方且远离硅基衬底10的一侧，并且，顶栅电极60与源极电极31、漏极电极32及CNT沟道层20均不接触。由于漏极电极31和漏极电极32的位置，所以形成的介质层41中部凹陷，顶栅电极60的位置位于该中部凹陷中。
如图1的示例，金属颗粒层50分散于介质层41与顶栅电极60不接触的表面部分，金属颗粒层50一般为钇纳米颗粒，其理论厚度为0.6nm。
结合图2所示，给顶栅电极60施加一定电压，漏极电极31、源极电极32均经由各自对应的电极引线70引到对应的两个输出电极80，实现信号的输出。
在可选的实施例中，源极电极31与漏极电极32均为一定厚度的条状电极，例如条状金电极。源极电极31与漏极电极32的厚度相同，厚度在60-80nm，长度在2μm以上，宽度在50μm以上。
在可选的实施例中，顶栅电极60为条状金电极，与源极电极31与漏极电极32间隔开，并且垂直地布置在介质层41上。在一些示例中，顶栅电极60的厚度在30-50nm，长度2μm以上。
在可选的实施例中，输出电极80可电连接至外部设备，例如半导体分析仪，电压信号输入可通过导线对输出电极80进行加压，输出信号可通过引线及输出电极传输至外部设备进行信号分析。
在Si/SiO2界面上的漏极电极31、源极电极32之间保持间隔开地设计，例如漏极电极31、源极电极32被设计成具有一定厚度的条状电极。
碳纳米管薄膜连接漏极电极31、源极电极32。
介电层40的材质为氧化钇(Y2O3)，通过蒸镀钇薄膜进行自氧化形成。
介质层41的材质为氧化铪(HfO2)，通过原子层沉积设备制备得到。
作为可选的示例，源极电极31与漏极电极32的长度设计在50μm以上，宽度在50μm以上。源漏电极之间的距离为10μm。
在可选的实施例中，漏极电极31与源极电极32的宽度可设计成具有相同尺寸或者不同的尺寸。
在优选的实施例中，漏极电极31与源极电极32采用金属Ti/Pd/Au三种，总厚度控制为60-80nm，其中Ti润湿性良好，可以使接触金属更好的附着在衬底上，高功函数的Pd与碳纳米管薄膜接触后可形成P型沟道，Au是作为导电金属。
作为可选的示例，顶栅电极与源漏电极同样的金属材料，其边长为50μm。
如图3所示，顶栅碳纳米管场效应晶体管制备过程，包括以下步骤：
步骤1、在P型硅上沉积一定厚度的氧化硅，形成Si/SiO2结构的硅基衬底，其总厚度在500nm左右；
步骤2、在硅基衬底的上表面沉积碳纳米管薄膜，碳纳米管的直径控制在1-3nm；
步骤3、利用激光直写曝光源极电极32、漏极电极31图案，蒸镀一定厚度的金属，形成源极电极32、漏极电极31；
步骤4、通过匀胶机对碳纳米管薄膜的表面进行匀胶，利用光刻工艺曝光相应图形，对碳纳米管薄膜进行刻蚀，获得CNT沟道层20；
步骤5、再次进行匀胶、曝光，利用电子束蒸镀在CNT沟道层20上表面蒸镀金属钇，通过270℃热板在空气中对器件进行氧化形成氧化钇，得到介电层40；
步骤6、将步骤5得到的器件置于原子层沉积设备中，在氧化钇上表面及漏极电极31和源极电极32上表面制备10nm的氧化铪，得到介质层41；
步骤7、再次进行匀胶、曝光相应图形，使用电子束蒸发镀膜仪制备顶栅电极60；
步骤8、在制备好的器件表面用电子束蒸发镀膜仪蒸镀上钇纳米颗粒；
步骤9、将器件置于退火炉中，在氩气氛围下，300℃退火处理1小时，得到顶栅碳纳米管场效应晶体管。
作为一个具体的示例，图3所示例性地表示了顶栅碳纳米管场效应晶体管的一个具体制备过程，包括：
首先，使用紫外光刻机将器件的源极电极32、漏极电极31进行曝光，使用电子束蒸发镀膜仪工艺沉积钛钯金三种金属，厚度分别为0.6/20/60nm，形成源极、漏极电极(Pad)。
然后，使用LOR和S1813两种光刻胶在匀胶机上对碳纳米管薄膜的表面进行匀胶，然后通过光刻和氧等离子体刻蚀(RIE)对碳纳米管薄膜进行刻蚀形成CNT沟道层20，使得CNT成为沟道区域；
接着，使用紫外光刻或者激光直写进行匀胶、光刻、显影等步骤形成制备介质层的图案，用电子束蒸发镀膜仪蒸镀3nm的金属钇，热板270度条件下空气中氧化30-40min使得金属钇变成氧化钇；
将器件置于原子层沉积设备，在氧化钇上表面制备10nm的氧化铪；
再次进行匀胶、曝光顶栅电极相应图形，使用电子束蒸发镀膜仪工艺沉积钛钯金三种金属，厚度分别为0.6/10/30nm，形成顶栅电极(Pad)；
在制备好的器件表面用电子束蒸发镀膜仪蒸镀上0.6nm钇纳米颗粒；
最后，将器件置于管式退火炉中，在氩气氛围下，300度退火处理1小时。
如图4所示的器件的极性调控原理图，钇纳米颗粒带有更多的固定正电荷，对碳纳米管沟道产生静电掺杂作用，栅极两侧的碳纳米管沟道区域成为更富电子的N+区，栅极正下方碳纳米管沟道区未被静电掺杂，因此导电沟道形成N+PN+区，当施加正栅压时，沟道两侧碳纳米管能带向下弯曲，电子载流子具有很小势垒，而空穴载流子具有较高的势垒，因此不能通过，使得器件的P型导电极性被抑制，器件表现为N型导电性能。
当顶栅器件的栅极施加电压范围为-4～4V，漏端电压为-0.2V，源端接地，优化工艺前器件的转移特性曲线如图5所示。从图5中可以看出，工艺优化前器件导电具有典型的双极性性能。当栅极电压为负值时，器件表现为空穴载流子导电的P型器件，开态电流为10- 6A，当栅极电压为正值时，器件表现为电子导电的N型器件，开态电流为10-6A，亚阈值摆幅为124mv/dev。
当顶栅器件的栅极施加电压范围为-4～4V，漏端电压为-0.2V，源端接地，优化工艺后器件的转移特性曲线如图6所示。从图6中共可以看出，空穴载流子导电的一端被显著抑制，表现出很好的N型导电特性，开态电流为10-6A，且器件的亚阈值摆幅减小为75mv/dec，这说明N型器件具有更好的关断特性。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (10)

1.一种顶栅结构的碳纳米管场效应晶体管，其特征在于，包括：
硅基衬底(10)，在硅基衬底(10)的上表面设有碳纳米管薄膜；
在碳纳米管薄膜表面设置有漏极电极(31)与源极电极(32)；
位于漏极电极(31)与源极电极(32)之间的碳纳米管薄膜通过刻蚀形成CNT沟道层(20)；
介电层(40)，位于CNT沟道层(20)的上表面，漏极电极(31)与源极电极(32)分别位于介电层(40)两侧；
介质层(41)，位于介电层(40)、漏极电极(31)和源极电极(32)上表面；
顶栅电极(60)，位于介质层(41)上表面，介质层(41)中部凹陷，顶栅电极(60)位于该中部凹陷中；
金属颗粒层(50)，分散于介质层(41)与顶栅电极(60)不接触的表面部分。
2.根据权利要求1所述的顶栅结构的碳纳米管场效应晶体管，其特征在于，所述源极电极(31)与漏极电极(32)均为条状金属电极，其厚度为60-80nm。
3.根据权利要求1所述的顶栅结构的碳纳米管场效应晶体管，其特征在于，碳纳米管薄膜平铺在硅基衬底(10)的上表面，单根碳管直径控制在1-3nm。
4.根据权利要求1所述的顶栅结构的碳纳米管场效应晶体管，其特征在于，所述介电层(40)采用氧化钇，厚度为6-15nm。
5.根据权利要求1所述的顶栅结构的碳纳米管场效应晶体管，其特征在于，所述介电层(41)采用氧化铪，厚度为10-20nm。
6.根据权利要求1所述的顶栅结构的碳纳米管场效应晶体管，其特征在于，位于漏极电极(31)与源极电极(32)之间的碳纳米管薄膜通过刻蚀形成的CNT沟道层(20)的长度为10-20μm，宽度为50-100μm。
7.根据权利要求1所述的顶栅结构的碳纳米管场效应晶体管，其特征在于，所述顶栅电极(60)为条状金属电极，漏极电极(31)与源极电极(32)对称设置在顶栅电极(60)两侧；
顶栅电极(60)的厚度为30-50nm，长度为2-10μm，宽度为50-100μm。
8.根据权利要求1所述的顶栅结构的碳纳米管场效应晶体管，其特征在于，金属颗粒层(50)由钇颗粒组成，厚度为0.10-0.60nm。
9.权利要求1-8任意一项所述的顶栅结构的碳纳米管场效应晶体管的制备方法，其特征在于，包括以下步骤：
步骤1、以硅基衬底(10)作为生长表面，沉积碳纳米管薄膜；
步骤2、对碳纳米管薄膜的表面进行匀胶，蒸镀漏极电极(31)与源极电极(32)；
步骤3、对漏极电极(31)与源极电极(32)之间的碳纳米管薄膜进行刻蚀，获得CNT沟道层(20)；
步骤4、再次进行匀胶、曝光，在CNT沟道层(20)上表面制备介电层(40)；
步骤5、在制备好的介电层(40)表面生长介电层(41)；
步骤6、在介电层(41)上蒸镀制备出顶栅电极(60)；
步骤7、在介质层(41)与顶栅电极(60)不接触的表面部分蒸镀一层金属颗粒层；
步骤8、将步骤7制备得到的器件置于惰性氛围下进行退火处理，得到顶栅结构的碳纳米管场效应晶体管。
10.根据权利要求9所述的顶栅结构的碳纳米管场效应晶体管的制备方法，其特征在于，步骤8中，退火处理的温度为200-300℃，退火氛围为氩气，退火处理的时间为0.5-1h。
CN202310962495.5A 2023-08-01 2023-08-01 一种顶栅结构的碳纳米管场效应晶体管及其制备方法 Pending CN116940130A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310962495.5A CN116940130A (zh) 2023-08-01 2023-08-01 一种顶栅结构的碳纳米管场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310962495.5A CN116940130A (zh) 2023-08-01 2023-08-01 一种顶栅结构的碳纳米管场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116940130A true CN116940130A (zh) 2023-10-24

Family

ID=88394063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310962495.5A Pending CN116940130A (zh) 2023-08-01 2023-08-01 一种顶栅结构的碳纳米管场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116940130A (zh)

Similar Documents

Publication Publication Date Title
US8778716B2 (en) Integrated circuits based on aligned nanotubes
JP5443980B2 (ja) カーボンナノチューブの電界効果トランジスタ
US7102157B2 (en) Nanotube-based vacuum devices
KR100601965B1 (ko) ｎ형 탄소 나노튜브를 구비한 ｎ형 탄소나노튜브 전계효과트랜지스터 및 그 제조방법
CN108807553B (zh) 一种基于二维半导体材料的同质pn结及其制备方法
CN111063731A (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
US7176478B2 (en) Nanotube-based vacuum devices
US11758797B2 (en) Method of n-type doping carbon nanotube
CN116940130A (zh) 一种顶栅结构的碳纳米管场效应晶体管及其制备方法
CN112071759B (zh) 一种提高p型场效应晶体管空穴迁移率的方法
TWI780858B (zh) 隧穿電晶體
CN101359684B (zh) 围栅控制结构的硅基单电子晶体管及其制作方法
KR102288241B1 (ko) 스페이서 층이 있는 이종 접합 기반의 음미분저항 소자
Zota et al. Record performance for junctionless transistors in InGaAs MOSFETs
CN112420821B (zh) 一种基于碳基材料的y型栅结构及其制备方法
TWI762400B (zh) 奈米碳管複合結構
US20230027304A1 (en) Method of p-type doping carbon nanotube
CN221081903U (zh) 一种碳基场效应晶体管
CN117615584A (zh) 一种基于低功函数金属的碳纳米管场效应晶体管及实现其欧姆接触的方法
KR20050116925A (ko) 반도체 나노구조체를 이용한 샤트키 전극을 포함하는전기소자 및 이의 제조방법
KR102418302B1 (ko) 다중 영미분 전달전도 특성을 갖는 반도체 소자 및 그 제조 방법
CN109564921B (zh) 场效应管以及制造方法
CN101359683B (zh) 具有双量子点接触结构的硅基单电子器件及其制作方法
CN116364779A (zh) 一种基于硒化锗二维材料的场效应晶体管及其应用
Rispal et al. Mass-Production of Passivated CNTFETs: Statistics and Gate-Field Dependence of Hysteresis Effect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination