CN116936512B - 一种半导体封装件及其生产方法 - Google Patents

一种半导体封装件及其生产方法 Download PDF

Info

Publication number
CN116936512B
CN116936512B CN202311167514.1A CN202311167514A CN116936512B CN 116936512 B CN116936512 B CN 116936512B CN 202311167514 A CN202311167514 A CN 202311167514A CN 116936512 B CN116936512 B CN 116936512B
Authority
CN
China
Prior art keywords
copper foil
semiconductor chip
circuit substrate
copper
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311167514.1A
Other languages
English (en)
Other versions
CN116936512A (zh
Inventor
王晓
任真伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd, Shenzhen Pingchuang Semiconductor Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202311167514.1A priority Critical patent/CN116936512B/zh
Publication of CN116936512A publication Critical patent/CN116936512A/zh
Application granted granted Critical
Publication of CN116936512B publication Critical patent/CN116936512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)

Abstract

本发明属于半导体技术领域，具体涉及一种半导体封装件及其生产方法。该半导体封装件包括半导体芯片、铜箔和电路基板，半导体芯片和电路基板的至少部分表面上设有镀层；半导体芯片的镀层中含过渡金属，电路基板的镀层中含金属和/或金属氧化物；铜箔通过铜与半导体芯片的镀层中包含的过渡金属形成金属键，进而与半导体芯片键合；铜箔通过铜与电路基板的镀层中包含的金属和/或金属氧化物形成金属键，进而与电路基板键合。本发明中，铜与半导体芯片及电路基板上的镀层中包含的金属和/或金属氧化物形成金属键，进而实现铜箔与半导体芯片及电路基板之间的键合，铜箔与半导体芯片及电路基板之间的结合强度高。

Description

一种半导体封装件及其生产方法
技术领域
本发明属于半导体技术领域，具体涉及一种半导体封装件及其生产方法。
背景技术
直接键合铜（DBC）工艺是实现功率电路电路基板的一种金属化工艺，是将铜箔直接键合到电路基板上，没有中间键合层。直接键合铜（DBC）工艺能够将电力电子模块的使用寿命延长50多倍，并确保芯片的载流容量提高50%以上。另外，直接键合铜（DBC）工艺还能使结晶温度提高至超过200℃。因此，直接键合铜（DBC）工艺可大幅降低功率降额，或在确保电流相同的情况下缩小芯片尺寸，从而降低电力成本。随着电力电子模块的功率密度、工作温度及其对可靠性的要求越来越高，当前的封装材料已经达到了应用极限。铜键合线代替铝键合线可以提高器件的通流能力，导电性及导热性，提高器件的寿命。
通常情况下，芯片表面是镀铝的，而新一代碳化硅芯片通常表面是镀Ni/Pd/Au，无法直接键合铜线。贺利氏提供了一种焊料预形体的技术，通过在铜箔上预涂敷金属焊料，来实现与器件的互联（参见CN110741465A）。但是，采用该方法，焊料与铜箔之间易分离，合格率不高，且加压时焊料与铜箔之间易发生滑移。之后贺利氏又提出一种带固定剂的预涂敷焊料的构件（参见CN111757789A），以起到固定作用，但固定剂组分是高分子材料，高分子材料会影响焊料的烧结。厦门大学提出一种含铜材料的表面处理方法，其通过在铜材料的表面修饰或吸附甲酸根，增强铜材料的抗氧化能力，同时使其具有较好导电性（参见CN107460464 B）。然而，采用该方法对铜材料进行处理后，铜材料与芯片之间的结合强度不佳。
现有技术中，有采用烧结技术，如铜烧结、银烧结等方式连接铜箔与芯片的，亦有在铜箔表面涂敷焊料的方式连接铜箔与芯片连接的，然而，通过上述方式进行连接存在以下缺陷：印刷焊料需预热烘干，工序繁琐；用于芯片顶部的连接材料通常需在铜箔表面印刷焊膏，预烘干，并且在大于80MPa以上的压力下成型，合格率较低，使用不方便，焊料基体由于溶剂的挥发，造成空洞较多，而铜烧结或银烧结技术，依靠的是原子的扩散，空洞率较高，大于5%（例如，采用银膏，其空洞率如图1所示），无法将焊层空洞率控制在3%以下，此外，导热效果不佳，热阻约为0.0215K/W（例如，采用银膏，其热阻如图2所示），再者，在铜箔表面印刷焊膏，连接强度较低，剪切强度约为60.5MPa。
发明内容
有鉴于此，本发明的目的在于提供一种半导体封装件及其生产方法，以解决现有技术中铜材料与芯片之间的结合强度不佳、空洞率较高、合格率不高、导热性能不佳等技术问题。
第一个方面，本发明提供一种半导体封装件，所述半导体封装件包括：
半导体芯片、铜箔和电路基板，所述半导体芯片和电路基板的至少部分表面上设有镀层，所述半导体芯片的镀层中含过渡金属，所述电路基板的镀层中含金属和/或金属氧化物；
所述铜箔通过铜与半导体芯片的镀层中包含的过渡金属形成金属键，进而与所述半导体芯片键合；
所述铜箔通过铜与电路基板的镀层中包含的金属和/或金属氧化物形成金属键，进而与所述电路基板键合。
可选地，所述电路基板选自衬底、有源器件或无源器件。其中，衬底可以列举例如指IMS衬底(insulated metal-Substrate，绝缘金属衬底)、DBC电路基板（即铜-陶瓷-铜结构）、DCB衬底(direct copper bonded-Substrate，直接铜接合衬底)、AMB衬底(activemetal braze Substrate，活性金属焊接衬底)、陶瓷衬底、PCB(printed circuit board，印制电路板)和引线框等。有源器件可以列举例如二极管、LED(light emitting diodes，发光二极管)、裸片(半导体芯片)、IGBT (insula ted-ga te bipola r transistors，绝缘栅双极晶体管)、IC(integrated circuits，集成电路)和MOSFET(metal-oxide-semiconductorfield-effecttransistors，金属氧化物半导体场效应晶体管)等。无源器件可以列举例如传感器、底板、冷却体、电阻器、电容器、变压器、扼流器和线圈等。
第二个方面，本发明还提供如上所述半导体封装件的生产方法，所述生产方法包括：
S1.混合溶剂和助剂，得到溶液，所述助剂包括草酸、草酸盐、乳酸和乳酸盐中的至少一种；
S2.将铜箔置于所述溶液中处理，随后冲洗铜箔；
S3.将经步骤S2处理后的铜箔贴装于至少部分表面上设有镀层的电路基板上，随后将铜箔贴装于至少部分表面上设有镀层的半导体芯片上，保护气体气氛下保温保压处理，即得所述半导体封装件，所述半导体芯片的镀层含过渡金属，所述电路基板的镀层中含有金属和/或金属氧化物。
可选地，步骤S1中，所述溶剂包括多元醇、聚乙二醇、松油醇、多元醇醚、多元醇胺和酰胺的至少一种。
本申请中，多元醇可以列举例如乙二醇、丙二醇、二乙二醇、丙三醇等物质。多元醇醚可以列举例如乙二醇丁醚、二乙二醇己醚、二乙二醇辛醚、三丙二醇丁醚、二乙二醇二丁醚等物质。多元醇胺可以列举例如2-氨基-2-甲基-1,3-丙二醇、三乙醇胺等物质。酰胺可以列举例如N,N 二甲基甲酰胺、N,N 二甲基乙酰胺等物质。
可选地，步骤S1所述溶液中，助剂的浓度为1-100mg/mL，优选为20-50mg/mL。
可选地，步骤S1所述溶液中，还含有还原剂。
可选地，步骤S1中，所述还原剂包括抗坏血酸（LAA）、抗坏血酸盐、柠檬酸、柠檬酸盐、次亚磷酸、次亚磷酸盐和葡萄糖的至少一种。
可选地，步骤S1中，所述还原剂与助剂的质量比为1-50：1，优选为10-20：1。
可选地，步骤S1所述溶液中，还含有有机碱。
可选地，步骤S1中，所述有机碱包括油胺、乙二胺、三乙醇胺、异丁醇胺、二乙醇胺、一乙醇胺和N-甲基二乙醇胺的至少一种。
可选地，步骤S1中，所述有机碱与溶剂的体积比为0.05-0.25：1，优选为0.1-0.2。
可选地，步骤S2中，所述铜箔的厚度为10-1000μm，优选为10-500μm，更优选为10-100μm。
可选地，步骤S2中，所述处理的温度为120-200℃，优选为140-160℃；处理的时长为0.5-24h，优选为3-10h。
可选地，步骤S3中，所述保护气体包括氮气、氩气、氦气、氖气中的至少一种。
可选地，步骤S3中，所述保温的温度为180-320℃，优选为200-230℃；保压的压力1-20MPa，优选为5-20MPa；保温保压处理的时长为1-60min，优选为5-60min。
如上所述，本发明的半导体封装件及其生产方法，具有以下有益效果：
本发明中，铜能够与助剂反应生成铜络合物，铜络合物高温条件下分解得到铜纳米颗粒，铜纳米颗粒在高温条件下与半导体芯片及电路基板上的镀层中包含的金属和/或金属氧化物互扩散形成金属键合作用，即铜纳米颗粒与半导体芯片及电路基板上的镀层中包含的金属和/或金属氧化物形成化学键，进而实现铜箔与半导体芯片及电路基板之间的键合，铜箔与半导体芯片及电路基板之间的结合强度高。
本申请中，还原剂能够促进铜与助剂之间的反应，进而进一步提高铜箔与半导体芯片及电路基板之间的结合强度。
本申请中，有机碱能够促进铜与助剂之间的反应，进而进一步提高铜箔与半导体芯片及电路基板之间的结合强度。
采用本发明的生产方法进行生产，无需进行预干燥，空洞率低，合格率高，且得到的半导体封装件的导热性能优异。
附图说明
图1为采用银膏连接铜箔和半导体芯片得到的半导体封装件的截面图；
图2为采用银膏连接铜箔和半导体芯片得到的半导体封装件的热阻检测结果图；
图3为实施例1得到的半导体封装件的截面图；
图4为实施例1得到的半导体封装件的热阻检测结果图。
具体实施方式
以下通过特定的具体实例对本发明进行进一步的说明，但需要指出的是本发明的实施例中所描述的具体的物料配比、工艺条件及结果等仅用于说明本发明，并不能以此限制本发明的保护范围，凡是根据本发明的精神实质所作的等效变化或修饰，都应该涵盖在本发明的保护范围内。
本发明提供一种半导体封装件，该半导体封装件包括：
半导体芯片、铜箔和电路基板，半导体芯片和电路基板的至少部分表面上设有镀层，半导体芯片的镀层中含过渡金属；
电路基板的镀层中含金属和/或金属氧化物；
铜箔通过铜与半导体芯片的镀层中包含的过渡金属形成金属键，进而与半导体芯片键合；
铜箔通过铜与电路基板的镀层中包含的金属和/或金属氧化物形成金属键，进而与电路基板键合；
其中，电路基板选自衬底、有源器件或无源器件。
本发明还提供如上所述半导体封装件的生产方法，该生产方法包括：
S1.混合溶剂和助剂，得到助剂的浓度为1-100mg/mL的溶液，助剂包括草酸、草酸盐、乳酸和乳酸盐中的至少一种；
溶剂包括多元醇、聚乙二醇、松油醇、多元醇醚、多元醇胺和和酰胺的至少一种；
S2.将厚度为10-1000μm的铜箔置于溶液中于120-200℃温度下处理0.5-24h，随后冲洗铜箔；
S3.将经步骤S2处理后的铜箔贴装于至少部分表面设有镀层的电路基板上，随后将铜箔贴装于至少部分表面上设有镀层的半导体芯片上，保护气体气氛下于180-320℃温度下且1-20MPa压力下保温保压处理1-60min，即得半导体封装件，半导体芯片的镀层含过渡金属，电路基板的镀层中含有金属和/或金属氧化物，保护气体包括氮气、氩气、氦气、氖气中的至少一种。
在本发明的另一示例性实施例中，步骤S1的溶液中还含有还原剂，还原剂包括抗坏血酸、抗坏血酸盐、柠檬酸、柠檬酸盐、次亚磷酸、次亚磷酸盐和葡萄糖的至少一种，还原剂与助剂的质量比为1-50：1。
在本发明的另一示例性实施例中，步骤S1的溶液中还含有有机碱，有机碱包括油胺、乙二胺、三乙醇胺、异丁醇胺、二乙醇胺、一乙醇胺和N-甲基二乙醇胺的至少一种，有机碱与溶剂的体积比为0.05-0.25：1。
下面通过具体的例举实施例以详细说明本发明。同样应理解，以下实施例只用于对本发明进行具体的说明，不能理解为对本发明保护范围的限制，本领域的技术人员根据本发明的上述内容作出的一些非本质的改进和调整均属于本发明的保护范围。下述示例具体的工艺参数等也仅是合适范围中的一个示例，即本领域技术人员可以通过本文的说明做合适的范围内选择，而并非要限定于下文示例的具体数值。
实施例1
一种半导体封装件的生产方法，具体步骤如下：
S1.将20 mg草酸钾和1g抗坏血酸（LAA）溶解于20ml N,N二甲基甲酰胺中，搅拌均匀，得到溶液；
S2.将厚度为50μm的规格为25*25mm的铜箔置于溶液中，并在水热反应釜中于160℃温度下保温3h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成5*5mm大小以用于连接半导体芯片底部；
S3.采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为250℃、压力为10MPa条件下保温保压处理10min，即得半导体封装件。
实施例2
一种半导体封装件的生产方法，具体步骤如下：
S1.将200mg乳酸和500mg次亚磷酸钠溶解于20ml N,N二甲基甲酰胺中，搅拌均匀，得到溶液；
S2.将厚度为50μm的规格为25*25mm 的铜箔置于溶液中，并在水热反应釜中于120℃温度下保温12h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为250℃、压力为10MPa条件下保温保压处理10min，即得半导体封装件。
实施例3
一种半导体封装件的生产方法，具体步骤如下：
S1.将2g乳酸和4g次亚磷酸钠溶解于20ml乙二醇中，搅拌均匀，得到溶液；
S2.将厚度为50μm的规格为25*25mm的铜箔置于溶液中，并在水热反应釜中于200℃温度下保温1h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为250℃、压力为15MPa条件下保温保压处理5min，即得半导体封装件。
实施例4
本实施例与实施例1的不同之处在于：
S1.将1g草酸钾溶解于20ml N,N二甲基甲酰胺中，搅拌均匀，得到溶液，即本实施例的溶液中不含有还原剂抗坏血酸（LAA）；
S2.将厚度为50μm的规格为25*25mm的铜箔置于溶液中，并在水热反应釜中于200℃温度下保温1h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为250℃、压力为15MPa条件下保温保压处理5min，即得半导体封装件。
实施例5
一种半导体封装件的生产方法，具体步骤如下：
S1.将40 mg草酸钾、1g抗坏血酸（LAA）和1mL油胺溶解于20mL N,N二甲基甲酰胺中，搅拌均匀，得到溶液，即本实施例的溶液中还含有有机碱（油胺）1ml；
S2. 将厚度为10μm的规格为25*25mm 的铜箔置于溶液中，并在水热反应釜中于200℃温度下保温1h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为250℃、压力为15MPa条件下保温保压处理5min，即得半导体封装件。
实施例6
一种半导体封装件的生产方法，具体步骤如下：
S1.将40 mg草酸钾、1g抗坏血酸（LAA）和1mL乙二胺溶解于20mL聚乙二醇中，搅拌均匀，得到溶液；
S2. 将厚度为1000μm的规格为25*25mm 的铜箔置于溶液中，并在水热反应釜中于200℃温度下保温1h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为250℃、压力为15MPa条件下保温保压处理5min，即得半导体封装件。
实施例7
一种半导体封装件的生产方法，具体步骤如下：
S1.将40mg草酸钾、1g抗坏血酸（LAA）和2mL三乙醇胺溶解于20mL松油醇中，搅拌均匀，得到溶液；
S2. 将厚度为1000μm的规格为25*25mm的铜箔置于溶液中，并在水热反应釜中于200℃温度下保温1h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为250℃、压力为15MPa条件下保温保压处理5min，即得半导体封装件。
实施例8
一种半导体封装件的生产方法，具体步骤如下：
S1.将40 mg草酸钾、500g柠檬酸和2mL异丁醇胺溶解于20mL乙二醇单丁醚中，搅拌均匀，得到溶液；
S2.将厚度为50μm的规格为25*25mm的铜箔置于溶液中，并在水热反应釜中于180℃温度下保温10h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为180℃、压力为1MPa条件下保温保压处理60min，即得半导体封装件。
实施例9
一种半导体封装件的生产方法，具体步骤如下：
S1.将100 mg草酸钾、5g葡萄糖和2mL乙醇胺溶解于20mL聚乙二醇中，搅拌均匀，得到溶液；
S2.将厚度为50μm的规格为25*25mm的铜箔置于溶液中，并在水热反应釜中于180℃温度下保温10h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为320℃、压力为20 MPa条件下保温保压处理1 min，即得半导体封装件。
实施例10
一种半导体封装件的生产方法，具体步骤如下：
S1.将100mg草酸钾、5g葡萄糖和4mL N-甲基二乙醇胺溶解于20mL乙二醇中，搅拌均匀，得到溶液；
S2.将厚度为50μm的规格为25*25mm的铜箔置于溶液中，并在水热反应釜中于180℃温度下保温10h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于DBC电路基板上，然后在铜箔上表面贴装半导体芯片（表面镀有Ni/Pd/Au），于氮气气氛中且温度为320℃、压力为20MPa条件下保温保压处理20min，即得半导体封装件。
实施例11
一种半导体封装件的生产方法，具体步骤如下：
S1.将100 mg草酸钾、5g葡萄糖和4mL N-甲基二乙醇胺溶解于20mL乙二醇中，搅拌均匀，得到溶液；
S2.将厚度为50μm的规格为25*25mm 的铜箔置于溶液中，并在水热反应釜中于180℃温度下保温10h，随后用乙醇冲洗铜箔表面以去除多余溶液，并将该铜箔剪裁成3*4.2mm大小以用于连接半导体芯片底部；
S3.在剪裁后的铜箔的表面喷涂一层酒精，采用AUTOTRONIK MIG399BT的贴片机将剪裁后的铜箔贴装于实施例10得到的半导体封装件的半导体芯片的上表面（表面镀有Ni/Pd/Au），于氮气气氛中且温度为320℃、压力为20 MPa条件下保温保压处理1 min，即得半导体封装件。
由于芯片表面铜箔太薄无法进行剪切强度测试，热阻的测试是从发热源，即芯片部位计算，因此表面铜箔的热阻也无法测量。
对比例1
本对比例与实施例1的不同之处在于：
S1.将1g 抗坏血酸（LAA）溶解于20ml N,N二甲基甲酰胺中，搅拌均匀，得到溶液。
性能检测
检测实施例1-11及对比例1得到的半导体封装件的剪切强度、热阻及铜箔与半导体芯片之间的截面的空洞率，结果如表1、图3和图4所示，其中，图3为实施例1得到的半导体封装件的铜箔与半导体芯片之间的截面，图4为实施例1得到的半导体封装件的热阻曲线；
其中，剪切强度检测具体步骤为：采用万能试验机进行剪切强度检测，剪切速率为1mm/min；
空洞率根据器件界面的光学图片或着SEM图片，利用Image J 软件统计图片的灰度值并采用Image J 软件计算得到空洞率；
热阻检测步骤如下：先通过K系数标定芯片的温度敏感系数（即K系数），之后通过K系数标定热阻，其中，通过K系数标定芯片的温度敏感系数（即K系数）过程中的参数设置为：最大电流(数据手册额定值)为100A，压降的最大值为5V，小电流为-100mA，VGS(on)为15V，VGS(OFF)为-5V，升温区间为25℃到85℃，每20℃为一个点，即可得到K系数；
通过K系数标定热阻过程中参数设置为：导入k系数，瞬态加热电流设置为额定电流的1/5，升温冷却时间设置为150s，即可得到热阻。
表1检测结果
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种半导体封装件的生产方法，其特征在于，所述生产方法包括：
S1.混合溶剂、有机碱、还原剂和助剂，得到溶液；
所述溶剂包括多元醇、聚乙二醇、松油醇、多元醇醚、多元醇胺和酰胺的至少一种；
所述有机碱包括油胺、乙二胺、三乙醇胺、异丁醇胺、二乙醇胺、一乙醇胺和N-甲基二乙醇胺的至少一种；
所述还原剂包括抗坏血酸、抗坏血酸盐、柠檬酸、柠檬酸盐、次亚磷酸、次亚磷酸盐和葡萄糖的至少一种；
所述还原剂与助剂的质量比为1-50：1；
所述助剂包括草酸、草酸盐、乳酸和乳酸盐中的至少一种；
S2.将铜箔置于所述溶液中于120-200℃温度下处理0.5-24h，随后冲洗铜箔；
S3.将经步骤S2处理后的铜箔贴装于至少部分表面上设有镀层的电路基板上，随后将铜箔贴装于至少部分表面上设有镀层的半导体芯片上，保护气体气氛下于180-320℃且1-20MPa保温保压处理1-60min，即得所述半导体封装件，所述半导体芯片的镀层中含过渡金属，所述电路基板的镀层中含金属和/或金属氧化物；
所述保护气体包括氮气、氩气、氦气和氖气中的至少一种。
2.如权利要求1所述的生产方法，其特征在于，步骤S1所述溶液中，助剂的浓度为1-100mg/mL。
3.如权利要求1所述的生产方法，其特征在于，步骤S1中，所述有机碱与溶剂的体积比为0.05-0.25：1。
4.如权利要求1所述的生产方法，其特征在于，步骤S2中，所述铜箔的厚度为10-1000μm。
5.根据权利要求1-4任一项所述的生产方法制得的半导体封装件，其特征在于，所述半导体封装件包括半导体芯片、铜箔和电路基板，所述半导体芯片和电路基板的至少部分表面上设有镀层，所述半导体芯片的镀层中含Ni/Pd/Au，所述电路基板的镀层中含有金属和/或金属氧化物；
所述铜箔中的铜与助剂反应生成铜络合物，铜络合物在高温条件下分解得到铜纳米颗粒，铜纳米颗粒在高温条件下与半导体芯片的镀层中含有的Ni/Pd/Au及电路基板上的镀层中包含的金属和/或金属氧化物互扩散形成金属键合作用。
CN202311167514.1A 2023-09-12 2023-09-12 一种半导体封装件及其生产方法 Active CN116936512B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311167514.1A CN116936512B (zh) 2023-09-12 2023-09-12 一种半导体封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311167514.1A CN116936512B (zh) 2023-09-12 2023-09-12 一种半导体封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN116936512A CN116936512A (zh) 2023-10-24
CN116936512B true CN116936512B (zh) 2023-12-26

Family

ID=88394394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311167514.1A Active CN116936512B (zh) 2023-09-12 2023-09-12 一种半导体封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN116936512B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334286A (ja) * 1993-05-26 1994-12-02 Denki Kagaku Kogyo Kk 回路基板
CN107221512A (zh) * 2017-06-20 2017-09-29 广东工业大学 一种互连工艺
CN107460464A (zh) * 2017-08-28 2017-12-12 厦门大学 一种含铜材料的表面处理方法
CN111933603A (zh) * 2020-06-28 2020-11-13 深圳第三代半导体研究院 一种半导体芯片封装结构及其制备方法
CN213546354U (zh) * 2020-12-28 2021-06-25 江阴市赛贝克半导体科技有限公司 一种带应力驰豫的dbc陶瓷基板及热电器件
JP2021172858A (ja) * 2020-04-27 2021-11-01 昭和電工マテリアルズ株式会社 半導体装置の製造方法、半導体素子搭載用支持部材セット及び半導体素子セット
CN114302779A (zh) * 2019-09-24 2022-04-08 阿尔法装配解决方案公司 烧结组合物
CN114551390A (zh) * 2022-02-24 2022-05-27 中国电子科技集团公司第五十八研究所 一种可实现低温键合高温服役的功率半导体芯片封装结构
CN116013580A (zh) * 2023-01-05 2023-04-25 哈尔滨理工大学 一种用于功率半导体封装的自还原型铜烧结浆料及其制备方法和应用

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334286A (ja) * 1993-05-26 1994-12-02 Denki Kagaku Kogyo Kk 回路基板
CN107221512A (zh) * 2017-06-20 2017-09-29 广东工业大学 一种互连工艺
CN107460464A (zh) * 2017-08-28 2017-12-12 厦门大学 一种含铜材料的表面处理方法
CN114302779A (zh) * 2019-09-24 2022-04-08 阿尔法装配解决方案公司 烧结组合物
JP2021172858A (ja) * 2020-04-27 2021-11-01 昭和電工マテリアルズ株式会社 半導体装置の製造方法、半導体素子搭載用支持部材セット及び半導体素子セット
CN111933603A (zh) * 2020-06-28 2020-11-13 深圳第三代半导体研究院 一种半导体芯片封装结构及其制备方法
CN213546354U (zh) * 2020-12-28 2021-06-25 江阴市赛贝克半导体科技有限公司 一种带应力驰豫的dbc陶瓷基板及热电器件
CN114551390A (zh) * 2022-02-24 2022-05-27 中国电子科技集团公司第五十八研究所 一种可实现低温键合高温服役的功率半导体芯片封装结构
CN116013580A (zh) * 2023-01-05 2023-04-25 哈尔滨理工大学 一种用于功率半导体封装的自还原型铜烧结浆料及其制备方法和应用

Also Published As

Publication number Publication date
CN116936512A (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
US8400777B2 (en) Electronic member, electronic part and manufacturing method therefor
Kraft et al. Reliability of silver sintering on DBC and DBA substrates for power electronic applications
US8735223B2 (en) Semiconductor devices and methods of assembling same
CN103035601A (zh) 在烧结银层上包括扩散焊接层的半导体器件
US8815648B1 (en) Multi-step sintering of metal paste for semiconductor device wire bonding
KR100685160B1 (ko) 반도체 디바이스에 몰딩 화합물의 접착을 강화하기 위한코팅
US20240170439A1 (en) Power module, power supply circuit, and chip
Yan et al. A multichip phase-leg IGBT module using nanosilver paste by pressureless sintering in formic acid atmosphere
Zheng et al. Low-pressure joining of large-area devices on copper using nanosilver paste
US9812418B2 (en) Electronic apparatus and method for fabricating the same
CN114043123A (zh) 纳米铜焊膏及其在芯片封装互连结构中的应用
CN116936512B (zh) 一种半导体封装件及其生产方法
EP2306796A1 (en) Method of joining components, composite of components of an electrical circuit and electrical circuit
CN115954286B (zh) 一种无引线的全铜互连封装结构及其制备方法
US20070216039A1 (en) Electronic component integrated module and method for fabricating the same
CN113257683B (zh) 一种碳化硅功率器件芯片与引线框架键合方法
CN108581168B (zh) 一种散热芯片的固体焊接工艺
CN112599425A (zh) 应用于电子器件的混合封装方法及混合封装结构
CN116072558B (zh) 一种新型嵌入式封装结构及其制备方法
Fu et al. Bonding 1200 V, 150 A IGBT chips (13.5 mm× 13.5 mm) with DBC substrate by pressureless sintering nanosilver paste for power electronic packaging
KR20190130148A (ko) 금속 페이스트에 의해 부품들을 연결하기 위한 방법
JP2020126982A (ja) フィルム状接着剤及び接着シート
JP5082972B2 (ja) パワーモジュール用基板の製造方法
US20220310435A1 (en) Method for attaching a first connection partner to a second connection partner
CN215118884U (zh) 封装结构和含有该封装结构的半导体器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant