CN116936491A - 包括键合覆盖物的半导体器件 - Google Patents

包括键合覆盖物的半导体器件 Download PDF

Info

Publication number
CN116936491A
CN116936491A CN202310430742.7A CN202310430742A CN116936491A CN 116936491 A CN116936491 A CN 116936491A CN 202310430742 A CN202310430742 A CN 202310430742A CN 116936491 A CN116936491 A CN 116936491A
Authority
CN
China
Prior art keywords
bonding
wire
die
bonding region
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310430742.7A
Other languages
English (en)
Inventor
夏武星
金烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN116936491A publication Critical patent/CN116936491A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4555—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本公开涉及包括键合覆盖物的半导体器件。半导体器件包括管芯衬垫、键合柱、部署在管芯衬垫上方的管芯、耦合在管芯和键合柱之间并且具有在第一键合区域键合到管芯的第一部分和在第二键合区域键合到键合柱的第二部分的丝线、部署在第一部分上方的第一键合覆盖物，以及部署在第二部分上方的第二键合覆盖物。一种方法包括在第一键合区域将丝线的第一部分键合到管芯、在第二键合区域将丝线的第二部分键合到引线框的第一键合柱、在第一键合区域上方施加键合材料以形成第一键合覆盖物，以及在第二键合区域上方施加键合材料以形成第二键合覆盖物。

Description

包括键合覆盖物的半导体器件
技术领域
本公开涉及一种半导体器件、包含该半导体器件的封装器件以及用于形成该封装器件的方法。
背景技术
功率半导体器件用于许多不同的行业。其中一些行业，诸如电信、计算和充电系统，正在迅速发展。
功率半导体器件可以具有用于保护集成电路(IC)免受物理或化学攻击的封装结构。这种封装结构可以包括管芯(die)、模制外壳和包括多个键合柱的引线框。管芯可以被丝线键合到多个键合柱。在管芯和其中一个键合柱之间键合丝线之后，丝线的端部可能会从管芯上的键合区域脱落或在键合区域上方断裂，导致丝线和键合区域之间的电机械和机械连接丢失或劣化。
发明内容
本申请的实施例涉及一种半导体器件、包含该半导体器件的封装器件以及用于形成该封装器件的方法。
在实施例中，半导体器件包括：引线框，包括管芯衬垫(pad)、第一键合柱和耦合到第一键合柱的第一引线导体；管芯，部署在管芯衬垫上方；第一丝线，耦合在管芯和第一键合柱之间，第一丝线具有在第一键合区域键合到管芯的第一部分和在第二键合区域键合到第一键合柱的第二部分；第一键合覆盖物，部署在第一丝线的第一部分上方；以及第二键合覆盖物，部署在第一丝线的第二部分上方。
在实施例中，封装器件包括：引线框，包括管芯衬垫、第一键合柱、第二键合柱、耦合到第一键合柱的第一引线导体和耦合到第二键合柱的第二引线导体；管芯，部署在管芯衬垫上方；第一丝线，耦合在管芯和第一键合柱之间，第一丝线具有在第一键合区域键合到管芯的第一部分和在第二键合区域键合到第一键合柱的第二部分；第二丝线，耦合在管芯和第二键合柱之间，第二丝线具有在第三键合区域键合到管芯的第三部分和在第四键合区域键合到第二键合柱的第四部分；第一键合覆盖物，部署在第一丝线的第一部分上方；第二键合覆盖物，部署在第一丝线的第二部分上方；第三键合覆盖物，部署在第二丝线的第三部分上方；第四键合覆盖物，部署在第二丝线的第四部分上方；以及封装管芯的模制外壳。
在实施例中，一种用于形成封装器件的方法包括在第一键合区域将丝线的第一部分键合到管芯；在第二键合区域将丝线的第二部分键合到引线框的第一键合柱；在第一键合区域上方施加键合材料以形成第一键合覆盖物；以及在第二键合区域上方施加键合材料以形成第二键合覆盖物。
附图说明
图1图示了根据本公开的实施例的封装器件。
图2A和图2B是图示根据本公开的实施例的封装器件的一部分的平面图和横截面图。
图3图示了根据本公开的实施例的键合覆盖物。
图4图示了根据本公开的另一个实施例的键合覆盖物。
图5图示了根据实施例的用于形成封装器件的方法的方面。
图6图示了根据另一个实施例的用于形成封装器件的方法的方面。
图7图示了根据本公开的实施例的具有键合覆盖物的丝线与常规丝线相比的拉力测试结果。
具体实施方式
本申请的实施例涉及一种半导体器件、包含该半导体器件的封装器件以及用于形成该封装器件的方法。
在实施例中，一种半导体器件包括键合覆盖物，该键合覆盖物部署在丝线的端部上方并且包围丝线与管芯之间或丝线与引线框的键合柱之间的键合区域。因此，丝线在键合区域处的键合强度可足以防止在键合区域处出现一个或多个缺陷，从而提高工艺可靠性。
在实施例中，一种半导体器件包括一个或多个键合覆盖物，每个键合覆盖物包括导电环氧树脂材料。因此，可以确保第一键合区域处的丝线的第一端部与管芯之间的电连接以及第二键合区域处的丝线的第二端部与引线框的键合柱之间的电连接。
在实施例中，一种用于形成封装器件的方法包括以给定的温度分布固化环氧树脂材料。由于用于固化环氧树脂材料的温度相对低，因此可以形成封装器件中的键合覆盖物而不会过热并且不会损坏一个或多个电子部件超出其温度容限。
下面连同附图一起提供实施例的详细描述。本公开的范围仅由权利要求限制并且包括许多替代、修改和等效形式。虽然各种过程的步骤以给定的顺序呈现，但是实施例不一定限于以列出的顺序执行。在一些实施例中，某些操作可以以不同于所描述顺序的顺序同时执行，或者根本不执行。
在以下描述中阐述了许多具体细节。提供这些细节是为了通过具体示例促进对本公开的范围的透彻理解，并且可以根据没有这些具体细节中的一些细节的权利要求来实践实施例。因此，本公开的具体实施例是说明性的，而不是排他性的或限制性的。为了清楚起见，与本公开相关的技术领域中众所周知的技术材料未被详细描述，以免不必要地模糊本公开。
图1图示了根据本公开的实施例的封装器件100。封装器件100包括封装一个或多个管芯(例如，图2A和2B中的管芯220)、一个或多个键合丝线(例如，图2B中的丝线228)和包括多个引线导体104、106和108的引线框(例如，图2A中的引线框270)的模制外壳102。
多个引线导体104、106和108各自从模制外壳102的侧表面突出并且在给定方向上延伸。在实施例中，多个引线导体104、106和108用作封装器件100中的管芯的相应端子。例如，多个引线导体104、106和108可以将封装器件100中的MOSFET管芯的源极、漏极和栅极耦合到封装器件100外部的对应部件。
图2A是图示根据实施例的可以被模制外壳(例如，图1中的模制外壳102)封装的封装器件(例如，封装器件100)的一部分260的平面图。图2B是根据实施例的穿过图2A的线AA'的横截面图。部分260包括引线框270、管芯衬垫218、管芯附着层222、管芯220、丝线(wire)228以及第一和第二键合覆盖物224和226。引线框270包括第一键合柱212、第二键合柱216和延伸部分214。
管芯220部署在管芯衬垫218上方，使得管芯衬垫218的上表面通过管芯附着层222使用焊接等键合到管芯220的下表面。
第一键合柱212和第二键合柱216中的每一个可以邻近管芯衬垫218部署并且在第一方向(例如，图2A和2B中的X方向)上与管芯衬垫218间隔开第一给定距离。在实施例中，第一键合柱212和第二键合柱216基本上共面并且部署在管芯衬垫218的上表面的平面上方。例如，第一和第二键合柱212和216中的每一个在第二方向(例如，图2B中的Z方向)上与管芯衬垫218间隔开第二给定距离。
第一键合柱212可以耦合到第一引线导体(例如，图1中的引线导体104)，并且第二键合柱216可以耦合到第二引线导体(例如，图1中的引线导体108)。在实施例中，第一引线导体将管芯220的第一电极(例如，源电极)耦合到第一外部部件并且第二引线导体将管芯220的第二电极(例如，栅极电极)耦合到第二外部部件。
延伸部分214可以部署在第一键合柱212和第二键合柱216之间，并耦合到第三引线导体(例如，图1中的引线导体106)。在实施例中，延伸部分214基本上与将管芯220的第三电极(例如，漏电极)耦合到外部部件的第三引线导体对齐。
丝线228在第一键合区域键合到管芯220并在第二键合区域键合到第一键合柱212。例如，丝线228可以包括铝(Al)、铜(Cu)和金(Au)中的一种或多种。
虽然图2A和2B中所示的实施例示出管芯220通过单条丝线228丝线键合到第一键合柱212，但是本公开的实施例不限于此。例如，管芯220可以通过两条或更多条丝线(未示出)丝线键合到第一键合柱212。此外，管芯220可以通过一条或多条丝线(未示出)丝线键合到第二键合柱216。
第一键合覆盖物224部署在丝线228的第一端部和管芯220的第一键合区域上方，并且第二键合覆盖物226部署在丝线228的第二端部和第一键合柱212的第二键合区域上方。第一和第二键合覆盖物224和226中的每一个可以具有足以基本上防止在键合区域处出现一个或多个缺陷(例如，丝线翘起、跟部裂纹等)的尺寸，从而提高工艺可靠性。在实施例中，第一和第二键合覆盖物224和226中的每一个包含第一和第二键合区域中的对应一个，其中第一键合区域可以是第一键合针脚区域，在该区域处将丝线228键合到管芯220，并且第二键合区域可以是第二键合针脚区域，在该区域处将丝线228键合到第一键合柱212。例如，第二键合覆盖物226在第一方向(例如，Y方向)上的第一长度W(例如，约1.0mm)可以为第二键合区域在第一方向上的长度(例如，约0.125mm)的大小的从4倍至12倍、7倍至9倍，或7.5至8.5倍的范围，并且第二键合覆盖物226在第二方向(例如，X方向)上的第二长度L(例如，约1.0mm)可以为第二键合区域在第二方向上的长度(例如，0.25mm)的大小的从1.5至6.5倍、3至5倍，或3.5至4.5倍的范围，第二方向与第一方向相交。在实施例中，第一键合覆盖物224和第二键合覆盖物226中的每一个的厚度都足够厚以覆盖丝线228在第一键合区域或第二键合区域处的对应部分。例如，第二键合区域处的第二键合覆盖物226的最大厚度T可以在丝线228的直径d(例如，约0.05mm、约0.125mm或约0.15mm)的从105％到135％、从110％到130％，或从115％到125％的范围。
图3示出了根据实施例的键合覆盖物(例如，焊接覆盖物)326。例如，图3中的焊接覆盖物326可以适合用作图2A和2B中所示的第一键合覆盖物224或第二键合覆盖物226或两者。
在图3的实施例中，焊接覆盖物326包括焊接材料。例如，焊接覆盖物326可以包括Sn-Ag焊键合金或Pb-Sn-Ag焊键合金。
图4示出了根据另一个实施例的键合覆盖物(例如，环氧树脂覆盖物)426。例如，图4中的环氧树脂覆盖物426可以适合用作图2A和2B中所示的第一键合覆盖物224或第二键合覆盖物226或两者。
在图4的实施例中，环氧树脂覆盖物426包括环氧树脂材料。例如，环氧树脂覆盖物426可以包括导电环氧树脂材料(例如，Ag-环氧树脂、Sn-Ag环氧树脂或Pb-Sn-Ag环氧树脂)，从而确保在第一键合区域处丝线428的第一端部与管芯(例如，图2A和2B中的管芯220)之间的电连接，以及在第二键合区域处丝线428的第二端部与第一键合柱412之间的电连接。但是，本公开的实施例不限于此。例如，环氧树脂覆盖物426可以包括非导电环氧树脂材料(例如，Al2O3环氧树脂)。
图5图示了根据实施例的用于形成封装器件(例如，图1中的封装器件100)的方法的方面。更具体而言，图5图示了根据实施例的形成丝线(例如，图2A和2B中的丝线228)和键合覆盖物(例如，图3中的焊接覆盖物326)的工艺。为了简洁起见，在此省略对形成封装的其余工艺的描述。
在S520处，丝线在第一键合区域键合到管芯(例如，图2A和2B中的管芯220)并且在第二键合区域键合到键合柱(例如，图2A和2B中的第一键合柱212)。在实施例中，执行楔形键合工艺以在第一键合区域将丝线的第一部分键合到管芯、形成丝线的环部分，然后在第二键合区域将丝线的第二部分键合到键合柱。但是，本公开的实施例不限于此。例如，可以执行球键合(ball bonding)工艺以将丝线键合到管芯和键合柱。
在S540处，焊接材料施加到丝线被键合到管芯的第一键合区域上方。在实施例中，焊接设备设在第一键合区域上方并且焊接丝线在第一键合区域上方从焊接设备下降。可以控制其中部署管芯和丝线的管芯附接轨道(未示出)的温度，使得当焊接丝线的端部在第一键合区域足够靠近丝线时焊接丝线的端部熔化并润湿第一键合区域。例如，在给定的时间间隔(例如，1到2分钟)期间，管芯附接轨道的温度可以基本上保持在从340到400℃的范围内。在第一键合区域上方施加给定量的焊接材料之后，焊接设备可以停止施加焊接材料以形成第一键合覆盖物(例如，图2A和2B中的第一键合覆盖物224)。
在S560处，焊接材料施加到丝线键合到键合柱的第二键合区域上方。在实施例中，焊接设备从第一键合区域移动到第二键合区域，然后焊接丝线在第二键合区域上方从焊接设备下降。当焊接丝线的端部在第二键合区域足够靠近丝线时焊接丝线的端部熔化并润湿第二键合区域。在第二键合区域上方施加给定量的焊接材料之后，焊接设备可以停止施加焊接材料以形成第二键合覆盖物(例如，图2A和2B中的第二键合覆盖物226)。
图6图示了根据实施例的形成封装器件(例如，图1中的封装器件100)的方法600的方面。更具体而言，图6图示了根据实施例的形成键合覆盖物(例如，图4中的环氧树脂覆盖物426)的工艺。为了简洁起见，在此省略对形成封装的其余工艺的描述。
在S620处，丝线在第一键合区域键合到管芯(例如，图2A和2B中的管芯220)并且在第二键合区域键合到键合柱(例如，图2A和2B中的第一键合柱212)。S620处的丝线键合工艺可以与图5中的S520处的丝线键合工艺类似，因此为了简洁起见，在此省略对丝线键合工艺的详细描述。
在S640处，环氧树脂材料施加到第一键合区域上方，在该第一键合区域处将丝线(例如，图2A和2B中的丝线228)键合到管芯(例如，图2A和2B中的管芯220)。在实施例中，排出设备设置在第一键合区域上方并且下降到足够靠近第一键合区域处的丝线，以从排出设备的端部施加环氧树脂材料。在第一键合区域上方施加给定量的环氧树脂材料之后，排出设备可以停止施加环氧树脂材料。
在S660处，环氧树脂材料施加到第二键合区域上方，在该第二键合区域处将丝线键合到键合柱。在实施例中，排出设备从第一键合区域移动到第二键合区域，然后下降到足够靠近第二键合区域处的丝线，以从排出设备的端部将环氧树脂材料施加到第二键合区域上方。在第二键合区域上方施加给定量的环氧树脂材料之后，排出设备可以停止施加环氧树脂材料。
在S680处，施加在第一和第二键合区域上方的环氧树脂材料被固化以分别在第一和第二键合区域处形成第一和第二键合覆盖物(例如，图2A和2B中的第一和第二键合覆盖物224和226)。在实施例中，每个包括管芯衬垫、管芯、引线框、一个或多个键合丝线和施加的环氧树脂材料的多个部分可以部署在烘箱中并以给定的温度分布固化。例如，烘箱的温度可以在第一时间间隔(例如，20至40分钟)期间从室温增加到给定温度(例如，在160至190℃之间的范围内的温度)、在第二时间间隔(例如，20至40分钟)期间基本上保持在给定温度，然后在第三时间间隔(例如，40至60分钟)期间降低至室温。由于用于固化环氧树脂材料的烘箱的温度相对低，因此可以形成键合覆盖物而不会过热并且不会损坏多个部分的一个或多个电子部件超过其温度容限。
图7图示了根据本公开的实施例的具有键合覆盖物(例如，图2A和2B中的第一和第二键合覆盖物224和226)的第一丝线(例如，图2A和2B中的丝线228)与使用常规丝线键合工艺形成的第二丝线相比的拉力测试结果。在图7的实施例中，使用DAGE 4000机器对第一和第二丝线执行中跨拉力测试。
在图7的实施例中，具有环氧树脂覆盖物(例如，图4中的环氧树脂覆盖物426)的第一丝线的键合强度大于使用常规丝线键合工艺形成的第二丝线的键合强度。例如，与使用常规丝线键合工艺形成的第二丝线的平均力相比，断开具有环氧树脂覆盖物的第一丝线的键合所需的平均力可以增加约70％。第一丝线在键合区域处增加的键合强度可足以防止在键合区域处出现一个或多个缺陷，从而提高工艺可靠性。
已经结合作为示例提出的本公开的具体实施例描述了本公开的各方面。在不脱离下面阐述的权利要求的范围的情况下，可以对本文阐述的实施例进行多种替代、修改和变化。因此，本文中阐述的实施例旨在是说明性的而不是限制性的。

Claims (12)

1.一种半导体器件，包括：
引线框，所述引线框包括管芯衬垫、第一键合柱和耦合到所述第一键合柱的第一引线导体；
管芯，所述管芯部署在所述管芯衬垫上方；
第一丝线，所述第一丝线耦合在所述管芯和所述第一键合柱之间，所述第一丝线具有在第一键合区域键合到所述管芯的第一部分和在第二键合区域键合到所述第一键合柱的第二部分；
第一键合覆盖物，所述第一键合覆盖物部署在所述第一丝线的所述第一部分上方；以及
第二键合覆盖物，所述第二键合覆盖物部署在所述第一丝线的所述第二部分上方。
2.如权利要求1所述的半导体器件，其中所述第一键合覆盖物包含所述第一键合区域，并且所述第二键合覆盖物包含所述第二键合区域。
3.如权利要求2所述的半导体器件，其中：
所述第二键合覆盖物在第一方向上的第一长度为所述第二键合区域在所述第一方向上的第一长度的大小的4至12倍的范围，
所述第二键合覆盖物在第二方向上的第二长度为所述第二键合区域在所述第二方向上的第二长度的大小的1.5至6.5倍的范围，所述第二方向与所述第一方向相交，以及
所述第二键合覆盖物的厚度为所述第一丝线的直径的105％至135％的范围。
4.如权利要求1所述的半导体器件，其中所述第一键合覆盖物和所述第二键合覆盖物中的每一个包含焊接材料、环氧树脂材料或导电环氧树脂材料。
5.如权利要求1所述的半导体器件，还包括：
耦合在所述管芯和所述第一键合柱之间的第二丝线，所述第二丝线具有在第三键合区域键合到所述管芯的第三部分和在第四键合区域键合到所述第一键合柱的第四部分；
部署在所述第二丝线的所述第三部分上方的第三键合覆盖物；以及
部署在所述第二丝线的所述第四部分上方的第四键合覆盖物。
6.如权利要求1所述的半导体器件，其中所述引线框还包括第二键合柱和耦合到所述第二键合柱的第二引线导体，所述半导体器件还包括：
耦合在所述管芯和所述第二键合柱之间的第二丝线，所述第二丝线具有在第三键合区域键合到所述管芯的第三部分和在第四键合区域键合到所述第二键合柱的第四部分；以及
部署在所述第二丝线的所述第三部分上方的第三键合覆盖物；以及
部署在所述第二丝线的所述第四部分上方的第四键合覆盖物。
7.如权利要求1所述的半导体器件，其中所述第一丝线楔形键合到所述管芯和所述第一键合柱。
8.一种封装器件，包括：
引线框，所述引线框包括管芯衬垫、第一键合柱、第二键合柱、耦合到所述第一键合柱的第一引线导体和耦合到所述第二键合柱的第二引线导体；
管芯，所述管芯部署在所述管芯衬垫上方；
第一丝线，所述第一丝线耦合在所述管芯和所述第一键合柱之间，所述第一丝线具有在第一键合区域键合到所述管芯的第一部分和在第二键合区域键合到所述第一键合柱的第二部分；
第二丝线，所述第二丝线耦合在所述管芯和所述第二键合柱之间，所述第二丝线具有在第三键合区域键合到所述管芯的第三部分和在第四键合区域键合到所述第二键合柱的第四部分；
第一键合覆盖物，所述第一键合覆盖物部署在所述第一丝线的所述第一部分上方；
第二键合覆盖物，所述第二键合覆盖物部署在所述第一丝线的所述第二部分上方；
第三键合覆盖物，所述第三键合覆盖物部署在所述第二丝线的所述第三部分上方；
第四键合覆盖物，所述第四键合覆盖物部署在所述第二丝线的所述第四部分上方；以及
封装所述管芯的模制外壳。
9.如权利要求8所述的封装器件，其中
所述第二键合覆盖物在第一方向上的第一长度为所述第二键合区域在所述第一方向上的第一长度的大小的4至12倍的范围，
所述第二键合覆盖物在第二方向上的第二长度为所述第二键合区域在所述第二方向上的第二长度的大小的1.5至6.5倍的范围，所述第二方向与所述第一方向相交，以及
所述第二键合覆盖物的厚度为所述第一丝线的直径的105％至135％的范围。
10.一种形成封装器件的方法，所述方法包括：
在第一键合区域将丝线的第一部分键合到管芯；
在第二键合区域将丝线的第二部分键合到引线框的第一键合柱；
在所述第一键合区域上方施加键合材料以形成第一键合覆盖物；以及
在所述第二键合区域上方施加键合材料以形成第二键合覆盖物。
11.如权利要求10所述的方法，其中所述键合材料是焊接材料，所述方法还包括：控制管芯附接轨道的温度，在所述管芯附接轨道中提供所述管芯和所述丝线。
12.如权利要求10所述的方法，其中所述键合材料是环氧树脂材料，所述方法还包括：以给定的温度分布固化所述环氧树脂材料。
CN202310430742.7A 2022-04-21 2023-04-20 包括键合覆盖物的半导体器件 Pending CN116936491A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/660,076 US20230343739A1 (en) 2022-04-21 2022-04-21 Semiconductor device including bonding covers
US17/660,076 2022-04-21

Publications (1)

Publication Number Publication Date
CN116936491A true CN116936491A (zh) 2023-10-24

Family

ID=88385299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310430742.7A Pending CN116936491A (zh) 2022-04-21 2023-04-20 包括键合覆盖物的半导体器件

Country Status (2)

Country Link
US (1) US20230343739A1 (zh)
CN (1) CN116936491A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD1049065S1 (en) * 2021-07-12 2024-10-29 Jmj Korea Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20230343739A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
US9379046B2 (en) Module comprising a semiconductor chip
US6046075A (en) Oxide wire bond insulation in semiconductor assemblies
US20140001480A1 (en) Lead Frame Packages and Methods of Formation Thereof
US6657288B2 (en) Compression layer on the lead frame to reduce stress defects
EP1848030A2 (en) Method of manufacturing semiconductor apparatus
CN116936491A (zh) 包括键合覆盖物的半导体器件
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
CN110301042B (zh) 带有导线键合网的半导体封装
JP3741184B2 (ja) 半導体装置
JP2007504648A (ja) 絶縁ワイヤのワイヤボンディング及びワイヤボンディングに用いるキャピラリ
US6854637B2 (en) Wirebonding insulated wire
US20220230944A1 (en) Configurable leaded package
US20150262965A1 (en) Wire bonding method and structure
US9756726B2 (en) Electronic device and method of fabricating an electronic device
JP2009224529A (ja) 半導体装置およびその製造方法
US20030222338A1 (en) Reverse wire bonding techniques
KR100243555B1 (ko) 반도체패키지 및 그 제조방법
JPH08340069A (ja) リードフレーム及びこれを用いた半導体装置
JP3678094B2 (ja) 半導体電子部品
US20230106642A1 (en) Embedded package with delamination mitigation
US20230275060A1 (en) Leaded semiconductor package with lead mold flash reduction
US20230260952A1 (en) Semiconductor device and method for manufacturing the same
US20080304245A1 (en) Semiconductor package and method for discharging electronic devices on a substrate
CN117790447A (zh) 双针脚线键合
CN115547968A (zh) 利用大角度导线键合和非金键合线进行半导体器件封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication