CN1169222C - 电容器结构及其制造方法 - Google Patents

电容器结构及其制造方法 Download PDF

Info

Publication number
CN1169222C
CN1169222C CNB011122315A CN01112231A CN1169222C CN 1169222 C CN1169222 C CN 1169222C CN B011122315 A CNB011122315 A CN B011122315A CN 01112231 A CN01112231 A CN 01112231A CN 1169222 C CN1169222 C CN 1169222C
Authority
CN
China
Prior art keywords
capacitor
layer
pole plate
barrier layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011122315A
Other languages
English (en)
Other versions
CN1319893A (zh
Inventor
Jd
J·D·林奇
W·D·普赖塞
A·K·斯塔珀
�Ƹ���
S·A·斯唐格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1319893A publication Critical patent/CN1319893A/zh
Application granted granted Critical
Publication of CN1169222C publication Critical patent/CN1169222C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的一个方案是半导体器件(20)中的电容器(94)，具有金属镶嵌沟槽(22)中的下铜极板(30)、下极板上的阻挡层(56，180a)、阻挡层上的介质层(60)以及介质层上的上极板(96)。本发明的另一方案是半导体器件的电容器(294，394)，具有相互隔开的两个下极板(230，231，330，331)、下极板上的介质层(260，360)，以及覆盖并优选延伸出下极板的介质层上的上极板(296，396)。本发明还包括制造以上介绍电容器结构的方法。

Description

电容器结构及其制造方法
技术领域
本发明涉及半导体器件中的电容器结构及其制造方法。具体地，本发明涉及三极板(tri-plate)电容器及其制造方法，以及下极板为铜镶嵌结构的叠置板电容器及其制造方法。
背景技术
现在许多集成电路方案要求混合的信号设计，数字和模拟电路共享相同的芯片。通常，数字电路为主导，存在少量的模拟电路，执行一些不容易数字化的重要作用。模拟电路经常需要一种或多种如电容器等的无源电路元件。通常这些电容器需要频率和电压高度线性化。由于需要大面积的电容值，因此希望使用线的后端(BEOL)布线级，而不是硅衬底多晶硅、金属和扩散制造芯片上电容器。此外，还希望实际设置芯片上电容器尽可能远离衬底或尽可能靠近芯片到封装连接。此外，这些无源元件通常需要以“精确的比例”制造。由于这些原因，金属-绝缘体-金属电容器优越于多晶硅-绝缘体-倒置、金属-绝缘体-扩散层或其它这样的电容器结构。在功率消耗很重要的的应用中，电容器优越于电阻形成无源元件，是由于这种电路不可避免地显示出低损耗。
一些应用不惜任何代价要求高性能的精密电容器。然而，许多混合信号应用对成本非常敏感。例如，数字无绳电路和蜂窝式电话中需要的电子元件对成本非常敏感。因此，必要的是制造这种元件使用的制造工艺要尽可能地简单。由此，增加附加的掩模和相关的光构图工艺以产生需要的电容器结构会导致半导体芯片对于某些应用太昂贵，特别是在消费品领域中。这特别适用于如电容器等整个芯片仅极少使用的无源元件。
为了在半导体芯片中提高性能并减小最小特征尺寸，现在铜用于各种布线和互连结构。由于在半导体芯片中一起使用铜和硅的挑战(问题)，包括需要提供阻挡层将铜与硅分开，制造电容器的公知技术已不适用于使用铜冶金(metallurgy)的应用。因此，需要能够在特点为铜冶金的半导体制造工艺中制造的精确、去耦以及其它电容器结构。
金属-绝缘体-金属(MIM)电容器中的主要问题是如果电容器的极板制造得共平面，那么由于金属残留物在金属层的平界面和介于其间的电容器介质层存在大量的漏电流路径。例如，如图7a所示，现有技术的MIM电容器10a具有下金属极板12a、介质层14a以及上金属极板16a。这些极板具有会产生漏电流路径的平界面18a。图7b示出了由减式腐蚀(subtractive-etch)工艺制造的现有技术电容器10b。平界面18b为板12b和16b与介质层14b之间漏电流的位置。由此，需要消除MIM电容器中的平MIM界面。
发明内容
本发明的一个方案是半导体器件中的电容器，包括具有沟槽的第一层；设置在所述沟槽内的下极板，所述下极板由导电材料制成；覆盖所述下极板的阻挡层；所述阻挡层上的介质层；以及所述介质层上的上极板，所述上极板由导电材料制成，其中所述下极板具有上表面，并且所述阻挡层为提供在所述上表面的金属合金。
本发明的另一个方案是一种制造半导体器件中电容器的方法，包括以下步骤：提供具有第一沟槽的层；所述第一沟槽内淀积导电材料，由此形成电容器的下极板；在所述下极板的上表面形成阻挡层；在所述阻挡层顶部提供介质材料层；在所述介质材料层的顶部提供电容器的导电上极板，其中，所述阻挡层为提供在所述上表面上的金属合金。
本发明的再一方案是半导体器件中的电容器，包括具有外边缘的第一极板和具有外边缘的第二极板。第二极板与第一极板隔开，并且第一和第二极板位于共同的水平面上。介质层设置在第一极板和第二极板上，第三极板设置在第一极板和第二极板上。
本发明的又一方案是半导体器件中电容器的制造方法。该方法开始于提供第一极板和与第一极板隔开的第二极板并且与所述第一极板位于基本上相同的水平面的方法。第一极板具有外边缘，第二极板具有外边缘。接下来，介质层提供在第一极板和第二极板上。最后，第三极板提供在至少覆盖部分第一极板和第二极板的介质层上。
附图说明
图1a-1g为部分半导体器件的示意性剖面图，示出了根据本发明一个实施例在制造具有铜镶嵌底板的平面电容器中使用的工艺步骤；
图2a-2e为部分半导体器件的示意性剖面图，示出了根据本发明另一个实施例在制造具有铜镶嵌底板的平面电容器中使用的工艺步骤；
图3a-3d为部分半导体器件的示意性剖面图，示出了根据本发明再一个实施例在制造具有铜镶嵌底板的平面电容器中使用的工艺步骤；
图4a-4f为部分半导体器件的示意性剖面图，示出了根据本发明又一个实施例在制造具有铜镶嵌底板的平面电容器中使用的工艺步骤；
图5a-5e为部分半导体器件的示意性剖面图，示出了根据本发明又一实施例在制造具有两个金属镶嵌底板的三极板电容器中使用的工艺步骤；
图6a-6g为部分半导体器件的示意性剖面图，示出了根据本发明再一实施例在制造具有使用减腐蚀制造的两个金属镶嵌底板的三极板电容器中使用的工艺步骤；
图7a和7b为分别使用金属镶嵌和减腐蚀工艺制造的现有技术MIM电容器的示意性剖面图。
具体实施例描述
参考图1a-1g，本发明的一个方案是在使用镶嵌铜布线制造工艺制造的半导体器件20中在金属层中特别是上层金属中制造叠置板电容器的方法。虽然没有在图中示出，但应该理解有源器件已预先制造在器件20的最下级中，其它的金属和通孔层存在于图中所示的结构下面。
该方法开始于使用本领域中公知的技术将一级或多级金属镶嵌或双金属镶嵌布线和通孔导体形成到布线级34内。具体地，在金属镶嵌布线的最后(顶部)级中，沟槽22形成在绝缘层24，例如氧化层中。通常，但有必要，氧化层24含有半导体器件20的顶部布线级。可选地，第二沟槽26形成在绝缘层24中，与沟槽22相邻。如图所示，沟槽22和26以及供下面介绍的金属镶嵌淀积工艺使用的其它沟槽通常部分贯穿绝缘层24。然后用任何本领域中公知的任何导体，例如铜或铝填充沟槽22，由此形成电容器的下极板30。如果提供，沟槽26也由导体填充产生布线结构32。大多数的低阻金属，例如铜或铝，通常在沟槽的侧壁和底部需要难熔的金属衬里(未示出)，这是本领域中公知的。如果铜淀积在沟槽22和26中，那么可以使用常规的铜镶嵌淀积工艺。所述工艺包括在金属镶嵌沟槽内电镀铜，通常先溅射或将铜薄籽晶层淀积到要淀积铜的表面上。
参考图1b，接着钝化层40淀积在氧化层24、下极板30以及布线结构32的顶部上。钝化层40包括氮化层44，例如50nm的SiNxHy、层44顶上的氧化层46，例如500nm的SiO2、以及层46顶上的氮化层48，例如500nm的SiNxHy。接下来，光致抗蚀剂层50淀积在层48上，并光构图形成开口52。后者设置在下极板30上，并且比下极板30宽。
然后，如图1c所示，使用如反应离子腐蚀(RIE)等的常规各向异性腐蚀工艺，用本领域公知的如标准的全氟化碳(PFC)和氢氟碳化合物(HFC)等的标准化学物质，开口52向下延伸穿过钝化层40到达下极板30，由此形成开口54。具体地，首先腐蚀氮化层48，然后腐蚀氧化层46，优选使用中止于氮化层44的选择性化学物质。最后，腐蚀氮化层44露出下面的电容器极板30。注意如果电容器极板30用铜布线级制成，那么需要氮化层44，如果电容器极板30由不同的金属，例如AlCu制成，那么不需要氮化层44。这里，假设电容器极板30由铜制成，那么必须使露出的铜表面改性，以便它能作为电容器的下电极，同时铜表面基本上与电容器介质不相互影响。可以使用三电位铜表面表面改性工艺，由此形成阻挡层56。一种方法包括将电容器极板30暴露到50-1000流速的SiH4或GeH4，与铜表面反应形成硅化或锗化铜的薄层。对于所述第一个方法，晶片保持在约400℃。这里所使用的锗化铜为使用GeH4或其它Ge基气体流形成的铜合金。第二种方法包括通过淀积如锡(Sn)、铟(In)、铝(Al)和锌(Zn)等金属的覆盖膜，在约400℃退火晶片一小时从而在露出的铜上形成如CuSn等的铜合金，并选择性地腐蚀掉未反应的Sn，将电容器极板30露出的上表面转换成铜合金层。这样在自对准工艺中在电容器极板30上留下铜合金。可以类似的方式使用能与铜反应形成合金的任何金属。第三种方法包括在形成钝化层40之前在下极板30的顶部提供TaN的薄层。这可以通过首先在绝缘层24上淀积光致抗蚀剂并构图露出电容器下极板30实现。接下来，当下极板30由铜制成时，使用合适的腐蚀剂，例如稀释的硫酸腐蚀剂腐蚀掉约50-100nm的下极板30，形成沟槽。剥离掉光致抗蚀剂之后，使用物理汽相淀积(PVD)在晶片上淀积100-200nm的TaN层。最后，使用化学机械抛光(CMP)将TaN镶嵌到沟槽上。
参考图1d，之后在层48上和开口54中，包括在下极板30的顶部上，保形地淀积电容器介质层60。如下面介绍的，层60形成电容器介质，并具有相对介电常数K，优选大于4，通常大于7。介质层60的合适材料例如包括Ta2O5、Si3N4、SiO2以及BaSrTiO3，淀积到1-100nm的厚度，优选约10-50nm，采用随使用的材料而变化的公知技术，但包括等离子体增强汽相淀积(PECVD)、物理汽相淀积(PVD)、化学汽相淀积(CVD)以及旋涂工艺。然后，铜扩散阻挡层62优选淀积在介质层60的顶部。阻挡层62的合适材料包括难熔金属，单独或与如Ta、TaN、TaN/Ta、TiN/Ti、TiN、WN等结合，淀积1-50nm的厚度，优选约10nm。在有些情况中，需要省略掉阻挡层62。
然后光致抗蚀剂66淀积在阻挡层62上。接下来，使用公知的光构图工艺在光致抗蚀剂层中形成开口68。这些步骤都显示在图1d中。
现在参考图1e，当提供布线结构32时，向下腐蚀开口68穿过阻挡层62、介质层60以及钝化层40，并停止在布线结构上，由此形成开口70。在层62中腐蚀开口70的合适腐蚀工序(processes)包括SF6、BCl3、基于Cl2的RIE腐蚀物质或由过氧化氢或硫酸过氧化氢组成的湿腐蚀剂。如针对开口54所介绍的那样腐蚀介质层60、48、46和44。优选腐蚀介质层60和氮化层48，然后使用选择性化学物质腐蚀介质层46，以便腐蚀中止在层44上。接下来，剥离光致抗蚀剂66，最后腐蚀氮化层44，露出布线结构32。合适的腐蚀工序包括上面讨论过本领域中公知的PFC或HFC工序。如果需要防止铜由布线结构32扩散到导体74内，那么另一扩散阻挡层72，例如淀积厚度为1-50nm，优选约10nm的TaN，提供在阻挡层62的顶部和开口70中。然后金属层74优选淀积在阻挡层72的顶部。当布线结构32和金属层74为PVD淀积的常规Al或AlCu合金(通常通过PVD、离子化物理汽相淀积(IPVD)或CVD工艺)时，通常不需要阻挡层72。此外，金属层32和74可以为公知的铜镶嵌淀积工艺淀积的铜层，该工艺通常包括溅射淀积铜籽晶层，然后大部分的铜通过电镀淀积。优选，TiN层76淀积在金属层74顶部，厚度约1-50nm，优选约10nm。
参考图1f，接着光致抗蚀剂层78淀积在层76上并光构图由此除掉了大部分的光致抗蚀剂层，但留下覆盖并稍延伸出下极板30的光致抗蚀剂部分84和覆盖并稍延伸出沟槽70的光致抗蚀剂部分86。这样产生部分84和86之间的开口88、部分84左边的开口90以及部分86右边的开口92。然后通过本领域公知的基于SF6、BCl3、Cl2等化学物质的常规RIE腐蚀工艺，开口88、90以及92向下延伸到层48的顶部。
接下来参考图1g，剥离光致抗蚀剂78。留下具有上极板96和到下极板30的接触98的完整电容器94。由于将开口88向下延伸到层48的腐蚀工艺，电容器94与接触98隔离。使用金属互连、焊线键合或焊料突点制成到电容器94上极板96的接触(未示出)。
接着参考图2a-2e，在这些图中示出的本发明的实施例与图1a-1g中示出的实施例的不同之处在于提供带将上极板96与布线互连线连接在与下极板30相同的布线级上。如图2a所示，除了在绝缘层24中形成额外的沟槽120并用铜或其它金属填充形成布线结构122之外，工艺类似于图1b中所示和介绍的。
图2a和2b中示出的工艺步骤于以上图1b和1c中示出并介绍的相同。图2c中示出的工艺步骤类似于图1d中示出并介绍的，但有一个例外。在布线结构122上的光致抗蚀剂层66中形成开口126。光致抗蚀剂层66中的开口68没有显示在图2c中，是由于接触98的形成没有显示在图2a-2e中。然而，应该理解如果需要，接触98可以形成在图2a-2e示出的实施例中，就象接触98可以从图1a-1e中示出的实施例中省略一样。
接下来参考图2d，然后开口126向下延伸到布线结构122，由此形成开口128。使用以上介绍的形成开口70的腐蚀工艺形成开口128。阻挡层72淀积在开口128中以及图1e显示的其它区域上。淀积金属层以便填充开口128并与开口54中的部分金属层形成连续的连接。构图光致抗蚀剂层78以便覆盖开口54和128中的部分金属层74，在其上产生开口130，就位于开口54的右边，在其上产生开口132，就位于开口128的左边。
最后，如图2e所示，使用针对图1f将电容器94与相邻结构分开介绍的腐蚀工艺将开口130和132向下延伸到层48。所述最后步骤的结果，电容器94形成有接触布线结构122的延伸部分134。这可使下极板30和上极板96连接到相同的布线级中电容器94下的布线。此外，可以使用本领域中公知的其它方法制造延伸部分134，例如钨镶嵌栓柱。
根据图1a-1g和图2a-2e中示出的工艺形成的电容器94的主要优点是容易结合到铜镶嵌布线制造工艺中。仅需要一个附加掩模步骤，该工艺可用于承受巨大成本压力的半导体芯片的制造中。
以上参考图1a-1g和图2a-2e介绍的工艺包括使用减腐蚀工艺形成电容器介质层60和上极板96。本发明也包括使用金属镶嵌工艺形成电容器介质层60和上极板96，如图3a-3d所示。
和以上参考图1a，1b和2a介绍的初始的工艺步骤一样，在绝缘层24中形成下极板30和布线结构32和122。对于图3a-3d的实施例，布线和通孔结构32和122可任选，如果需要分别提供接触98和延伸部分134，才需要提供。图3a中示出的工艺与图1b和2a中示出的工艺的一个不同之处在于不需要氮化层48。此外，开口52以及开口54不像下极板30那么窄。相反，在图1b和2a中示出的实施例中，开口54比下极板30宽。然而，本发明也包括提供图1a-1g和图2a-2d的实施例中比下极板宽的开口54，以及提供图3a-3d的实施例中比下极板宽的开口54。
接下来，在图3b中，进行针对以上图1c介绍的相同工艺步骤。然后，如图3c所示，淀积介质层60，在介质层上淀积铜扩散阻挡层，金属层74淀积在阻挡层上。如上所述，金属层74可以为铜、铝或铝铜合金。如果金属层74基于铝，那么阻挡层62可以省略。这些步骤与针对图1e介绍的步骤相同。
然后，如图3d所示，对半导体器件20进行平面化工艺，例如常规的化学机械抛光工艺，由此产生平坦的上表面50。平面化后留在开口54中的部分金属层74形成电容器94的上极板96。上极板96和介质层60都整个地形成在钝化层40内。虽然未在图3d中示出，但形成上极板96时，形成到布线结构122的延伸部分134(见图2e)和到布线结构32的接触98(见图1g)。
以上介绍的本发明各种实施例都包括在下极板30的上表面形成铜合金扩散阻挡层56。下面针对图4a-4f示出的实施例介绍包括淀积铜扩散阻挡层的另一方法。
显示在图4a中该实施例的起始步骤与显示在图1a-1b和图2a-2b中的实施例的步骤相同。此外，如图4b所示，开口54大于下极板30。与图1c，2b和3b示出的工艺不同，在下极板30的顶部不形成铜合金阻挡扩散层。取而代之，通过PVD、IPVD或CVD工艺在氮化层48上和开口54中淀积不保形的铜扩散阻挡层180。层180优选由Ta、TaN、TaN/Ta、TiN/Ti、TiN、W、WN等淀积1到100nm的厚度，优选约50nm，尽管可以包括以上介绍的用于阻挡层62的任何材料，但材料为不保形地淀积，如图4c所示。层180必须不保形(即，由底层分开的侧壁厚度小于1，优选小于0.5)，以便于以下讨论的各向同性腐蚀工艺。
接下来，如图4d所示，使用基于过氧化氢的湿腐蚀剂或标准RIE化学物质、SF6、BCl3、基于Cl2等各向同性地深腐蚀阻挡层180。这样可垂直地除去阻挡层180的延伸部分，即开口54侧壁上的部分。此外，覆盖下极板30的阻挡层部分180a通常在开口54的侧壁处稍深腐蚀。重要的是可以控制所述深腐蚀以便部分180a不会在开口54的侧壁处深腐蚀过多露出部分下极板30，即部分180a必须整个地覆盖下电极。
然后，如图4e所示，和针对图3c介绍一样淀积电容器介质层60和铜扩散阻挡层62。此后，也针对图3c介绍一样淀积金属层74。
最后，如图4f所示，和针对图3d介绍一样平面化半导体器件20。得到上极板96和电容器介质层60形成在钝化层40内的电容器94。虽然未在图4f中示出，但形成上极板96时，如果需要，形成到布线结构122的延伸部分134(见图2e)和到布线结构32的接触98(见图1g)。
本发明的另一方案是三极板电容器，特点为具有使用金属镶嵌淀积工艺制造的两个下极板和一个上极板，以及制造这种电容器的方法。现在参考图5a-5e，本发明的该实施例开始于在绝缘层224中，例如半导体器件220的氧化层中形成左沟槽222和右沟槽223。可选地，在绝缘层224中形成第三个沟槽226和/或第四个沟槽228。
然后以针对图1a和1b介绍的用铜填充沟槽22的方式，优选用铜填充沟槽222和223，以及沟槽226和228(如果提供的话)。这样在沟槽222中形成左下极板230，在沟槽223中形成右下极板231。此外，在沟槽226中形成布线结构232，在沟槽228中形成布线结构233，优选使用以上介绍工艺用铜填充沟槽。优选形成沟槽222、223、226和228以便极板230和231以及布线结构232和233在相同的布线级中，即它们位于共同的水平面或几乎共同的水平面。虽然铜为下极板230和231以及布线结构232和233的优选材料，但本发明包含使用Al和AlCu合金用于这些极板和结构的方案。使用如PVD、IPVD、CVD等的公知淀积工艺在沟槽222、223、226和228中淀积Al或AlCu合金。然后使用针对图1c介绍的工艺在极板230和231的上表面上形成阻挡层56。
钝化层240提供在绝缘层224顶部，钝化层包括氮化层244、氧化层246以及氮化层248。这些层分别等同于以上介绍的层44、46和48。
然后将层250淀积在氮化层248上。然后光构图光致抗蚀剂层250，由此在下极板230左边和下极板231右边形成开口252。
现在参考图5b，开口252向下延伸穿过钝化层240到达绝缘层224的顶部，以及极板230和231的顶部。由此在下极板230和231上的钝化层240中形成开口254。以上介绍的在钝化层40中形成开口54的腐蚀工艺可用于形成开口254。
接下来，如图5c所示，高K介质层260淀积在开口254中，和钝化层240上。以上介绍的形成介质层60使用的材料和工艺可用于形成介质层260。然后导体层262优选淀积在介质层260上。导体层262优选是与下面讨论的腐蚀开口289使用的腐蚀化学物质共存的低阻导体。如果使用基于AlCu的冶金作为导体层262，那么可使用10nm/500nm/10nm的TiN/AlCu/TiN的叠层膜形成导体层。如果使用基于基于难熔金属的叠层作为导体层262，那么可以使用10nm/500nm的TiN/W叠层。注意这里给出的厚度仅用于说明的目的，本发明包括可以使用本领域中公知的化学物质腐蚀的任何导体厚度。
下面参考图5d，绝缘层273淀积在导体层262上。绝缘层273优选由旋涂到导体层262的聚酰亚胺制成，由此填充开口254，在导体层顶部获得约1到30微米的厚度，优选约5微米。适合于绝缘层273的其它材料包括光敏聚酰亚胺和双苯环丁烯(BCB)。然后将光致抗蚀剂层278涂敷到绝缘层273，并光构图在布线结构232上形成开口288。优选，开口288横向延伸超出布线结构232的边缘。如果使用光敏聚酰亚胺，那么不需要光致抗蚀剂构图聚酰亚胺。如果需要接触布线结构233，那么在形成开口288的同时，在布线结构光致抗蚀剂层278上制成开口(未示出)。
接下来，如图5e所示，对半导体器件220进行腐蚀工艺使开口288延伸到布线结构232由此形成开口289。首先，腐蚀导体层262。如果导体层262为如上所述的TiN/W，那么使用本领域中公知的标准的基于SF6或基于氯的化学物质。如果导体层为TiN/AlCu/TiN，那么使用以上讨论过并且本领域中公知的标准的基于氯的化学物质。此外，如果导体层262为其它金属，例如淀积在如Cr的粘结层上的电镀铜，那么可以使用基于硫酸和过氧化氢的湿化学腐蚀剂。在开口288中除去导体层262，接下来使用以上介绍过本领域中公知的标准的基于PFC或HFC的RIE化学物质腐蚀介质层260，露出布线结构232。由此露出布线结构232允许到所述结构的焊线键合连接(未示出)。
如图5e所示，电容器294的上极板296优选延伸超出，即外伸出左极板230和右下极板231的外边缘。虽然不是必须的方案，但所述外伸结构很有利，是由于它消除了角298中电容器介质中的电位弱区。
以上显示在图5a-5e并介绍的本发明的三极板电容器的实施例包括使用公知的沟槽淀积工艺在沟槽中形成下极板230和231以及布线结构232和233。本发明还包括使用减腐蚀工艺制造三极板电容器294在相同的布线级上形成下极板和其它布线结构，如图6a-6g所示。在下面对本发明该实施例的介绍中，与以上介绍和显示在图5a-e中的本发明实施例相同的材料层和结构用相同的参考数字表示，不同之处是200系列词头改变为300系列词头，例如图5a中的左下极板230表示为图6c中的左下极板330。
参考图6a，本发明该方案开始于具有绝缘层312的半导体器件310，其中布线314和通孔316形成在绝缘层312中。接下来，如图6b所示，由用于以上介绍的阻挡层62类型的材料制成的阻挡层318淀积在绝缘层312上，厚度为5到100nm，优选约10nm。接下来，金属层320覆盖淀积在阻挡层318上(和提供的其它任何阻挡层上)。金属层320可以由Al、AlCu合金、难熔金属铜或任何低阻金属制成，尽管如此优选如钨等的难熔金属，是由于它具有高耐腐蚀性。如果使用铜，通常需要提供在层318顶部提供TaN、TaN/Ta或以上介绍的用于阻挡层62的其它金属的第二阻挡层(未示出)。使用任何标准的PVD、IPVD、CVD镀等淀积金属层320，金属层320可由多层金属组成。
接下来，如图6b所示，光致抗蚀剂层322淀积在金属层320上。然后，光构图光致抗蚀剂层322由此形成开口324a、324b、324c、324d以及324e。
然后，如图6c所示，对半导体器件310进行各向异性腐蚀，例如本领域中公知的基于氯的RIE腐蚀，将开口324a-e延伸到绝缘层312的上表面。剥离光致抗蚀剂层322之后，剩余的金属层构成左下极板330、右下极板331、布线结构332以及布线结构333。
下面参考图6d，由SiO2制成厚度为0.1到10微米优选约0.5微米的介质层341淀积在绝缘层312、下极板330和331以及布线结构332和333上。此外，可以使用本领域中公知的任何钝化介质膜叠层。接下来，氮化硅层343淀积在介质层343上，厚度为0.1到10微米，优选约0.5微米。接下来，光构图光致抗蚀剂350在其内形成开口352a、352b和353。
然后对半导体器件310进行各向同性腐蚀，例如RIE腐蚀，将开口352a、352b以及353向下分别穿过层343和341，延伸到左下极板330、右下极板331以及布线结构332。这样在层343和341中形成开口354a、354b。这样形成的结构类似于图5b中显示的结构。
此后，对半导体器件310进行对图5b所示的半导体器件220进行的介绍并显示在图5c-5e中的工艺步骤。这样形成图6e-g中显示的三极板电容器394。对于三极板电容器394，优选但不必须三极板电容器394的上极板396延伸超出，即外伸出下极板330和331的外边缘。
三极板电容器294和394具有的电容值约为类似占地面积的两极板叠置电容器的一半，从制造电容器需要的芯片“地产”的观点来看不利。另一方面，由于电容器294和394的制造容易结合到现有的包括铜镶嵌工艺的半导体制造工艺中，通常仅添加一个附加掩模，因此这是个吸引人的选择，制造的低成本比获得最大的电容器密度更重要。在电容器密度较稀疏的混合信号应用中，这种折衷特别能接受。
如上所述，电容器94以及电容器294和394形成在半导体器件的顶部布线级中。这样很有利，是由于布线冶金的最上部区域自然与衬底振动(bounce)隔离并且更容易通过设计与中间布线电容隔离。此外，布线冶金的最上部区域不受到下级布线和器件的温度和材料的约束。
虽然电容器94、294和394意在制造通常在级内(intra-stage)电路元件中使用的精确比例的电容器，本本发明不限于此。例如，电容器94、294和394可以有利地用在混合信号电容器中，相对于“有干扰”的数字邻居为模拟电路提供功率去耦。
在以上介绍并分别显示在图5a-5e和6a-6g中的三极板电容器294和394，在衬底上制造的所有电容器之后，上电容器极板296和396可以共享。如果不需要，即，如果上电容器极板296和396要相互隔离，那么可以添加额外的掩模和腐蚀步骤以构图和腐蚀上电容器以实现该隔离。
本发明的重要优点是避免了平坦的MIM界面，例如分别显示在图7a和7b中的界面18a和18b。这样消除了MIM街面上残留金属造成的漏电流的可能性。
虽然结合优选实施例介绍了本发明，但应该理解本发明不限于此。相反，本发明意在覆盖包括在附带权利要求书中限定的本发明的精神和范围内的所有替换、改型和等效。

Claims (49)

1.一种半导体器件中的电容器，包括：
a.具有沟槽的第一层；
b.设置在所述沟槽内的下极板，所述下极板由导电材料制成；
c.覆盖所述下极板的阻挡层；
d.所述阻挡层上的介质层；以及
e.所述介质层上的上极板，所述上极板由导电材料制成，其中所述下极板具有上表面，并且所述阻挡层为提供在所述上表面的金属合金。
2.根据权利要求1的电容器，其中所述下极板由铜制成。
3.根据权利要求2的电容器，其中所述金属合金为铜合金。
4.根据权利要求3的电容器，其中所述铜合金为硅化铜或锗化铜中的一种。
5.根据权利要求1的电容器，其中所述金属合金由铝、铟、锡和锌组成的组中一种或多种制成。
6.根据权利要求1的电容器，其中所述上极板由一层或多层金属制成。
7.根据权利要求1的电容器，还包括布线，其中所述上极板包括连接到所述布线的延伸部分。
8.根据权利要求1的电容器，其中所述阻挡层由导电材料制成。
9.根据权利要求1的电容器，其中所述阻挡层由绝缘材料制成。
10.根据权利要求1的电容器，其中所述阻挡层由钽、氮化钽、钛、氮化钛、钨以及氮化钨组成的组中的至少一个制成。
11.根据权利要求1的电容器，其中所述阻挡层由难熔金属、难熔金属氮化物以及难熔金属硅化物组成的组中的至少一个制成。
12.根据权利要求1的电容器，还包括所述下极板上的材料层和所述材料层中的开口，其中所述介质层和所述上极板仅设置在所述沟槽中。
13.根据权利要求12的电容器，其中所述材料层具有平面化的上表面。
14.根据权利要求1的电容器，其中所述上极板具有平面化的上表面。
15.根据权利要求1的电容器，还包括所述第一层中的第二沟槽，所述第二沟槽与所述第一沟槽由所述第一层的一部分隔开，并且第二下极板设置在所述沟槽中，所述第二极板由导电材料制成。
16.一种制造半导体器件中电容器的方法，包括以下步骤：
a.提供具有第一沟槽的层；
b.在所述第一沟槽内淀积导电材料，由此形成电容器的下极板；
c.在所述下极板的上表面形成阻挡层；
d.在所述阻挡层顶部提供介质材料层；
e.在所述介质材料层的顶部提供电容器的导电上极板，其中，所述阻挡层为提供在所述上表面上的金属合金。
17.根据权利要求16的方法，其中所述导电材料为铜，所述金属合金为铜合金。
18.根据权利要求17的方法，其中所述铜合金为硅化铜或锗化铜中的一种。
19.根据权利要求16的方法，其中在所述步骤a中提供的所述第一沟槽包括接触半导体器件中的布线的延伸部分，所述步骤b包括在所述延伸部分中淀积所述导电材料以便它接触布线。
20.根据权利要求16的方法，其中所述步骤c包括淀积由导电材料制成的阻挡层。
21.根据权利要求16的方法，其中所述步骤c包括淀积由绝缘材料制成的阻挡层。
22.根据权利要求16的方法，其中所述步骤c包括淀积由钽、氮化钽、钛、氮化钛、钨以及氮化钨组成的组中的至少一个制成的阻挡层。
23.根据权利要求16的方法，其中所述阻挡层由难熔金属、难熔金属氮化物以及难熔金属硅化物组成的组中的至少一个制成。
24.根据权利要求16的方法，其中在所述步骤a中提供的所述层包括与所述第一沟槽相邻但隔开的第二沟槽，所述步骤b包括在所述第一和第二沟槽中淀积所述导电材料，所述步骤c包括在所述第一和第二沟槽的所述导电材料顶上提供所述阻挡层，所述步骤d包括在所述第一和第二沟槽的所述导电材料上的所述阻挡层顶部提供所述介质材料层，以及所述步骤e包括提供所述上极板以便它覆盖所述第一和第二沟槽中的至少一些所述导电材料。
25.根据权利要求16的方法，其中所述步骤e包括以下步骤：
i.淀积金属层；以及
ii.进行减式腐蚀以除去所述金属层的一部分，并留下所述上极板。
26.根据权利要求23的方法，其中所述步骤e包括提供所述上极板以便它延伸到所述第一和第二沟槽的所述导电材料外。
27.根据权利要求16的方法，其中所述步骤e包括以下步骤：
i.淀积材料层；以及
ii.在所述材料层中形成开口，所述上沟槽具有底部和侧壁；以及
iii.在所述开口中提供所述上极板。
28.根据权利要求27的方法，其中在所述步骤e(ii)之后和所述步骤(iii)之前执行所述步骤c。
29.根据权利要求27的方法，其中所述步骤c包括以下步骤：
i.在所述开口的所述底部和所述侧壁上淀积所述阻挡层；以及
ii.对所述阻挡层进行各向同性腐蚀以便从所述侧壁上除去所述阻挡层。
30.根据权利要求16的方法，其中在所述步骤b中淀积的所述下极板和所述步骤e中提供的所述上极板包括铜。
31.一种半导体器件中的电容器，包括：
a.具有外边缘的第一极板；
b.具有外边缘的第二极板，其中所述第二极板与所述第一极板隔开，并且所述第一和第二极板位于共同的水平面上；
c.设置在所述第一极板和所述第二极板上的介质层；以及
d.设置在第一极板和第二极板上的第三极板。
32.根据权利要求31的电容器，其中所述第三极板水平延伸超出所述第一外边缘和所述第二外边缘。
33.根据权利要求31的电容器，还包括具有第一和第二沟槽的材料层，两者都部分延伸穿过所述材料层，其中所述第一极板淀积在所述第一沟槽中，所述第二极板淀积在所述第二沟槽中。
34.根据权利要求31的电容器，还包括具有上表面的材料层，其中所述第一和第二极板设置在所说顶面上。
35.根据权利要求31的电容器，其中所述第一和第二极板包括铜。
36.根据权利要求31的电容器，其中所述第一和第二极板由铝或铝铜合金中的一种制成。
37.根据权利要求31的电容器，还包括在所述第一和第二极板和与所述介质层之间的第一阻挡层。
38.根据权利要求37的电容器，还包括所述介质层和所述第三板之间的第二阻挡层。
39.根据权利要求31的电容器，其中所述步骤c包括淀积由钽、氮化钽、钛、氮化钛、钨以及氮化钨组成的组中的至少一个制成的阻挡层。
40.根据权利要求31的电容器，其中所述阻挡层由难熔金属、难熔金属氮化物以及难熔金属硅化物组成的组中的至少一个制成。
41.根据权利要求31的电容器，其中所述第三极板由一层或多层金属制成。
42.一种制造半导体器件中电容器的方法，包括以下步骤：
a.提供第一极板和与所述第一极板隔开的第二极板，并且第二极板与所述第一极板位于基本上相同的水平面，所述第一极板具有第一外边缘，所述第二极板具有第二外边缘；
b.在所述第一极板和所述第二极板上提供介质层；以及
c.在至少覆盖部分所述第一极板和所述第二极板的所述介质层上提供第三极板。
43.根据权利要求42的方法，其中所述步骤c包括提供所述第三极板，以便它水平地延伸超出所述第一外边缘和所述第二外边缘。
44.根据权利要求42的方法，还包括在所述步骤a之前，提供具有第一沟槽和第二沟槽的材料层的步骤，其中所述第一沟槽设置得靠近但与所述第二沟槽隔开，其中所述步骤a包括在所述第一沟槽中淀积所述第一极板，在所述第二沟槽中淀积所述第二极板。
45.根据权利要求42的方法，还包括在所述步骤a之前，提供具有上表面的材料层的步骤，其中所述步骤a包括在所述上表面上提供所述第一极板和所述第二极板。
46.根据权利要求42的方法，其中在所述步骤a中提供的所述第一和第二极板包括铜。
47.根据权利要求42的方法，其中在所述步骤a中提供的所述第一和第二极板包括铝或铝铜合金的一个或多个。
48.根据权利要求42的方法，还包括所述步骤a之后和所述步骤b之前在所述第一和第二极板上提供阻挡层的步骤。
49.根据权利要求42的方法，其中在所述步骤c中提供的所述第三极板由一层或多层导电材料制成。
CNB011122315A 2000-03-31 2001-03-30 电容器结构及其制造方法 Expired - Fee Related CN1169222C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54109900A 2000-03-31 2000-03-31
US09/541099 2000-03-31

Publications (2)

Publication Number Publication Date
CN1319893A CN1319893A (zh) 2001-10-31
CN1169222C true CN1169222C (zh) 2004-09-29

Family

ID=24158167

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011122315A Expired - Fee Related CN1169222C (zh) 2000-03-31 2001-03-30 电容器结构及其制造方法

Country Status (4)

Country Link
JP (1) JP2001313372A (zh)
KR (1) KR20010094954A (zh)
CN (1) CN1169222C (zh)
TW (1) TW479310B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
KR100808558B1 (ko) * 2002-05-16 2008-02-29 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
US6784478B2 (en) 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
US6876028B1 (en) * 2003-09-30 2005-04-05 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabrication
JP5027431B2 (ja) 2006-03-15 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
US8237191B2 (en) * 2009-08-11 2012-08-07 International Business Machines Corporation Heterojunction bipolar transistors and methods of manufacture
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法

Also Published As

Publication number Publication date
JP2001313372A (ja) 2001-11-09
CN1319893A (zh) 2001-10-31
KR20010094954A (ko) 2001-11-03
TW479310B (en) 2002-03-11

Similar Documents

Publication Publication Date Title
CN1200461C (zh) 半导体器件及其制造方法
US6949442B2 (en) Methods of forming MIM capacitors
JP4636598B2 (ja) デュアル・ダマシン構造におけるｍｉｍキャパシタの構造および製作方法
US8319343B2 (en) Routing under bond pad for the replacement of an interconnect layer
US7670921B2 (en) Structure and method for self aligned vertical plate capacitor
US6847077B2 (en) Capacitor for a semiconductor device and method for fabrication therefor
CN100339991C (zh) 具有电容器的半导体器件及其制造方法
US20030040161A1 (en) Method of producing an integrated component with a metal-insulator-metal capacitor
US6740974B2 (en) Semiconductor device having capacitors provided with protective insulating film
CN101030552A (zh) 集成电路的制造方法、金属－绝缘层－金属电容形成方法
CN1705076A (zh) 形成半导体器件的方法和半导体器件
US10290576B2 (en) Stress reduction apparatus with an inverted cup-shaped layer
TWI232523B (en) Damascene process and structure thereof
US6495877B1 (en) Metal capacitors with damascene structures and method for forming the same
US20030064582A1 (en) Mask layer and interconnect structure for dual damascene semiconductor manufacturing
CN1169222C (zh) 电容器结构及其制造方法
US20070023868A1 (en) Method of forming copper metal line and semiconductor device including the same
CN101271880B (zh) 半导体器件及其制造方法
US6790780B2 (en) Fabrication of 3-D capacitor with dual damascene process
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
US6504205B1 (en) Metal capacitors with damascene structures
US20080150077A1 (en) Semiconductor Device and Fabricating Method Thereof
TWI291759B (en) Method for fabricating a metal-insulator-metal capacitor
US20080142933A1 (en) Semiconductor Device and Fabricating Method Thereof
KR20090015643A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee