CN116918488A - 显示面板及制备方法、显示装置 - Google Patents
显示面板及制备方法、显示装置 Download PDFInfo
- Publication number
- CN116918488A CN116918488A CN202280000124.2A CN202280000124A CN116918488A CN 116918488 A CN116918488 A CN 116918488A CN 202280000124 A CN202280000124 A CN 202280000124A CN 116918488 A CN116918488 A CN 116918488A
- Authority
- CN
- China
- Prior art keywords
- anode
- layer
- anodes
- type
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 239000011810 insulating material Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 545
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 238000010586 diagram Methods 0.000 description 21
- 230000003287 optical effect Effects 0.000 description 18
- 239000010408 film Substances 0.000 description 12
- 238000002834 transmittance Methods 0.000 description 10
- 238000005538 encapsulation Methods 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
- H10K59/65—OLEDs integrated with inorganic image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/82—Interconnections, e.g. terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
显示面板包括:衬底基板、驱动电路层、连接层和阳极层。其中,驱动电路层设置于衬底基板一侧,驱动电路层包括位于第一显示区的多个第一类像素驱动电路。连接层设置于驱动电路层远离衬底基板一侧,连接层包括至少一层导电层和至少一层绝缘层,且每层导电层远离衬底基板一侧均设置有一层绝缘层,导电层包括多条连接走线,其中,多条连接走线包括多条第一走线。阳极层设置于连接层远离衬底基板一侧,阳极层包括位于第二显示区的多个第一类阳极。多个第一类阳极包括多个第一阳极,每相邻两个第一阳极通过一条第一走线与一个第一类像素驱动电路电连接。
Description
本公开涉及显示技术领域,尤其涉及显示面板及制备方法、显示装置。
全屏显示器(Full Display Cell,FDC)采用屏下摄像头技术,将摄像头以及其他传感器隐藏至屏幕正下方,从而实现全屏显示。
当全屏显示器正常显示时,发光器件层中的发光器件发光形成显示画面;当全屏显示器的摄像头或者其它传感器工作时,传感器正对着的部分发光器件不再发光,摄像头或者其它传感器通过透光的发光器件层接收外界光线,进行工作。
发明内容
一方面,本公开的一些实施例提供一种显示面板,包括显示区,其中显示区包括第一显示区和第二显示区。
一种显示面板,包括显示区,显示区包括第一显示区和第二显示区。
显示面板包括:衬底基板、设置于衬底基板一侧的驱动电路层、连接层和阳极层。其中,驱动电路层包括位于第一显示区的多个第一类像素驱动电路。连接层包括多条连接走线,其中,多条连接走线包括多条第一走线。阳极层包括位于第二显示区的多个第一类阳极,多个第一类阳极包括多个第一阳极,至少两个第一阳极通过第一走线与一个第一类像素驱动电路电连接。
在一些实施例中,多条连接走线还包括多条第三走线,第三走线连接至少两个第一阳极。第一走线连接一条第三走线和一个第一类像素驱动电路,以使至少两个第一阳极与第一类像素驱动电路电连接。
在一些实施例中,多个第一类阳极还包括多个第二阳极和多个第三阳极,多条连接走线还包括多条第二走线。第二阳极通过第二走线与一个第一类像素驱动电路电连接,第三阳极通过第二走线与一个第一类像素驱动电路电连接。
在一些实施例中,至少两个第一阳极为一个第一阳极组,相邻的一个第一阳极组、一个第二阳极和一个第三阳极中,与第一阳极组电连接的第一走线的长度,小于与第二阳极电连接的第二走线的长度,且小于与第三阳极电连接的第二走线的长度。
在一些实施例中,连接层设置于驱动电路层远离衬底基板一侧。阳极层设置于连接层远离衬底基板一侧。
在一些实施例中,连接层包括至少一层导电层和至少一层绝缘层,且每层导电层远离衬底基板一侧均设置有一层绝缘层。在一些实施例中,连接层包括:第一导电层、第一绝缘层、第二导电层和第二绝缘层。第一导电层设置于驱动电路层远离衬底基板一侧。第一绝缘层设置于第一导电层远离衬底基板一侧。第二导电层设置于第一绝缘层远离衬底基板一侧。第二绝缘层设置于第二导电层远离衬底基板一侧。其中,第一导电层包括多条第一走线和/或多条第二走线,第二导电层包括多条第一走线和/或多条第二走线。多条连接走线还包括多条第三走线,相连接的第三走线与第一走线位于同一导电层。第一绝缘层中具有第一过孔,第二绝缘层中具有第二过孔,第一导电层通过第一过孔与第二导电层电连接,第二导电层通过第二过孔与阳极层电连接。
在一些实施例中,多个第一类阳极排列成多个第一类阳极行,至少一个第一类阳极行包括排成一行的至少两个第一阳极、至少一个第二阳极和至少一个第三阳极。第一类阳极行中的至少两个第一阳极与第一走线电连接。
在另一些实施例中,多个第一类阳极排列成多个第一类阳极列,至少一个第一类阳极列包括排成一列的至少两个第一阳极、至少一个第二阳极和至少一个第三阳极。第一类阳极列中的至少两个第一阳极与第一走线电连接。
在一些实施例中,至少一个每个第一类阳极行按照第二阳极、第一阳极、第三阳极和第一阳极的次序循环设置。多条连接走线排列成多个走线组,走线组包括至少一条第一走线和至少两条第二走线。多条连接走线沿第一方向延伸,第一方向为多个阳极排列的行方向。在走线组中,第一走线与第一类阳极行中的至少两个第一阳极对应连接,第二走线与第一类阳极行中的一个第二阳极或一个第三阳极对应连接。
在另一些实施例中,在走线组中,第一走线与第一类阳极行中的至少两个第一阳极对应连接,走线组中的至少两条第二走线包括至少一条第一子走线和至少一条第二子走线,第一子走线与第一类阳极行的一个第二阳极或一个第三阳极对应连接,第二子走线与,和第一类阳极行相邻的另一个第一类阳极行中的一个第二阳极或一个第三阳极电连接。
在一些实施例中,至少一个第一类阳极列按照第二阳极、第一阳极、第三阳极和第一阳极的次序循环设置。多条连接走线排列成多个走线组,走线组包括至少一条第一走线和至少两条第二走线,多条连接走线沿第二方向延伸,第二方向为多个阳极排列的列方向。在走线组中,第一走线与第一类阳极列中至少两个第一阳极对应连接,第二走线与第一类阳极列中的一个第二阳极或一个第三阳极对应连接。
在另一些实施例中,在走线组中,第一走线与第一类阳极列中的至少两个第一阳极对应连接,走线组中的至少两条第二走线包括至少一条第一子走线和至少一条第二子走线,第一子走线与第一类阳极列的一个第二阳极或一个第三阳极对应连接,第二子走线与,另一个第一类阳极列中的一个第二阳极或一个第三阳极电连接。
在一些实施例中,多个第一类像素驱动电路在衬底基板上的正投影,位于多个第一类阳极在衬底基板上的正投影的沿多条连接走线的延伸方向上的一侧或两侧。
在一些实施例中,第二导电层还包括多个第二连接部,第二连接部与第一类阳极电连接,位于第二导电层的连接走线通过第二连接部与第一类阳极电连接。第一导电层还包括多个第一连接部,第一连接部与第二连接部电连接,位于第一导电层的连接走线通过相连接的第一连接部和第二连接部,与第一类阳极电连接。
在一些实施例中,多条第一走线和多条第三走线位于第二导电层;相连接的第一走线和第三走线中,第三走线与相邻两个第二连接部连接,以和相邻两个第一阳极连接,第一走线与相邻两个第二连接部中的一者连接;其中,相邻两个第二连接部中,与第一走线连接的一者,相比另一者,在衬底基板上的正投影与相邻两个第一阳极电连接的第一类像素驱动电路在衬底基板上的正投影之间的距离较近。
在另一些实施例中,多条第一走线和多条第三走线位于第一导电层。相连接的第一走线和第三走线中,第三走线与相邻两个第一连接部连接,以和相邻两个第一阳极连接,第一走线与相邻两个第一连接部中的一者连接;其中,相邻两个第一连接部中,与第一走线连接的一者,相比另一者,在衬底基板上的正投影与相邻两个第一阳极电连接的第一类像素驱动电路在衬底基板上的正投影之间的距离较近。
在一些实施例中,驱动电路层还包括阵列排布于第一显示区的多个第二类像素驱动电路,多个第一类像素驱动电路设置于多个第二类像素驱动电路的阵列间隙中。阳极层还包括位于第一显示区的多个第二类阳极;第二类阳极与第二类像素驱动电路电连接。
在一些实施例中,第一走线、第二走线和第三走线均包括透明导电材料。
在一些实施例中,绝缘层包括透明绝缘材料。
另一方面,本公开的一些实施例还提供一种显示装置,包括:如上述任一项实施例的显示面板和至少一个传感器。其中,传感器设置于显示面板的 非显示面侧,且传感器在显示面板上的正投影位于第二显示区。
再一方面,本公开的一些实施例还提供一种显示面板的制备方法,其中,显示面板包括显示区,显示区包括第一显示区和第二显示区。显示面板的制备方法包括:提供衬底基板。在衬底基板上形成驱动电路层。述驱动电路层包括多个第一类像素驱动电路,多个第一类像素驱动电路设置于第一显示区。形成连接层,连接层包括多条连接走线,多条连接走线包括第一走线。形成阳极层;阳极层包括位于第二显示区的多个第一类阳极,多个第一类阳极包括多个第一阳极、多个第二阳极和多个第三阳极,至少两个所输送第一阳极通过第一走线与一个第一类像素驱动电路电连接,第二阳极通过一条第二走线与一个第一类像素驱动电路电连接,第三阳极通过第二走线与一个第一类像素驱动电路电连接。
在一些实施例中,连接层包括:依次设置于驱动电路层远离衬底基板一侧的第一导电层、第一绝缘层、第二导电层、第二绝缘层。在驱动电路层远离衬底基板一侧形成连接层,包括:在驱动电路层远离衬底基板的一侧形成第一导电材料层,通过第一掩膜版,对第一导电材料层进行图案化,形成具有图案的第一导电层。在第一导电层远离衬底基板的一侧形成第一绝缘材料层,通过第二掩膜版,对第一绝缘材料层进行图案化,形成具有图案的第一绝缘层。在第一绝缘层远离衬底基板的一侧形成第二导电材料层,通过第三掩膜版,对第二导电材料层进行图案化,形成具有图案的第二导电层。在第二导电层远离衬底基板的一侧形成第二绝缘材料层,通过第四掩膜版,对第二绝缘材料层进行图案化,形成具有图案的第二绝缘层。其中,第一导电层的图案包括多条第一走线和/或多条第二走线,第二导电层的图案包括多条第一走线和/或多条第二走线,第一绝缘层的图案包括第一过孔,第二绝缘层的图案包括第二过孔。
为了更清楚地说明本公开中的技术方案,下面将对本公开一些实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例的附图,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。此外,以下描述中的附图可以视作示意图,并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例提供的一种显示装置的结构图;
图2为根据一些实施例提供的一种显示面板的结构图;
图3为根据图2中截面线A-A得到的截面图;
图4为根据一些实施例提供的像素驱动电路与发光器件连接方式的一种示意图;
图5为根据一些实施例提供的显示面板的截面图;
图6为根据一些实施例提供的像素驱动电路与发光器件连接方式的另一种示意图;
图7A为根据一些实施例提供的一种连接层的截面图;
图7B为根据一些实施例提供的另一种连接层的截面图;
图8A~图8C为根据一些实施例提供的连接走线与阳极层连接方式的一种示意图;
图9A~图9C为根据一些实施例提供的连接走线与阳极层连接方式的另一种示意图;
图10A~图10C为根据一些实施例提供的连接走线与阳极层连接方式的又一种示意图;
图11为根据一些实施例提供的阳极层与走线组的连接方式的一种示意图;
图12为根据一些实施例提供的像素驱动电路与发光器件连接方式的又一种示意图;
图13为根据一些实施例提供的阳极层与走线组的连接方式的另一种示意图;
图14为根据一些实施例提供的像素驱动电路与发光器件连接方式的又一种示意图;
图15为根据一些实施例提供的像素驱动电路与发光器件连接方式的再一种示意图;
图16为根据一些实施例提供的显示装置的一种截面图;
图17为根据一些实施例提供的显示面板的一种制备方法的流程图;
图18A~图18F为根据一些实施例提供的显示面板的一种制备步骤图;
图19为根据一些实施例提供的连接层的一种制备方法的流程图;
图20A~图20P为根据一些实施例提供的连接层的一种制备步骤图。
下面将结合附图,对本公开一些实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。基于本公开所提供的实施例,本领域普通技术人员所获得的所有其他 实施例,都属于本公开保护的范围。
除非上下文另有要求,否则,在整个说明书和权利要求书中,术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思,即为“包含,但不限于”。在说明书的描述中,术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外,的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在描述一些实施例时,可能使用了“耦接”和“连接”及其衍伸的表达。例如,描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如,描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而,术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触,但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
另外,“基于”的使用意味着开放和包容性,因为“基于”一个或多个条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出的值。
如本文所使用的那样,“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况,该相近似的情况的范围处于可接受偏差范围内,其中可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即,测量系统的局限性)所确定。例如,“平行”包括绝对平行和近似平行,其中近似平行的可接受偏差范围例如可以是5°以内偏差;“垂直”包括绝对垂直和近似垂直,其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等,其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5%。
应当理解的是,当层或元件被称为在另一层或基板上时,可以是该层或元件直接在另一层或基板上,或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中,为了清楚,放大了层和区域的厚度。因此,可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此,示例性实施方式不应解释为局限于本文示出的区域的形状,而是包括因例如制造而引起的形状偏差。例如,示为矩形的蚀刻区域通常将具有弯曲的特征。因此,附图中所示的区域本质上是示意性的,且它们的形状并非旨在示出设备的区域的实际形状,并且并非旨在限制示例性实施方式的范围。
如图1所示:显示装置1000除包括显示面板100之外,还可包括如传感器200之类的电气元件,例如:光学传感器。以显示装置1000为手机为例,显示装置1000包括诸如前置摄像头、接近光传感器、3D感测模块等光学传感器,这些光学部件需要接收来自显示装置1000的显示面侧的光线,以实现相应的功能。在显示装置1000中,光学传感器通常安装在显示面板100的非显示面侧,光学传感器的感光面一侧朝向显示面板100。
本公开的一些实施例提供了一种显示面板,该显示面板例如可以为OLED(Organic Light-Emitting Diode)显示面板、微型有机发光二极管(Micro Organic Light-Emitting Diode,Micro OLED)显示面板、量子点有机发光二级管(Quantum Dot Light Emitting Diodes,QLED)显示面板、迷你型发光二极管(Mini Light-Emitting Diode,Mini LED)显示面板或微型发光二极管(Micro Light-Emitting Diode,Micro LED)显示面板等。以下以显示面板为OLED显示面板为例进行介绍。如图2所示,显示面板100包括:显示区10a和位于显示区10a一侧或者围绕显示区10a的周边区10b。其中,显示区10a设置有多个像素P,每个像素P包括红色子像素R(Red Sub Pixel)、蓝色子像素B(Blue Sub Pixel)和绿色子像素G(Green sub Pixel)。每个子像素包括发光器件和控制发光器件发光的像素驱动电路,通过像素驱动电路调节不同颜色的子像素的亮度(灰阶),通过颜色组合和叠加可以实现多种颜色的显示,从而实现显示面板100的全彩化显示。
如图3所示,显示面板100包括:衬底基板10、驱动电路层20、连接层30、发光器件层40和封装层50。其中,驱动电路层20设置于衬底基板10上,驱动电路层20包括多个像素驱动电路21,发光器件层40包括多个发光器件41,例如为OLED,每个发光器件41包括阳极411、发光层412和阴极413, 每个像素驱动电路21与发光器件41电连接,具体地,像素驱动电路21与发光器件41中的阳极411电连接,以实现控制发光器件41进行发光。封装层50覆盖在发光器件层40远离衬底基板10的一侧,实现对显示面板100的封装。
在一些实施例中,驱动电路层20设置于衬底基板10一侧,驱动电路层20包括依次层叠设置于衬底基板10上的半导体层22、栅极绝缘层23、栅极层24、层间绝缘层25、源漏金属层26和平坦层27,驱动电路层20中的多个像素驱动电路21呈阵列排布,每个像素驱动电路21包括多个薄膜晶体管TFT。连接层30设置于驱动电路层20远离衬底基板10一侧,连接层30包括至少一层导电层和至少一层绝缘层,且每层导电层远离衬底基板10一侧均设置有一层绝缘层,连接层30包括多条连接走线31,驱动电路层20通过连接层30与发光器件层40实现电连接。
发光器件层40设置于连接层30远离衬底基板10的一侧,发光器件层40包括像素界定层44、阳极层43、发光膜层45和阴极层46,阳极层43包括多个阳极43a,发光膜层45包括多个发光层45a,像素界定层44包括多个开口,每个开口暴露一个阳极43a,每个发光层45a位于一个开口内,与阳极43a接触,阴极层46的位于开口内的部分作为阴极46a,从而依次堆叠的阳极43a、发光层45a和阴极46a组成发光器件41。发光器件层40中的多个发光器件41呈阵列排布,即多个阳极43a呈阵列排布。
如图2和图3所示,在全面屏显示面板100中,显示区10a分为第一显示区11b和第二显示区11a。其中,第二显示区11a可以位于第一显示区11b内部,即第一显示区11b包围第二显示区11a,例如第二显示区11a为圆形区域或者方形区域。在一些实施例中,衬底基板10和驱动电路层20在第二显示区11a的部分透光度较高,示例性地,衬底基本10采用透明玻璃基板,提供较高的透明度。驱动电路层20在第二显示区11a中不设置电路结构,保持驱动电路层足够的透明度。衬底基板10远离驱动电路层一侧设置有传感器200,例如摄像头、接近光传感器、3D感测模块等光学传感器,且传感器200在衬底基本10上的投影位于第二显示区11a。光学传感器的感光面朝向显示面板100的显示面一侧,用于接收显示面板100的显示面一侧的环境光。示例性地,发光器件层40和封装层50至少在第二显示区11a为透明结构,例如发光器件层40的阳极层411采用透明导电材料,例如:氧化铟锡(ITO)、氧化铟锌(IZO),从而使得第二显示区11a的光线透过率较高,适合放置摄像头等透过率要求高的器件。从而显示面板100能实现在显示区10a全屏显 示,且在第二显示区11a设置光学传感器,且光学传感器能够透过发光器件层40和封装层50接收外部光线,实现相应功能。
如图3所示,阳极层43所包括的多个阳极43a中,称位于第二显示区11a的阳极43a为第一类阳极43a1、位于第一显示区11b的阳极43a为第二类阳极43a2,即阳极层411包括多个第一类阳极43a1和多个第二类阳极43a2。同样的,驱动电路层20所包括的多个像素驱动电路21中,称与第一类阳极43a1电连接的像素驱动电路21为第一类像素驱动电路211,与第二类阳极43a2电连接的像素驱动电路21为第二类像素驱动电路212,该第一类像素驱动电路211和第二类像素驱动电路212均设置于第一显示区11b,例如,驱动电路层20还包括阵列排布于第一显示区11b的多个第二类像素驱动电路212,多个第一类像素驱动电路211设置于多个第二类像素驱动电路212的阵列间隙中。例如,多个第一类像素驱动电路211设置于第一显示区11b的靠近第二显示区11a的位置处,多个第一类像素驱动电路211位于第二显示区11a的周边。
在一些实施例中,一个第一类像素驱动电路211与一个第一类阳极43a1电连接,一个第二类像素驱动电路212与一个第二类阳极43a2电连接,其中,在一些示例中,如图3所示,电连接的第二类像素驱动电路212与第二类阳极43a2在衬底基板10上的正投影有交叠,第二类像素驱动电路212与第二类阳极43a2通过贯穿平坦层27、连接层30中的绝缘层的过孔实现连接。在另一些示例中,由于第一类像素驱动电路211位于第一显示区11b,第一类阳极43a1位于第二显示区11a,电连接的第一类像素驱动电路211与第一类阳极43a1在衬底基板10上的正投影无交叠,且二者之间具有一定距离,因此第一类像素驱动电路211与第一类阳极43a1通过连接层30中的连接走线31实现电连接,每条连接走线31连通第一显示区11b和第二显示区11a,如此实现将位于第一显示区11b的第一类像素驱动电路211的电流信号,输送至位于第二显示区11a的第一类阳极43a1,控制第一类阳极43a1所在的发光器件41发光。从而满足全屏显示面板100画面正常显示的要求和位于显示面板100非显示面侧的摄像头等光学传感器高透光率的要求。
如图3和图4所示,以显示装置1000为手机为例,在显示面板100中,第二显示区11a为圆形区域,第二显示区11a的直径一般为2.5mm左右,该区域设置有屏下摄像头。以手机的显示面板100为例,在第二显示区11a的发光器件排布为40行×80列。相关技术中,每个第一类阳极43a1通过一条连接走线31与一个第一类像素驱动电路211电连接,连接走线31传输第一类像素驱动电路211输出的驱动电流信号,即连接走线31的数量与第一类阳极 43a1的数量相等,这样在连接走线31的数量较多的情况下,由于连接走线31之间需要彼此绝缘,因此需要将多条连接走线31分布于多个导电层。
例如,如图4所示的连接方式,在第一类像素驱动电路211设置于第一显示区11b中,且位于第二显示区11a沿第一方向(多个第一类阳极阵列排布的行方向)的两侧的情况下,以第二显示区11a中发光器件41的数量最多的一行(穿过圆形区的直径)为例,该行包括80个发光器件41,需要横向布置80条连接走线31才能满足控制要求。鉴于连接走线31宽度和相互之间绝缘的要求,且连接走线31的数量较多,因此需要将80条连接走线31平均分布3层导电层内,如图3所示。其中,该80条连接走线31分布于每层导电层的数量为,每层导电层包括相互平行的26~30条连接走线31,每层导电层之间以及导电层和阳极层之间需要设置用于隔离的绝缘层,共3层绝缘层。即,全面屏显示面板需要新增3层导电层和3层绝缘层,较多的导电层和绝缘层会降低第二显示区11a的光线透过率。另外,制备3层导电层和3层绝缘层需要在生产工艺中新增6道掩膜版(mask),这样会增加工艺度,降低生产效率,增大成本,无法满足产能需求。
基于此,如图5和图6所示,图5示意出显示面板100的截面图,图6示出了第一显示区11b中的多个阳极43a,以及第二显示区11a中的多个第一类像素驱动电路211和第二类像素驱动电路212。本公开的一些实施例提供一种显示面板100,包括:衬底基板10、驱动电路层20、连接层30、发光器件层40和封装层50,各膜层的结构和位置参见上述描述,此处不再赘述。在发光器件层40中,阳极层43包括多个阳极43a,多个阳极43a包括多个第一阳极431、多个第二阳极432和多个第三阳极433,第一阳极431、第二阳极432和第三阳极433分别对应不同颜色的子像素,多个第一阳极431、多个第二阳极432和多个第三阳极433中位于第二显示区11a的阳极43a属于第一类阳极43a1。位于第一显示区11b的第二类阳极432与第二类像素驱动电路212的结构与常规设置相同,以下介绍第二显示区11a的第一类阳极43a1的结构,以及第一类阳极43a1与第一类像素驱动电路211的电连接方式。
如图5和图6所示,连接层30中的多条连接走线31包括多条第一走线311,多个第一类阳极43a1包括多个第一阳极431,至少两个第一阳极431通过第一走线311与一个第一类像素驱动电路211电连接,例如:相邻两个第一阳极431通过一条第一走线311与一个第一类像素驱动电路211电连接。如图5所示,以位于第二显示区11a的第一类阳极43a1中左起第一个和第二个第一类阳极43a1为第一阳极431,可见,该两个第一阳极431通过一条第 一走线311与一个第一类像素驱动电路211电连接。
在一些实施例中,如图6所示,多个第一类阳极43a1还包括多个第二阳极432和多个第三阳极433,连接走线31还包括多条第二走线312。第二阳极432通过第二走线312与一个第一类像素驱动电路211电连接,第三阳极433通过第二走线312与一个第一类像素驱动电路211电连接,其中两个第一类像素驱动电路211之间还具有第二类像素驱动电路212。
在上述显示面板100中,通过设置多条第一走线311,使得两个第一阳极431通过第一走线311与一个第一类像素驱动电路211电连接,使得一个第一类像素驱动电路211控制两个第一阳极431,即一个第一类像素驱动电路211驱动两个发光器件41进行发光,第二阳极432和第三阳极433分别通过第二走线312与一个第一类像素驱动电路211电连接,这样在保证显示效果的基础上,减少了连接走线31的数量,能够相应减少连接层30中导电层和绝缘层数量,例如,在第二显示区11a的面积一定的情况下,即第二显示区11a的阳极43a的数量一定,由于第一走线311的数量减少,连接层30中的导电层和绝缘层的数量可以由相关技术中的3层导电层和3层绝缘层降低为2层导电层和2层绝缘层。从而,在制备显示面板100的过程中,能够减少制备导电层和绝缘层所需要的掩膜版的使用数量,例如由相关技术中的六张掩膜版减少为四张掩膜版,能够降低成本,降低工艺繁杂度,同时,减少导电层和绝缘层,可提高第二显示区11a的光线透过率,利于在此区域的光学传感器的正常工作。
在一些示例中,如图5所示,一种显示面板100包括:衬底基板10、驱动电路层20、连接层30、发光器件层40和封装层50。连接层30位于驱动电路层20远离衬底基板10一侧,连接层30包括至少一层导电层和至少一层绝缘层,例如,如图7A所示,连接层30包括第一导电层32和第一绝缘层33,或者,如图7B所示,连接层30包括第一导电层32、第一绝缘层33、第二导电层34和第二绝缘层35。第一导电层32包括多条连接走线31,或第一导电层32和第二导电层34包括多条连接走线31,其中,连接走线31包括第一走线311和第二走线312。
需要说明的是,上述示例仅代表一种连接层30可能的位置关系,不特别限定连接层30和驱动电路层20的上下层位置关系。在一些实施例中,连接层30还可能位于驱动电路层,即驱动电路层中的某一层可以复用为连接层,实现将阳极与对应的像素驱动电路电连接。
发光器件层40位于连接层30远离衬底基板10一侧,发光器件层40包 括绿色子像素的发光器件41、红色子像素的发光器件41和蓝色子像素的发光器件41。绿色子像素的发光器件41的阳极43a、红色子像素的发光器件41的阳极43a和蓝色子像素的发光器件41的阳极43a设置于阳极层43。其中,位于第一显示区11b的阳极43a为第二类阳极43a2,位于第二显示区11a的阳极43a为第一类阳极43a1。每个第二类阳极43a2与一个第二类像素驱动电路211电连接。在第一类阳极43a1中,示例性地,绿色子像素的发光器件41的阳极43a为第一阳极431,红色子像素的发光器件41的阳极43a为第二阳极432,蓝色子像素的发光器件41的阳极41a为第三阳极433;或者绿色子像素的发光器件41的阳极43a为第一阳极431,蓝色子像素的发光器件41的阳极43a为第二阳极432,红色子像素的发光器件41的阳极43a为第三阳极433。两个第一阳极431通过第一走线311与一个第一类像素驱动电路211电连接,第二阳极432通过一条第二走线312与一个第一类像素驱动电路211电连接,第三阳极433通过一条第二走线312与一个第一类像素驱动电路211电连接,即一个第一类像素驱动电路211驱动两个绿色子像素的发光器件发光,一个第一类像素驱动电路211驱动一个红色子像素的发光器件或者蓝色子像素的发光器件发光。
在一些实施例中,如图7B所示,连接层30包括:第一导电层32、第一绝缘层33、第二导电层34和第二绝缘层35。其中,第一导电层32设置于驱动电路层20远离衬底基板10一侧,第一绝缘层33设置于第一导电层32远离衬底基板10一侧,第二导电层34设置于第一绝缘层33远离衬底基板10一侧,第二绝缘层35设置于第二导电层34远离衬底基板10一侧。其中,第一导电层32包括多条第一走线311和/或多条第二走线312,第二导电层34包括多条第一走线311和/或多条第二走线312,第一绝缘层33中具有第一过孔331,第二绝缘层35中具有第二过孔351,第一导电层32通过第一过孔331与第二导电层34电连接,第二导电层34通过第二过孔351与阳极层43电连接。
示例性地,在显示区10a设置有第一导电层32、第一绝缘层33、第二导电层34和第二绝缘层35,第一导电层32和第二导电层34上设置有多条连接走线31,每个导电层通过绝缘层与其它层进行隔离。其中,在第二显示区11a,光学传感器设置于连接层30远离发光器件层40的一侧,第一导电层32、第一绝缘层33、第二导电层34和第二绝缘层35均为透明结构,可符合光学传感器光线透过率要求。
在另一些实施例中,如图7A所示,连接层30包括:第一导电层32和第 一绝缘层33。其中,第一导电层32设置于驱动电路层20远离衬底基板10一侧。第一绝缘层33设置于第一导电层32远离衬底基板10一侧。其中,第一导电层32包括多条连接走线31,第一绝缘层33中具有第一过孔331,第一导电层32通过第一过孔331与阳极层43电连接。
示例性地,在显示区10a设置有第一导电层32,其中多条连接走线31设置于第一导电层32,第一导电层32远离衬底基板一侧设置有第一绝缘层33,第一绝缘层33将第一导电层32与阳极层隔绝。其中,在第二显示区11a,光学传感器设置于连接层30远离发光器件层40的一侧,第一导电层32和第一绝缘层33为透明结构,可符合光学传感器光线透过率要求。
在一些实施例中,如图11所示,多个第一类阳极的排布方式为:多个第一类阳极排列成多行,称排成一行的多个第一类阳极为第一类阳极行42,至少一第一类阳极行42包括排成一行的至少两个第一阳极431、至少一个第二阳极432和至少一个第三阳极433。至少一个第一类阳极行42中的至少两个第一阳极431与一条第一走线311电连接。
在一些示例中,如图8A、图9A、图10A和图11所示,第一类阳极行42按照第二阳极432、第一阳极431、第三阳极433和第一阳极431的次序循环设置。
示例性地,多个第一类阳极排列为多行,每行排列的第一类阳极行42包括平行设置的第一子行421和第二子行422,第一子行421按照第二阳极432和第三阳极433交替设置,第二子行422由多个第一阳极431依次设置。第二子行422的第一阳极431个数与第二子行422的第二阳极432和第三阳极433个数总和一致,且第一阳极431设置于与其相邻的第二阳极432和第三阳极433的中轴线上。其中,第一阳极431属于绿色子像素的发光器件的阳极,第二阳极432属于蓝色子像素的发光器件的阳极和第三阳极433属于红色子像素的发光器件的阳极;或者,第一阳极431属于绿色子像素的发光器件的阳极,第二阳极432属于红色子像素的发光器件的阳极和第三阳极433属于蓝色子像素的发光器件的阳极,即一条第一走线311向两个绿色子像素的发光器件传输信号。
如图11所示,多个第一类阳极排列成多行,多条连接走线31排列成多个走线组Ls,走线组Ls包括至少一条第一走线311和至少两条第二走线312。多条连接走线31沿第一方向延伸,第一方向为多个阳极排列的行方向。以下介绍走线组Ls与第一类阳极行42的连接关系。
在一些示例中,如图8A所示,在走线组Ls中,一条第一走线311与一 个第一类阳极行42中的两个第一阳极431对应连接,走线组Ls中的至少两条第二走线312包括至少一条第一子走线3121和至少一条第二子走线3122,一条第一子走线3121与该第一类阳极行42的一个第二阳极432或一个第三阳极433对应连接,一条第二子走线3122与,和第一类阳极行42相邻的另一个第一类阳极行42中的一个第二阳极432或一个第三阳极433电连接。
在另一些示例中,如图9A所示,在走线组Ls中,一条第一走线311与一个第一类阳极行42中的两个第一阳极431对应连接,一条第二走线312与该第一类阳极行42中的一个第二阳极432或一个第三阳极433对应连接。至少一个第一类阳极行42通过一个走线组Ls与多个第一类像素驱动电路电连接,一个走线组Ls包括多条第一走线311和多条第二走线312。
在又一些示例中,如图10A所示,在走线组Ls中,一条第一走线311与一个第一类阳极行42中的两个第一阳极431对应连接,一条第二走线312与另一个第一类阳极行42中的一个第二阳极432或一个第三阳极433对应连接,例如,另一个第一类阳极行42可以为与上述一个第一类阳极行42相邻。也就是说,一个走线组Ls连接两个第一类阳极行42。对于一个第一类阳极行42来说,该第一类阳极行42中的第一阳极431与一个走线组Ls中的第一走线311连接,第二阳极432或第三阳极433与另一个走线组Ls中的第二走线412连接。至少一个第一类阳极行42通过两个走线组Ls与多个第一类像素驱动电路电连接。示例性地,一个走线组Ls位于相邻两个第一类阳极行之间。
以上仅介绍了走线组Ls与第一类阳极行42的之间的连接关系的部分示例,还有其他的示例,只要能满足一条第一走线311与两个第一阳极431连接,一条第二走线312与一个第二阳极432或一个第三阳极433连接即可,即实现一条第一走线311向两个绿色子像素的发光器件传输信号,一条第二走线312向一个蓝色子像素的发光器件或者一个红色子像素的发光器件传输信号。上述示例并不造成本公开对连接走线与阳极的连接方式的限定。
在另一些实施例中,如图12和图13所示,多个第一类阳极的另一种排布方式为:多个第一类阳极排列成多列,以下称排成一列的多个第一类阳极为第一类阳极列42’,至少一个第一类阳极列42’包括排成一列的至少两个第一阳极431、至少一个第二阳极432和至少一个第三阳极433。第一类阳极列42’中的至少两个第一阳极431与一条第一走线311电连接。
在一些示例中,第一类阳极列42’按照第二阳极432、第一阳极431、第三阳极433和第一阳极431的次序循环设置。
示例性地,多个第一类阳极排列为多列,每列排列的第一类阳极列42’ 包括平行设置的第一子列421’和第二子列422’,第一子列421’按照第二阳极432和第三阳极433交替设置,第二子列422’由多个第一阳极431依次设置。第二子列422’的第一阳极431个数与第一子列421’的第二阳极432和第三阳极433个数总和一致,且每个第一阳极431设置于与其相邻的第二阳极432和第三阳极433的中轴线上。其中,第一阳极431属于绿色子像素的发光器件的阳极,第二阳极432属于蓝色子像素的发光器件的阳极和第三阳极433属于红色子像素的发光器件的阳极;或者,第一阳极431属于绿色子像素的发光器件的阳极,第二阳极432属于红色子像素的发光器件的阳极和第三阳极433属于蓝色子像素的发光器件的阳极,即一条第一走线311向两个绿色子像素的发光器件传输信号。
如图13所示,多个第一类阳极排列成多列,多条连接走线31排列成多个走线组Ls’,每个走线组Ls’包括至少一条第一走线311和至少两条第二走线312,多条连接走线31沿第二方向延伸,第二方向为多个阳极排列的列方向。以下介绍走线组Ls’与第一类阳极列的连接关系,此处可以参考对走线组Ls与第一类阳极行的连接关系的描述以及相关附图。
在一些示例中,在走线组Ls’中,一条第一走线311与一个第一类阳极列42’中的两个第一阳极431对应连接,一条第二走线312与该第一类阳极列42’中的一个第二阳极432或一个第三阳极433对应连接。至少一个第一类阳极列42’通过一个走线组Ls’与第一类像素驱动电路21电连接,一个走线组Ls’包括多条第一走线311、多条第二走线312,即一条第一走线311向两个绿色子像素的发光器件传输信号,一条第二走线312向一个蓝色子像素的发光器件或者一个红色子像素的发光器件传输信号。
在另一些示例中,在走线组Ls’中,一条第一走线311与一个第一类阳极列42’中的两个第一阳极431对应连接,走线组Ls’中的至少两条第二走线312包括至少一条第一子走线和至少一条第二子走线,至少一个第一子走线与第一类阳极列42’的一个第二阳极432或一个第三阳极433对应连接,每条第二子走线与,和第一类阳极列42’相邻的另一个第一类阳极列42’中的一个第二阳极432或一个第三阳极433电连接。
在又一些示例中,在走线组Ls’中,一条第一走线311与一个第一类阳极列42’中的两个第一阳极431对应连接,一条第二走线312与另一个第一类阳极列42’中的一个第二阳极432或一个第三阳极433对应连接,例如,另一个第一类阳极列42’可以为与上述一个第一类阳极列42’相邻。也就是说,一个走线组Ls’连接两个第一类阳极列42’。对于一个第一类阳极列42’来说, 该第一类阳极列42’中的第一阳极431与一个走线组Ls’中的第一走线311连接,第二阳极432或第三阳极433与另一个走线组Ls’中的第二走线312连接。至少一个第一类阳极列42’通过两个走线组Ls’与多个第一类像素驱动电路电连接。示例性地,一个走线组Ls’位于相邻两个第一类阳极列42’之间。
以上仅介绍了走线组Ls’与第一类阳极列42’的之间的连接关系的部分示例,还有其他的示例,只要能满足一条第一走线311与一个第一阳极431连接,一条第二走线312与一个第二阳极432或一个第三阳极433连接即可,上述示例并不造成本公开对连接走线与阳极的连接方式的限定。
在一些实施例中,如图6、图12、图14和图15所示,多个第一类像素驱动电路21在第一显示区11b的位置设置为:多个第一类像素驱动电路211在衬底基板10上的正投影,位于多个第一类阳极21在衬底基板10上的正投影的沿多条连接走线31的延伸方向上的一侧或两侧。
在一些示例中,如图6所示,多条连接走线31沿第一方向延伸,多个第一类像素驱动电路211位于第二显示区11a的两侧,例如左侧以及右侧,在另一些示例中,如图14所示,多条连接走线31沿第一方向延伸,多个第一类像素驱动电路211位于第二显示区11a的一侧,例如左侧。
在一些示例中,如图12所示,多条连接走线31沿第二方向延伸,多个第一类像素驱动电路211位于第二显示区11a的两侧,例如上侧以及下侧,在另一些示例中,如图15所示,多条连接走线31沿第二方向延伸,多个第一类像素驱动电路211位于第二显示区11a的一侧,例如上侧。
在一些实施例中,第一导电层32包括多条第一走线311和/或多条第二走线312,第二导电层34包括多条第一走线311和/或多条第二走线312。以下参考图8A~图10C,以走线组Ls和第一类阳极行42的几种连接关系为例,介绍走线组中,第一走线311和第二走线312在第一导电层32和第二导电层34中的分布情况。
在一些示例中,一个走线组Ls中包括的多条第一走线311可以位于一导电层,该走线组Ls所包括的多条第二走线312中的一部分可以位于该导电层,另一部分可以位于另一导电层。如图6、图8A、图8B和图8C所示,其中,为了方便说明,将图8A中的位于不同导电层的连接走线31分别画在两个附图中,图8B是图8A中的多条连接走线31中位于第二导电层的部分连接走线31与第一类阳极的连接图,图8C是图8A中的多条连接走线31中位于第一导电层的部分连接走线31与第一类阳极的连接图。在一个走线组Ls中,如图8B所示,所有的第一走线311设置于第二导电层34,部分第二走线312 设置于第二导电层34,如图8C所示,另一部分第二走线312设置于第一导电层。将走线组Ls所包括的多条连接走线31均匀分布于两个导电层,通过合理布置连接走线31的位置,避免相邻的连接走线31间距过小,造成短路或串扰问题。
示例性地,以第二显示区11a中发光器件排布为40行×80列为例,即位于第二显示区11a的第一类阳极43a1排列成40行×80列,如图6所示,在第二显示区11a为圆形区域的情况下,阳极43a数量最多的一个第一类阳极行42为穿过圆形区域的直径的一行,第一类阳极的数量为80个,位于第二显示区11a两侧的第一类像素驱动电路211通过连接走线31与该行的第一类阳极43a1电连接,将该第一类阳极行42中的80个第一类阳极43a1等分为两部分,位于第二显示区11a一侧的第一类像素驱动电路211与该行的40个第一类阳极43a1电连接,位于第二显示区11a另一侧的第一类像素驱动电路211与该行的另外40个第一类阳极43a1电连接。以下以阳极43a数量最多的一个第一类阳极行42为例,介绍第一类阳极43a1与连接引线31的具体连接方式。
该40个第一类阳极43a1中包括10个第二阳极432、10个第三阳极433和20个第一阳极431,且按照第一阳极431、第二阳极432、第一阳极431、第三阳极433的顺序循环布置。与该40个第一类阳极43a1电连接的连接走线包括10条第一走线311和20条第二走线312。
其中,10条第一走线311和5条第二走线312位于第二导电层中,其中每条第一走线311与两个第一阳极431对应连接,实现上述20个第一阳极431与第一像素驱动电路211全部连接的目的。5条第二走线312在第二导电层,分别与2个第二阳极432和3个第三阳极433或者2个第三阳极433和3个第二阳极432电连接,每条第二走线312与一个第二阳极或一个第三阳极电连接。剩余的15条第二走线312位于第一导电层,每条第二走线与其他剩余的15个第二阳极432和第三阳极433中的一个分别电连接,实现将连接走线均匀分布在第一导电层和第二导电层的目的。
位于第二导电层的5条第二走线312自上述阳极43a数量最多的一个第一类阳极行42的一侧电连接,位于第二导电层的10条第一走线311自上述阳极43a数量最多的一个第一类阳极行42的另一侧电连接。避免第一走线311和第二走线312在同一导电层中发生交叉短路的情况。
在另一些示例中,一个走线组Ls中的所有第一走线311均位于同一导电层,例如可以为第一导电层或者第二导电层。一个走线组Ls中的所有第二走线312均位于另一导电层中,例如可以为第二导电层或者第一导电层。如图 9A、图9B和图9C所示,其中,为了方便说明,将图9A中的位于不同导电层的连接走线分别画在两个附图中,图9B是图9A中的多条连接走线31中位于第二导电层的部分连接走线31与第一类阳极的连接图,图9C是图9A中的多条连接走线31中位于第一导电层的部分连接走线31与第一类阳极的连接图。如图9B所示,一个走线组Ls中的所有第一走线311均位于第二导电层34,如图9C所示,该走线组Ls中的所有第二走线312均位于第一导电层32。
在又一些示例中,一个走线组Ls中的部分第一走线311和部分第二走线312均位于同一导电层,另一部分第一走线311和另一部分312位于另一导电层。如图10A、图10B和图10C所示,其中,为了方便说明,将图10A中的位于不同导电层的连接走线分别画在两个附图中,图10B是图10A中的多条连接走线31中位于第二导电层的部分连接走线31与第一类阳极的连接图,图10C是图10A中的多条连接走线31中位于第一导电层的部分连接走线31与第一类阳极的连接图。在一个走线组Ls中,如图10B所示,部分第一走线311和部分第二走线312设置于第二导电层34,如图10C所示,另一部分第一走线311和另一部分第二走线312设置于第一导电层32。
上述连接方式将30条连接走线31分布于两层导电层内,足够的导电层数量可以承载这些连接走线31,每层导电层的连接走线数量较少可满足相邻连接走线31的间距足够大,利于加工且不易存在连接走线短路等问题,产品良率较高。
需要说明的是,如图8A和图10A所示,当同一走线组Ls的第一走线311和第二走线312位于同一导电层,同一走线组Ls的第一走线311和第二走线312分别连接不同行的第一类阳极,避免在同一层中,第一走线311和第二走线312发生交叉,两者相互干扰。
在一些实施例中,至少两个第一阳极431为一个第一阳极组,相邻的一个第一阳极组、一个第二阳极432和一个第三阳极433中,与第一阳极组电连接的第一走线311的长度,小于与第二阳极432电连接的第二走线312的长度,且小于与第三阳极433电连接的第二走线312的长度。
在一些示例中,第一走线311的一端和一个第一类阳极行42中的第一阳极431电连接,第一走线311的另一端优先和靠近第二显示区11a的第一类像素驱动电路211电连接。部分第二走线312的一端和该第一类阳极行42中的第二阳极432或第三阳极433电连接,第二走线312的另一端连接第一类像素驱动电路211,所有第二走线312另一端连接的第一类像素驱动电路211相比第一走线311连接的第一类像素驱动电路211,远离第二显示区11a。如 此,相邻的一个第一阳极组、一个第二阳极432和一个第三阳极433中,与第一阳极组电连接的第一走线311的长度,小于与第二阳极432电连接的第二走线312的长度,且小于与第三阳极433电连接的第二走线312的长度。
一个第一类像素驱动电路211向两个第一阳极431提供电压信号,当两者之间的第一走线311距离过长,容易受到电阻-电容干扰,造成与之连接的绿色子像素的发光器件在低灰阶下无法起亮的情况发生。因此,上述实施例中,将第一走线311另一端优先与靠近第二显示区11a的第一类像素驱动电路211电连接,能够减小每条第一走线311的长度,减弱第一走线31受电阻-电容的干扰强度,确保每个第二显示区11a的绿色子像素的发光器件在低灰阶下正常运行。
在一些实施例中,如图8A、图9A、图10A所示,多条连接走线31还包括多条第三走线313,第三走线313连接至少两个第一阳极431,第一走线311与第三走线313和第一类像素驱动电路连接,以使两个第一阳极431与一个第一类像素驱动电路电连接,相连接的第三走线313和第一走线311位于同一导电层。
示例性地,两个第一阳极431通过一条第一走线311与一个第一类像素驱动电路电连接的方式为,通过第三走线313将两个第一阳极431电连接,再通过第一走线311的一端与第三走线313电连接,第一走线311的另一端与第一类像素驱动电路电连接。其中,第一走线311可以设置于第一导电层32或者第二导电层34,第三走线313和第一走线311设置于同一导电层。
在一些实施例中,如图8A、图9A、图10A、图7A和图7B所示,导电层还设置有连接部36,用于将连接走线31与阳极电连接,或者将连接走线31与连接走线31连接。如图7B所示,第二导电层34还包括多个第二连接部362,第一导电层32还包括多个第一连接部361。
每个第二连接部362与一个第一类阳极电连接,位于第二导电层34的连接走线31通过第二连接部362与第一类阳极电连接。第一导电层32还包括多个第一连接部361,每个第一连接部361与一个第二连接部362电连接,位于第一导电层32的连接走线31通过相连接的第一连接部361和第二连接部362,与第一类阳极电连接。
在一些示例中,如图8A、图9A、图10A所示,第一类阳极行42中包括平行设置的第一子行421和第二子行422,第二子行422包括依次设置的多个第一阳极431,各第一阳极431的中心位于同一直线上,第一子行421包括多个交替设置的第二阳极和第三阳极,各第二阳极和各第三阳极的中心位于另 一直线上。多个第二连接部362排列成多行,每行第二连接部362在衬底基板上的正投影,位于一个第一类阳极行42对应的两条直线在衬底基板上的正投影之间。也就是说,每行第二连接部362位于一个第一类阳极行42的第一子行421和第二子行422之间。
示例性地,如图7B所示,连接走线31在位于第二显示区11a的端头处均与一个连接部36连接,其中,连接部36包括位于第二导电层34的第二连接部362和位于第一导电层32的第一连接部361。第二连接部362在衬底基板上的正投影与其连接的第一类阳极在衬底基板上的正投影有交叠,从而第一类阳极通过贯穿第二绝缘层35的第二过孔351与第一类阳极连接。相连接的第一连接部361和第二连接部362在显示面板100的垂直方向上位置相对应,即二者在衬底基板10上的正投影重叠,从而第二连接部362通过贯穿第一绝缘层33的第一过孔331与第一连接部361连接。从而,通过设置连接部36,使得连接走线31与阳极的连接更加稳定。
在一些实施例中,如图10A所示,多条第一走线311和多条第三走线313位于第二导电层,相连接的第一走线311和第三走线313中,第三走线313与两个第二连接部362连接,以将两个第一阳极431连接,第一走线311与相连接的两个第二连接部362中的一者连接。其中,相连接的两个第二连接部362中,与第一走线311连接的一者,相比另一者,在衬底基板上的正投影与两个第一阳极4321电连接的第一类像素驱动电路在衬底基板上的正投影之间的距离较近。
示例性地,第一走线311位于第二导电层34,第三走线313与第一走线311位于同一导电层。第三走线313将两个第一阳极431电连接,例如,两个第一阳极431可以为相邻的两个。该相连接的两个第一阳极431中的每个均有与之对应的第二连接部362,即每个第一阳极431在第二导电层34正投影均与一个第二连接部362重叠,其中,两个第二连接部362之间设置有第三走线313,该第三走线313将两个第二连接部362连接。第一走线311与两个第二连接部362中的一个电连接,实现第一类像素驱动电路和第二连接部362的电连接。相连接的两个第二连接部362中,与第一走线311一端电连接的一者在衬底基板上正投影为第一投影,另一者在衬底基板10上正投影为第二投影,该第一走线311另一端电连接的第一类像素驱动电路在衬底基板上正投影为第三投影,第一投影与第三投影的直线距离小于第二投影与第三投影的直线距离,这样能够减小第一走线的长度。
在另一些实施例中,如图7B和图8A所示,多条第一走线311和多条第 三走线313位于第一导电层32,相连接的第一走线311和第三走线313中,第三走线313与两个第一连接部361连接,例如,两个第一阳极431可以为相邻的两个。以和两个第一阳极431连接,第一走线311与两个第一连接部361中的一者连接;其中,相连接的两个第一连接部361中,与第一走线311连接的一者,相比另一者,在衬底基板上的正投影与两个第一阳极431电连接的第一类像素驱动电路在衬底基板上的正投影之间的距离较近。
示例性地,第一走线311位于第一导电层32,第三走线313与第一走线311位于同一导电层。第三走线313将两个第一阳极431电连接,两个第一阳极431中的每个均有与之对应的第一连接部361和第二连接部362,即第一阳极431在第二导电层34的正投影与第二连接部362重叠,第一阳极431在第一导电层32的正投影与第一连接部361重叠,该第一连接部361和第二连接部362通过过孔实现电连接,其中,两个第一连接部361之间通过第三走线313连通,该第三走线313将两个第二连接部362连接。第一走线311与两个第一连接部361中的一个电连接,实现第一类像素驱动电路和第一连接部361的电连接。相连接的两个第一连接部361中,与第一走线311一端电连接的一者在衬底基板上正投影为第一投影’,另一者在衬底基板上正投影为第二投影’,该第一走线311另一端电连接的第一类像素驱动电路在衬底基板10上正投影为第三投影’,第一投影’与第三投影’的直线距离小于第二投影’与第三投影’的直线距离,这样能够减小第一走线311的长度。
上述设置,能够减小每条第一走线311的长度,提高第一走线311传输电流信号的稳定性,确保第二显示区11a的绿色子像素的发光器件正常工作。
在一些实施例中,第一走线311、第二走线312和第三走线313均包括透明导电材料。例如:第一走线311、第二走线312和第三走线313可以采用氧化铟锡或氧化铟锌。
在一些实施例中,绝缘层包括透明绝缘材料。例如第一绝缘层33或第二绝缘层35可以采用聚酰亚胺(Polyimide,PI)。
需要说明的是,在第二显示区11a的面积较小,或者制备连接走线31的工艺精度较高,连接走线31宽度能够进一步减小的情况下,可以将所有的连接走线31布置于一层导电层,也就是图7A所示的连接层仅包括一个导电层和一个绝缘层,这样可进一步减少制备过程中掩膜版的使用数量,简化工艺,同时提高第二显示区11a的光线透过率以及降低显示面板100的整体厚度,实现显示面板100的轻薄化。
本公开还提供一种显示装置1000,如图16所示,包括如上述任一实施例 中提供的显示面板100和至少一个传感器200,传感器200设置于显示面板100的非显示面侧,且传感器200在显示面板100上的正投影位于第二显示区11a。其中,传感器200采用光学传感器200。
在一些实施例中,至少一个传感器200例如为前置摄像头、接近光传感器200、3D感测模块等光学传感器200,示例性地,显示装置1000包括显示面板100和设置于显示面板100非显示面侧的前置摄像头,显示面板100的衬底基板10和驱动电路层20在第二显示区11a为透光结构,例如第二显示区11a为圆形区域,显示面板100在第二显示区11a整体透明,前置摄像头在显示面板100上的正投影位于第二显示区11a,前置摄像头的感光朝向显示装置1000的显示面侧。前置摄像头通过透明的第二显示区11a进行图像采集作业。
在一些示例中,显示装置1000还包括框架、电路板、显示驱动IC(Integrated Circuit,集成电路)以及其他电子配件等,显示面板100设置于框架内。
本公开实施例所提供的显示装置1000可以是显示不论运动(例如,视频)还是固定(例如,静止图像)的且不论文字还是的图像的任何装置。显示装置1000可以为手机、电脑、相机、视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器等。
本公开提供的显示面板100采用上述实施例提供的显示面板100,具有与上述显示面板100相同的有益效果,在此不做赘述。
本公开还提供一种显示面板100的制备方法,如图17所示,显示面板100的制备方法包括:S1~S5。
S1、提供衬底基板10。
示例性地,如图18A所示,衬底基板10可以为硅衬底或者玻璃基板,将衬底基板10划分为周边区10b和显示区10a,将显示区10a划分为第一显示区11b和第二显示区11a。
S2、在衬底基板10上形成驱动电路层20。驱动电路层20包括多个第一类像素驱动电路,多个第一类像素驱动电路设置于第一显示区10a。
示例性地,如图18B所示,在衬底基板10上依次形成半导体层22、栅极绝缘层23、栅极层24、层间绝缘层25、源漏金属层26和平坦层27,采用常规的沉积工艺以及图案化工艺形成相应膜层,例如在衬底基板10上沉积半导体材料层,采用刻蚀工艺对半导体材料层进行图案化,形成半导体层22,栅极绝缘层23、栅极层24、层间绝缘层25、源漏金属层26和平坦层27的制 备工艺可参照半导体层22的制备,半导体层22、栅极绝缘层23、栅极层24、层间绝缘层25、源漏金属层26和平坦层27组成驱动电路层20,驱动电路层20包括第一类像素驱动电路211和第二类像素驱动电路212,第一类像素驱动电路211和第二类像素驱动电路212均位于第一显示区11b,可采用像素压缩工艺将第一类像素驱动电路211制备于第二类像素驱动电路212的阵列间隙。
S3、形成连接层30。连接层30包括多条连接走线31,多条连接走线31包括第一走线311,还包括多条第二走线312。
如图18C所示,在一些实施例中,连接层30位于驱动电路层20远离衬底基板10的一侧,在S3中,在驱动电路层20远离衬底基板10依次形成导电层和绝缘层,在导电层和绝缘层中形成相应的图案,例如在导电层中形成多条连接引线。例如,在驱动电路层20远离衬底基板10依次形成第一导电层32、第一绝缘层33、第二导电层34和第二绝缘层35。
S4、形成发光器件层40。发光器件层40包括像素界定层44、阳极层43、发光膜层45和阴极层46,阳极层43包括多个阳极43a。发光器件层40中的多个发光器件41呈阵列排布,即多个阳极43a呈阵列排布。
如图18D所示,S4包括S41,S41、在连接层30远离衬底基板10一侧形成阳极层43。阳极层43包括位于第二显示区11a的多个第一类阳极43a1,多个第一类阳极43a1包括多个第一阳极431、多个第二阳极432和多个第三阳极433,相邻两个第一阳极431通过一条第一走线311与一个第一类像素驱动电路211电连接,每个第二阳极432通过一条第二走线312与一个第一类像素驱动电路211电连接,每个第三阳极433通过一条第二走线312与一个第一类像素驱动电路211电连接。同样,阳极层43还包括位于第一显示区11b的多个第二类阳极43a2,多个第二类阳极43a2包括多个第一阳极、多个第二阳极和多个第三阳极,多个第一类阳极43a1和多个第二类阳极43a2的排布方式一致。
S4还包括S42,S42、在阳极层43远离衬底基板10一侧依次形成像素界定层44、发光膜层45和阴极层46。像素界定层44包括多个开口,每个开口暴露一个阳极43a。发光膜层45包括多个发光层45a,每个发光层45a位于一个开口内,与阳极43a接触,在发光膜层45和像素界定层44远离衬底基板10一侧形成阴极层46。每个阳极43a和一个发光层45a、阴极层46位于开口内的部分形成一个发光器件41。
S5、如图18E所示,在发光器件层40远离衬底基板10的一侧形成封装 层50。封装层50包覆发光器件层40。封装层50用于对发光器件层40形成保护,能够避免发光器件层40受到外界损伤,还能阻止水氧腐蚀。
在一些实施例中,如图5和图18C所示,连接层30包括:依次设置于驱动电路层20远离衬底基板10一侧的第一导电层32、第一绝缘层33、第二导电层34、第二绝缘层35。如图19所示,S3在驱动电路层20远离衬底基板10一侧形成连接层30,包括:S31~S34。
S31、在驱动电路层20远离衬底基板10的一侧形成第一导电材料层32a,通过第一掩膜版32”对第一导电材料层32a进行图案化,形成具有图案的第一导电层32。
示例性地,如图20A~图20D所示,S31包括:
S311、如图20A所示,在驱动电路层20远离衬底基板10的一侧形成第一导电材料层32a。第一导电材料层32a为覆盖整个显示区10a的膜层。
S312、如图20A所示,在第一导电材料层32a远离衬底基板10一侧形成第一光刻胶层32’。
S313、如图20B所示,通过第一掩膜版32”对第一光刻胶层32’进行曝光,再对经过曝光的第一光刻胶层32’进行显影,从而在第一光刻胶层32’中形成对应的图案。
S314、如图20C所示,采用干法刻蚀,对第一导电材料层32a和第一光刻胶层32’进行刻蚀。
S315、如图20D所示,将第一导电层32中被第一光刻胶层32’暴露的部分去除,第一导电材料层32a中被保留的部分成为第一导电层32,第一导电层32具有图案,例如第一导电层32的图案包括多条连接走线31,例如为第一走线311和/或多条第二走线312。
S32、在第一导电层32远离衬底基板10的一侧形成第一绝缘材料层,通过第二掩膜版对第一绝缘材料层进行图案化,形成具有图案的第一绝缘层33。
如图20E~图20H所示,示例性地,在第一导电层32形成具有图案的第一绝缘层33包括:S321~S325。
S321、如图20E所示,在第一导电层32远离衬底基板10的一侧形成第一绝缘材料层33a,第一绝缘材料层33a为覆盖整个显示区10a的膜层。其中第一绝缘材料层33a可以为聚酰亚胺(Polyimide,PI)。
S322、如图20E所示,在第一绝缘材料层33a远离衬底基本10一侧形成第二光刻胶层33’。
S323、如图20F所示,通过第二掩膜版33”对第二光刻胶层33’进行曝光, 再对经过曝光的第二光刻胶层33’进行显影,从而在第二光刻胶层33’中形成对应的图案。
S324、如图20G,采用干法刻蚀,对第一绝缘材料层33a和第二光刻胶层33’进行刻蚀。
S325、如图20H所示,将第一绝缘层33中被第二光刻胶层暴露的部分去除,第一绝缘材料层33a中被保留的部分成为第一绝缘层33,第一绝缘层33具有图案,例如第一绝缘层33的图案包括多个第一过孔331。
S33、在第一绝缘层远离衬底基板的一侧形成第二导电材料层,通过第三掩膜版对第二导电材料层进行图案化,形成具有图案的第二导电层。
如图20I~图20L所示,示例性地,在第一绝缘层33远离衬底基板10的一侧形成具有图案的第二导电层34包括:S331~S334。
S331、如图20I所示,在第二导电层32远离衬底基板10的一侧形成第二导电材料层34a。第二导电材料层34a为覆盖整个显示区10a的膜层。
S332、如图20I所示,在第二导电材料层34a远离衬底基板10一侧形成第三光刻胶层34’。
S333、如图20J所示,通过第三掩膜版34”对第三光刻胶层34’进行曝光,再对经过曝光的第三光刻胶层34’进行显影,从而在第三光刻胶层34’中形成对应的图案。
S334、如图20K所示,采用干法刻蚀,对第二导电材料层和第三光刻胶层34’进行刻蚀。
S335、如图20L所示,将第二导电层34中被第三光刻胶层暴露的部分去除,第二导电材料层中被保留的部分成为第二导电层34,第二导电层34具有图案,例如第二导电层34的图案包括多条第一走线和/或多条第二走线。
S34、在第二导电层远离衬底基板的一侧形成第二绝缘材料层,通过第四掩膜版对第二绝缘材料层进行图案化,形成具有图案的第二绝缘层。
如图20M~图20P所示,示例性地,在第二导电层34远离衬底基板10的一侧形成具有图案的第二绝缘层35包括:S341~S34。
S341、如图20M所示,在第二导电层34远离衬底基板10的一侧形成第二绝缘材料层35a,第二绝缘材料层35a为覆盖整个显示区10a的膜层。其中第二绝缘材料层35a可以为聚酰亚胺(Polyimide,PI)。
S342、如图20M所示,在第二绝缘材料层35a远离衬底基本10一侧形成第四光刻胶层35’。
S343、如图20N所示,通过第四掩膜版35”对第四光刻胶层35’进行曝光, 再对经过曝光的第四光刻胶层35’进行显影,从而在第四光刻胶层35’中形成对应的图案。
S344、如图20O,采用干法刻蚀,对第二绝缘材料层35a和第四光刻胶层35’进行刻蚀。
S345、如图20P所示,将第二绝缘层35中被第四光刻胶层暴露的部分去除,第二绝缘材料层中被保留的部分成为第二绝缘层35,第二绝缘层35具有图案,例如第二绝缘层35的图案包括多个第二过孔351。
本公开提供的显示面板100的制备方法,用于制备如图5所示的显示面板,由于连接层仅包括两个导电层和两个绝缘层,在制备连接层的过程中,采用四道掩膜版进行了四次图案化操作,减少了掩膜版的使用次数,简化了制备工艺,能提高效率进而提高产能。另外可减薄第二显示区中光学传感器透光的厚度,提高光线穿过效率,提升光学传感器的工作性能,且保证显示面板的显示质量。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (17)
- 一种显示面板,包括显示区,所述显示区包括第一显示区和第二显示区;所述显示面板包括:衬底基板;设置于所述衬底基板一侧的驱动电路层,所述驱动电路层包括位于所述第一显示区的多个第一类像素驱动电路;连接层,所述连接层包括多条连接走线,其中,所述多条连接走线包括多条第一走线;阳极层,所述阳极层包括位于所述第二显示区的多个第一类阳极;所述多个第一类阳极包括多个第一阳极,至少两个所述第一阳极通过所述第一走线与一个所述第一类像素驱动电路电连接。
- 根据权利要求1所述的显示面板,其中,所述多条连接走线还包括多条第三走线,所述第三走线连接至少两个所述第一阳极;所述第一走线连接一条所述第三走线和一个所述第一类像素驱动电路,以使所述至少两个所述第一阳极与所述第一类像素驱动电路电连接。
- 根据权利要求1或2所述的显示面板,其中,所述多个第一类阳极还包括多个第二阳极和多个第三阳极,所述多条连接走线还包括多条第二走线;所述第二阳极通过所述第二走线与一个所述第一类像素驱动电路电连接,所述第三阳极通过所述第二走线与一个所述第一类像素驱动电路电连接。
- 根据权利要求3所述的显示面板,其中,至少两个所述第一阳极为一个第一阳极组,相邻的一个第一阳极组、一个第二阳极和一个第三阳极中,与所述第一阳极组电连接的第一走线的长度,小于与所述第二阳极电连接的第二走线的长度,且小于与所述第三阳极电连接的第二走线的长度。
- 根据权利要求2所述的显示面板,其中,所述连接层设置于所述驱动电路层远离所述衬底基板一侧;所述阳极层设置于所述连接层远离所述衬底基板一侧。
- 根据权利要求5所述的显示面板,其中,所述连接层包括至少一层导电层和至少一层绝缘层,且每层导电层远离所述衬底基板一侧均设置有所述一层绝缘层。
- 根据权利要求6所述的显示面板,其中,所述连接层包括:第一导电层,设置于所述驱动电路层远离所述衬底基板一侧;第一绝缘层,设置于所述第一导电层远离所述衬底基板一侧;第二导电层,设置于所述第一绝缘层远离所述衬底基板一侧;第二绝缘层,设置于所述第二导电层远离所述衬底基板一侧;其中,所述第一导电层包括多条第一走线和/或多条第二走线,所述第二导电层包括多条第一走线和/或多条第二走线;所述多条连接走线还包括多条第三走线,相连接的第三走线与第一走线位于同一导电层;所述第一绝缘层中具有第一过孔,所述第二绝缘层中具有第二过孔,所述第一导电层通过所述第一过孔与所述第二导电层电连接,所述第二导电层通过所述第二过孔与所述阳极层电连接。
- 根据权利要求1~7中任一项所述的显示面板,其中,所述多个第一类阳极排列成多个第一类阳极行,至少一个所述第一类阳极行包括排成一行的至少两个第一阳极、至少一个第二阳极和至少一个第三阳极;所述第一类阳极行中的至少两个所述第一阳极与所述第一走线电连接;或者,所述多个第一类阳极排列成多个第一类阳极列,至少一个所述第一类阳极列包括排成一列的至少两个第一阳极、至少一个第二阳极和至少一个第三阳极;所述第一类阳极列中的至少两个所述第一阳极与所述第一走线电连接。
- 根据权利要求8所述的显示面板,其中,至少一个每个第一类阳极行按照第二阳极、第一阳极、第三阳极和第一阳极的次序循环设置;所述多条连接走线排列成多个走线组,所述走线组包括至少一条第一走线和至少两条第二走线;所述多条连接走线沿第一方向延伸,所述第一方向为所述多个阳极排列的行方向;在所述走线组中,所述第一走线与所述第一类阳极行中的至少两个所述第一阳极对应连接,所述第二走线与所述第一类阳极行中的一个所述第二阳极或一个所述第三阳极对应连接;或者,在所述走线组中,所述第一走线与所述第一类阳极行中的至少两个所述第一阳极对应连接,所述走线组中的至少两条第二走线包括至少一条第一子走线和至少一条第二子走线,所述第一子走线与所述第一类阳极行的一个第二阳极或一个第三阳极对应连接,所述第二子走线与,和所述第一类阳极行 相邻的另一个第一类阳极行中的一个第二阳极或一个第三阳极电连接。
- 根据权利要求8所述的显示面板,其中,至少一个所述第一类阳极列按照第二阳极、第一阳极、第三阳极和第一阳极的次序循环设置;所述多条连接走线排列成多个走线组,所述走线组包括至少一条第一走线和至少两条第二走线,所述多条连接走线沿第二方向延伸,所述第二方向为所述多个阳极排列的列方向;在所述走线组中,所述第一走线与所述第一类阳极列中至少两个所述第一阳极对应连接,所述第二走线与所述第一类阳极列中的一个所述第二阳极或一个所述第三阳极对应连接;或者,在所述走线组中,所述第一走线与所述第一类阳极列中的至少两个所述第一阳极对应连接,所述走线组中的至少两条第二走线包括至少一条第一子走线和至少一条第二子走线,所述第一子走线与所述第一类阳极列的一个所述第二阳极或一个所述第三阳极对应连接,所述第二子走线与,另一个所述第一类阳极列中的一个所述第二阳极或一个所述第三阳极电连接。
- 根据权利要求9或10所述的显示面板,其中,所述多个第一类像素驱动电路在所述衬底基板上的正投影,位于所述多个第一类阳极在所述衬底基板上的正投影的沿所述多条连接走线的延伸方向上的一侧或两侧。
- 根据权利要求11所述的显示面板,其中,所述第二导电层还包括多个第二连接部,所述第二连接部与所述第一类阳极电连接,位于所述第二导电层的所述连接走线通过所述第二连接部与所述第一类阳极电连接;所述第一导电层还包括多个所述第一连接部,所述第一连接部与所述第二连接部电连接,位于所述第一导电层的所述连接走线通过相连接的所述第一连接部和所述第二连接部,与所述第一类阳极电连接。
- 根据权利要求12所述的显示面板,其中,所述多条第一走线和多条第三走线位于所述第二导电层;相连接的所述第一走线和所述第三走线中,所述第三走线与相邻两个第二连接部连接,以和相邻两个第一阳极连接,所述第一走线与所述相邻两个第二连接部中的一者连接;其中,所述相邻两个第二连接部中,与所述第一走线连接的一者,相比另一者,在衬底基板上的正投影与所述相邻两个第一阳极电连接的第一 类像素驱动电路在衬底基板上的正投影之间的距离较近;或者,所述多条第一走线和多条第三走线位于所述第一导电层;相连接的第一走线和第三走线中,所述第三走线与相邻两个第一连接部连接,以和相邻两个第一阳极连接,所述第一走线与所述相邻两个第一连接部中的一者连接;其中,所述相邻两个第一连接部中,与所述第一走线连接的一者,相比另一者,在衬底基板上的正投影与所述相邻两个第一阳极电连接的第一类像素驱动电路在衬底基板上的正投影之间的距离较近。
- 根据权利要求13所述的显示面板,其中,所述驱动电路层还包括阵列排布于所述第一显示区的多个第二类像素驱动电路,所述多个第一类像素驱动电路设置于所述多个第二类像素驱动电路的阵列间隙中;所述阳极层还包括位于所述第一显示区的多个第二类阳极;所述第二类阳极与所述第二类像素驱动电路电连接。
- 一种显示装置,其中,包括:如权利要求1~14任一项所述的显示面板;至少一个传感器,所述传感器设置于所述显示面板的非显示面侧,且所述传感器在所述显示面板上的正投影位于第二显示区。
- 一种显示面板的制备方法,其中,所述显示面板包括显示区,所述显示区包括第一显示区和第二显示区;所述显示面板的制备方法包括:提供衬底基板;在所述衬底基板上形成驱动电路层;所述驱动电路层包括多个第一类像素驱动电路,所述多个第一类像素驱动电路设置于所述第一显示区;形成连接层,所述连接层包括多条连接走线,所述多条连接走线包括第一走线;形成阳极层;所述阳极层包括位于所述第二显示区的多个第一类阳极,所述多个第一类阳极包括多个第一阳极、多个第二阳极和多个第三阳极,至少两个所输送第一阳极通过所述第一走线与一个所述第一类像素驱动电路电连接,所述第二阳极通过一条所述第二走线与一个所述第一类像素驱动电路电连接,所述第三阳极通过所述第二走线与一个所述第一类像素驱动电路电连接。
- 根据权利要求16所述的显示面板的制备方法,其中,所述连接层包 括:依次设置于驱动电路层远离衬底基板一侧的第一导电层、第一绝缘层、第二导电层、第二绝缘层;在所述驱动电路层远离所述衬底基板一侧形成所述连接层,包括:在所述驱动电路层远离所述衬底基板的一侧形成第一导电材料层,通过第一掩膜版,对所述第一导电材料层进行图案化,形成具有图案的第一导电层;在所述第一导电层远离所述衬底基板的一侧形成第一绝缘材料层,通过第二掩膜版,对所述第一绝缘材料层进行图案化,形成具有图案的第一绝缘层;在所述第一绝缘层远离所述衬底基板的一侧形成第二导电材料层,通过第三掩膜版,对所述第二导电材料层进行图案化,形成具有图案的第二导电层;在所述第二导电层远离所述衬底基板的一侧形成第二绝缘材料层,通过第四掩膜版,对所述第二绝缘材料层进行图案化,形成具有图案的第二绝缘层;其中,所述第一导电层的图案包括多条第一走线和/或多条第二走线,所述第二导电层的图案包括多条第一走线和/或多条第二走线,所述第一绝缘层的图案包括第一过孔,所述第二绝缘层的图案包括第二过孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311524208.9A CN117377350A (zh) | 2022-01-30 | 2022-01-30 | 显示面板及制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2022/075193 WO2023142116A1 (zh) | 2022-01-30 | 2022-01-30 | 显示面板及制备方法、显示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311524208.9A Division CN117377350A (zh) | 2022-01-30 | 2022-01-30 | 显示面板及制备方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116918488A true CN116918488A (zh) | 2023-10-20 |
Family
ID=84336000
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311524208.9A Pending CN117377350A (zh) | 2022-01-30 | 2022-01-30 | 显示面板及制备方法、显示装置 |
CN202280000124.2A Pending CN116918488A (zh) | 2022-01-30 | 2022-01-30 | 显示面板及制备方法、显示装置 |
CN202211193942.7A Pending CN115472662A (zh) | 2022-01-30 | 2022-09-28 | 显示面板、显示模组及显示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311524208.9A Pending CN117377350A (zh) | 2022-01-30 | 2022-01-30 | 显示面板及制备方法、显示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211193942.7A Pending CN115472662A (zh) | 2022-01-30 | 2022-09-28 | 显示面板、显示模组及显示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20240196689A1 (zh) |
EP (1) | EP4340024A1 (zh) |
CN (3) | CN117377350A (zh) |
WO (2) | WO2023142116A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117377350A (zh) * | 2022-01-30 | 2024-01-09 | 京东方科技集团股份有限公司 | 显示面板及制备方法、显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009271308A (ja) * | 2008-05-07 | 2009-11-19 | Seiko Epson Corp | 表示装置および電子機器 |
JP2015043009A (ja) * | 2013-08-26 | 2015-03-05 | 株式会社ジャパンディスプレイ | 表示装置 |
CN110189639B (zh) * | 2019-06-28 | 2020-12-04 | 昆山国显光电有限公司 | 显示基板、显示面板及显示装置 |
CN111508377A (zh) * | 2020-05-29 | 2020-08-07 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
CN115224091A (zh) * | 2020-08-28 | 2022-10-21 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN112117320B (zh) * | 2020-09-30 | 2022-08-09 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
CN112103329B (zh) * | 2020-11-05 | 2021-02-02 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN112634809B (zh) * | 2020-12-24 | 2022-10-11 | 昆山国显光电有限公司 | 一种显示面板及显示装置 |
CN114373774A (zh) * | 2022-01-11 | 2022-04-19 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN117377350A (zh) * | 2022-01-30 | 2024-01-09 | 京东方科技集团股份有限公司 | 显示面板及制备方法、显示装置 |
-
2022
- 2022-01-30 CN CN202311524208.9A patent/CN117377350A/zh active Pending
- 2022-01-30 WO PCT/CN2022/075193 patent/WO2023142116A1/zh active Application Filing
- 2022-01-30 CN CN202280000124.2A patent/CN116918488A/zh active Pending
- 2022-01-30 EP EP22922942.2A patent/EP4340024A1/en active Pending
- 2022-09-28 CN CN202211193942.7A patent/CN115472662A/zh active Pending
-
2023
- 2023-01-29 WO PCT/CN2023/073704 patent/WO2023143568A1/zh active Application Filing
- 2023-01-29 US US18/554,961 patent/US20240196689A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240196689A1 (en) | 2024-06-13 |
WO2023143568A1 (zh) | 2023-08-03 |
WO2023142116A1 (zh) | 2023-08-03 |
CN115472662A (zh) | 2022-12-13 |
EP4340024A1 (en) | 2024-03-20 |
CN117377350A (zh) | 2024-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180269268A1 (en) | Organic light-emitting display panel and electronic device | |
US11925079B2 (en) | Display panel and display device | |
WO2021218030A1 (zh) | 显示基板及显示装置 | |
US20230371324A1 (en) | Display panel and display device | |
WO2021217994A1 (zh) | 显示基板及显示装置 | |
KR20210002102A (ko) | 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스 | |
WO2022088030A1 (zh) | 显示基板、显示面板及显示装置 | |
CN114830221A (zh) | 显示面板及显示装置 | |
WO2023142116A1 (zh) | 显示面板及制备方法、显示装置 | |
US20240147785A1 (en) | Display Substrate and Preparation Method Therefor, and Display Apparatus | |
US20230157099A1 (en) | Display substrate, preparation method thereof, and display device | |
CN112269488B (zh) | 触控基板及其制备方法、显示装置 | |
US12013718B2 (en) | Touch sensor layer, touch screen, and display apparatus | |
US12002817B2 (en) | Display substrate, method for manufacturing same, and display device | |
CN114094030B (zh) | 显示基板及其制备方法、显示面板、显示装置 | |
WO2023206138A1 (zh) | 显示基板和显示装置 | |
WO2022088031A1 (zh) | 显示基板、显示面板及显示装置 | |
CN115413370B (zh) | 显示基板及显示装置 | |
WO2023150902A1 (zh) | 显示面板及显示装置 | |
US20240213266A1 (en) | Display substrate and display device | |
CN113707701B (zh) | 显示面板及显示装置 | |
US20240107829A1 (en) | Display panel and display device | |
WO2023142071A1 (zh) | 阵列基板、显示面板及显示装置 | |
US20230032526A1 (en) | Display substrate and display apparatus | |
US20240188357A1 (en) | Display substrate and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |