CN116913875A - 一种晶圆级3d堆叠结构及其制作方法 - Google Patents

一种晶圆级3d堆叠结构及其制作方法 Download PDF

Info

Publication number
CN116913875A
CN116913875A CN202310932111.5A CN202310932111A CN116913875A CN 116913875 A CN116913875 A CN 116913875A CN 202310932111 A CN202310932111 A CN 202310932111A CN 116913875 A CN116913875 A CN 116913875A
Authority
CN
China
Prior art keywords
wafer
passivation layer
main
target pattern
rdl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310932111.5A
Other languages
English (en)
Inventor
蒋兴龙
马书英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN202310932111.5A priority Critical patent/CN116913875A/zh
Publication of CN116913875A publication Critical patent/CN116913875A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种晶圆级3D堆叠结构及其制作方法，该晶圆级3D堆叠结构包括主IC晶圆，主IC晶圆正面设第一钝化层，第一钝化层上设目标图形线路RDL，目标图形线路RDL上设第二钝化层，第二钝化层上设目标图形线路UBM，主IC晶圆背面设TSV通孔且其内形成第三钝化层，主IC晶圆背面设第四钝化层，第四钝化层内设目标图形RDL，器件与目标图形RDL相连，塑封层将第三钝化层、第四钝化层和器件包裹在主IC晶圆背面。本发明中，通过TSV通孔和晶圆级封装技术将若干器件集成封装在主IC晶圆上，集成后的封装面积与晶圆面积相同，能够提高晶圆的面积利用率，使封装面积更小，相同的面积可以贴装更多器件，显著提升产品性能。

Description

一种晶圆级3D堆叠结构及其制作方法
技术领域
本发明属于半导体封装技术领域，具体涉及一种晶圆级3D堆叠结构及其制作方法。
背景技术
现有集成电路封装中，多芯片或芯片与无源器件在晶圆上的贴装方式均为平铺SMT，晶圆的面积利用率较低，且封装面积较大，一张晶圆上能够贴的器件的数量有限，由于封装面积受限导致产品性能不能得到有效提升。
发明内容
为解决现有技术中存在的技术问题，本发明的目的在于提供一种晶圆级3D堆叠结构及其制作方法。
为实现上述目的，达到上述技术效果，本发明采用的技术方案为：
一种晶圆级3D堆叠结构，包括：
主IC晶圆；
第一钝化层；
目标图形线路RDL；
第二钝化层；
目标图形线路UBM；
第三钝化层；
目标图形RDL；
第四钝化层；
器件；
塑封层；
焊球；
所述主IC晶圆正面设置有第一钝化层，所述第一钝化层的Pad开口处设置有目标图形线路RDL，所述目标图形线路RDL上设置有第二钝化层，所述第二钝化层上设置有目标图形线路UBM，所述目标图形线路UBM上设置有焊球，所述主IC晶圆背面设置有TSV通孔且其内沉积形成第三钝化层，所述主IC晶圆背面设置有第四钝化层，所述第四钝化层内设置有目标图形RDL，所述器件与目标图形RDL相连，所述塑封层将第三钝化层、目标图形RDL、第四钝化层和器件包裹在主IC晶圆背面。
进一步的，所述器件包括辅助IC和无源器件，所述辅助IC和无源器件与目标图形RDL相连。
本发明还公开了一种晶圆级3D堆叠结构的制作方法，包括以下步骤：
先对主IC晶圆进行前处理，随后在主IC晶圆表面形成第一钝化层，同时在Pad位置形成开口；再在第一钝化层上进行金属重布线，形成目标图形线路RDL，再制备出第二钝化层，同时在目标图形线路RDL上的特定位置做出开口；在第二钝化层上进行金属重布线，形成目标图形线路UBM；
将主IC晶圆正面与玻璃进行临时键合，再从背面将主IC晶圆减薄至指定厚度；
在主IC晶圆背面制作出TSV通孔，并在硅表面及孔内沉积第三钝化层；
在主IC晶圆背面进行金属重布线，形成目标图形RDL，再形成第四钝化层，同时在目标图形RDL上的特定位置做出开口；
将若干器件倒装贴装到主IC晶圆背面进行焊接；
将塑封材料融化后均匀地覆盖在主IC晶圆背面，最终使主IC晶圆背面形成一个平整的有固定厚度的塑封材料平面；
解键合，将玻璃与主IC晶圆进行分离；
植焊球，通过晶圆切割将整片晶圆切割成单颗封装体。
进一步的，所述第一钝化层、第二钝化层、第四钝化层分别采用感光钝化胶材料，通过涂布、曝光、显影、烘烤的方式形成。
进一步的，在第一钝化层上进行金属重布线时，先沉积一层种子层，再电镀至目标厚度，再在表面做一层光刻胶，通过曝光、显影的方式形成光刻图形线路，再刻蚀种子层，最终形成目标图形线路RDL。
进一步的，所述TSV通孔通过光刻形成。
进一步的，所述TSV通孔的形成步骤包括：
光刻过程中需先在主IC晶圆背面涂一层光刻胶，通过曝光、显影的方式将需要刻蚀的部分做出胶开口，刻蚀过程中通过气体刻蚀的方式将胶开口位置的硅刻蚀去除，TSV通孔底部为需要连接信号的芯片功能层，再通过化学气相沉积的方式整面性沉积一层钝化材料，并通过气体刻蚀的方式将孔底钝化层打开。
进一步的，所述器件包括辅助IC和无源器件，所述辅助IC和无源器件均倒装贴装到主IC晶圆背面进行焊接，所述辅助IC和无源器件的焊接点与目标图形RDL的焊盘开口位置对齐，通过回流的方式使辅助IC和无源器件与焊盘进行焊接连接。
进一步的，所述主IC晶圆正面与玻璃之间使用临时键合材料进行临时键合。
进一步的，解键合时，通过激光的方式将临时键合材料及玻璃与主IC晶圆进行分离。
进一步的，通过印刷锡膏或植球的方式在主IC晶圆的目标图形线路UBM上制作焊球。
与现有技术相比，本发明的有益效果为：
本发明公开了一种晶圆级3D堆叠结构及其制作方法，该晶圆级3D堆叠结构包括：主IC晶圆；第一钝化层；目标图形线路RDL；第二钝化层；目标图形线路UBM；第三钝化层；目标图形RDL；第四钝化层；器件；塑封层；焊球；主IC晶圆正面设置有第一钝化层，第一钝化层的Pad开口处设置有目标图形线路RDL，目标图形线路RDL上设置有第二钝化层，第二钝化层上设置有目标图形线路UBM，目标图形线路UBM上设置有焊球，主IC晶圆背面设置有TSV通孔且其内沉积形成第三钝化层，主IC晶圆背面设置有第四钝化层，第四钝化层内设置有目标图形RDL，器件与目标图形RDL相连，塑封层将第三钝化层、目标图形RDL、第四钝化层和器件包裹在主IC晶圆背面。本发明中，在主IC晶圆背面设置TSV通孔，通过TSV通孔将芯片功能层信号引到芯片背面，并通过金属重布线使焊盘位置按需求进行排布，通过TSV通孔和晶圆级封装技术将若干器件集成封装在较大主IC晶圆上，集成后的封装面积与晶圆面积相同，能够提高晶圆的面积利用率，使封装面积更小，相同的面积可以贴装更多器件，显著提升产品性能。
附图说明
图1为本发明的一种晶圆级3D堆叠结构的制作方法的步骤1)的结构示意图；
图2为本发明的一种晶圆级3D堆叠结构的制作方法的步骤2)的结构示意图；
图3为本发明的一种晶圆级3D堆叠结构的制作方法的步骤3)的结构示意图；
图4为本发明的一种晶圆级3D堆叠结构的制作方法的步骤4)的结构示意图；
图5为本发明的一种晶圆级3D堆叠结构的制作方法的步骤5)的结构示意图；
图6为本发明的一种晶圆级3D堆叠结构的制作方法的步骤6)的结构示意图；
图7为本发明的一种晶圆级3D堆叠结构的制作方法的步骤7)的结构示意图。
图8为本发明的一种晶圆级3D堆叠结构的制作方法的步骤8)的结构示意图。
图9为本发明的一种晶圆级3D堆叠结构的制作方法的步骤9)的结构示意图。
图10为本发明的一种晶圆级3D堆叠结构的制作方法的步骤10)的结构示意图。
图11为本发明的一种晶圆级3D堆叠结构的制作方法的步骤11)的结构示意图。
图12为本发明的一种晶圆级3D堆叠结构的制作方法的步骤12)的结构示意图。
图13为本发明的一种晶圆级3D堆叠结构的制作方法的步骤13)的结构示意图。
图14为本发明的一种晶圆级3D堆叠结构的制作方法的步骤14)的结构示意图。
具体实施方式
下面对本发明进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
如图1-14所示，一种晶圆级3D堆叠结构，包括：
主IC晶圆1；
第一钝化层2；
目标图形线路RDL 3；
第二钝化层4；
目标图形线路UBM 5；
第三钝化层8；
目标图形RDL 9；
第四钝化层10；
辅助IC 11；
无源器件12；
塑封层13；
焊球14；
其中，主IC晶圆1正面设置有第一钝化层2，第一钝化层2的Pad开口处设置有目标图形线路RDL 3，目标图形线路RDL 3上设置有第二钝化层4，第二钝化层4上设置有目标图形线路UBM 5，目标图形线路UBM 5上设置有焊球14，主IC晶圆1背面设置有TSV通孔且其内沉积形成第三钝化层8，主IC晶圆1背面设置有第四钝化层10，第四钝化层10内设置有目标图形RDL 9，辅助IC 11和无源器件12与目标图形RDL 9相连，塑封层13将第三钝化层8、目标图形RDL 9、第四钝化层10、辅助IC 11、无源器件12包裹在主IC晶圆1背面。
一种晶圆级3D堆叠结构的制作方法，包括以下步骤：
1)如图1所示，将主IC晶圆1进行表面清洗；
2)如图2所示，使用感光钝化胶材料，通过涂布、曝光、显影、烘烤的方式在主IC晶圆1表面形成第一钝化层2，同时在Pad位置形成开口；
3)如图3所示，在第一钝化层2上采用金属重布线(RDL)的方式将Pad引线延伸出来。重布线时，先沉积一层种子层，如Ti/Cu，再电镀至目标Cu厚，然后在Cu表面做一层光刻胶，通过曝光、显影的方式形成光刻图形线路，再刻蚀Ti/Cu种子层，最终形成目标图形线路RDL 3；
4)如图4所示，使用感光钝化胶材料，通过曝光、显影、烘烤的方式在步骤3)所得半成品表面形成第二钝化层4，同时在目标图形线路RDL 3上的特定位置做出开口；
5)如图5所示，在第二钝化层4上采用金属重布线(RDL)的方式制作目标图形线路UBM 5。重布线时，先沉积一层种子层，如Ti/Cu，再电镀至目标Cu厚，然后在Cu表面做一层光刻胶，通过涂布、曝光、显影的方式形成光刻图形线路，再刻蚀Ti/Cu种子层，最终形成目标图形线路UBM 5；
6)如图6所示，使用临时键合材料6将主IC晶圆1的正面与玻璃7进行临时键合；
7)如图7所示，从背面将主IC晶圆1减薄至指定厚度；
8)如图8所示，通过光刻和干法刻蚀工艺，在主IC晶圆1背面制作出TSV通孔，并在硅表面及孔内沉积一层第三钝化层8；光刻过程中需先在主IC晶圆1背面涂一层光刻胶，通过曝光、显影的方式将需要刻蚀的部分做出胶开口，刻蚀过程中通过气体刻蚀的方式将胶开口位置的硅刻蚀去除，通孔底部为需要连接信号的芯片功能层；再通过化学气相沉积的方式整面性沉积一层钝化材料，并通过气体刻蚀的方式将孔底钝化层打开；
9)如图9所示，在主IC晶圆1背面采用金属重布线(RDL)的方式制作目标图形RDL9。重布线时，先沉积一层种子层，如Ti/Cu，再电镀至目标Cu厚，然后在Cu表面做一层光刻胶，通过涂布、曝光、显影的方式形成光刻图形线路，再刻蚀Ti/Cu种子层，最终形成目标图形RDL 9；
10)如图10所示，使用感光钝化胶材料，通过曝光、显影、烘烤的方式在主IC晶圆1背面形成第四钝化层10，同时在目标图形RDL 9上的特定位置做出开口；
11)如图11所示，晶圆级FC过程：将辅助IC 11、无源器件12倒装贴装到主IC晶圆1背面进行焊接，倒装过程使用晶圆级贴片设备使辅助IC 11、无源器件12的焊接点与目标图形RDL 9的焊盘开口位置对齐，再通过回流的方式使辅助IC 11、无源器件12与焊盘进行焊接连接；
12)如图12所示，晶圆级塑封过程：通过晶圆级塑封设备，将形成塑封层13的塑封材料融化后均匀地覆盖在主IC晶圆1背面，并填充在辅助IC 11、无源器件12中间，最终使主IC晶圆1背面形成一个平整的有固定厚度的塑封材料平面；
13)如图13所示，解键合过程，通过激光的方式将临时键合材料6及玻璃7与主IC晶圆1进行分离；
14)如图14所示，通过印刷锡膏或植球的方式在主IC晶圆1的正面目标图形线路UBM 5上制作焊球14，最后通过晶圆切割将整片晶圆切割成单颗封装体。
本发明未具体描述的部分或结构采用现有技术或现有产品即可，在此不做赘述。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种晶圆级3D堆叠结构，其特征在于，包括：
主IC晶圆；
第一钝化层；
目标图形线路RDL；
第二钝化层；
目标图形线路UBM；
第三钝化层；
目标图形RDL；
第四钝化层；
器件；
塑封层；
焊球；
所述主IC晶圆正面设置有第一钝化层，所述第一钝化层的Pad开口处设置有目标图形线路RDL，所述目标图形线路RDL上设置有第二钝化层，所述第二钝化层上设置有目标图形线路UBM，所述目标图形线路UBM上设置有焊球，所述主IC晶圆背面设置有TSV通孔且其内沉积形成第三钝化层，所述主IC晶圆背面设置有第四钝化层，所述第四钝化层内设置有目标图形RDL，所述器件与目标图形RDL相连，所述塑封层将第三钝化层、目标图形RDL、第四钝化层和器件包裹在主IC晶圆背面。
2.根据权利要求1所述的一种晶圆级3D堆叠结构，其特征在于，所述器件包括辅助IC和无源器件，所述辅助IC和无源器件与目标图形RDL相连。
3.根据权利要求1或2所述的一种晶圆级3D堆叠结构的制作方法，其特征在于，包括以下步骤：
先对主IC晶圆进行前处理，随后在主IC晶圆表面形成第一钝化层，同时在Pad位置形成开口；再在第一钝化层上进行金属重布线，形成目标图形线路RDL，再制备出第二钝化层，同时在目标图形线路RDL上的特定位置做出开口；在第二钝化层上进行金属重布线，形成目标图形线路UBM；
将主IC晶圆正面与玻璃进行临时键合，再从背面将主IC晶圆减薄至指定厚度；
在主IC晶圆背面制作出TSV通孔，并在硅表面及孔内沉积第三钝化层；
在主IC晶圆背面进行金属重布线，形成目标图形RDL，再形成第四钝化层，同时在目标图形RDL上的特定位置做出开口；
将若干器件倒装贴装到主IC晶圆背面进行焊接；
将塑封材料融化后均匀地覆盖在主IC晶圆背面，最终使主IC晶圆背面形成一个平整的有固定厚度的塑封材料平面；
解键合，将玻璃与主IC晶圆进行分离；
植焊球，通过晶圆切割将整片晶圆切割成单颗封装体。
4.根据权利要求3所述的一种晶圆级3D堆叠结构的制作方法，其特征在于，所述第一钝化层、第二钝化层、第四钝化层分别采用感光钝化胶材料。
5.根据权利要求3所述的一种晶圆级3D堆叠结构的制作方法，其特征在于，所述TSV通孔通过光刻形成。
6.根据权利要求5所述的一种晶圆级3D堆叠结构的制作方法，其特征在于，所述TSV通孔的形成步骤包括：
光刻过程中，需先在主IC晶圆背面涂一层光刻胶，通过曝光、显影的方式将需要刻蚀的部分做出胶开口，刻蚀过程中通过气体刻蚀的方式将胶开口位置的硅刻蚀去除，TSV通孔底部为需要连接信号的芯片功能层，再通过化学气相沉积的方式整面性沉积一层钝化材料，并通过气体刻蚀的方式将孔底钝化层打开。
7.根据权利要求3所述的一种晶圆级3D堆叠结构的制作方法，其特征在于，所述器件包括辅助IC和无源器件，所述辅助IC和无源器件均倒装贴装到主IC晶圆背面进行焊接，所述辅助IC和无源器件的焊接点与目标图形RDL的焊盘开口位置对齐，通过回流的方式使辅助IC和无源器件与焊盘进行焊接连接。
8.根据权利要求3所述的一种晶圆级3D堆叠结构的制作方法，其特征在于，所述主IC晶圆正面与玻璃之间使用临时键合材料进行临时键合。
9.根据权利要求8所述的一种晶圆级3D堆叠结构的制作方法，其特征在于，解键合时，通过激光的方式将临时键合材料及玻璃与主IC晶圆进行分离。
10.根据权利要求3所述的一种晶圆级3D堆叠结构的制作方法，其特征在于，通过印刷锡膏或植球的方式在主IC晶圆的目标图形线路UBM上制作焊球。
CN202310932111.5A 2023-07-27 2023-07-27 一种晶圆级3d堆叠结构及其制作方法 Pending CN116913875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310932111.5A CN116913875A (zh) 2023-07-27 2023-07-27 一种晶圆级3d堆叠结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310932111.5A CN116913875A (zh) 2023-07-27 2023-07-27 一种晶圆级3d堆叠结构及其制作方法

Publications (1)

Publication Number Publication Date
CN116913875A true CN116913875A (zh) 2023-10-20

Family

ID=88357981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310932111.5A Pending CN116913875A (zh) 2023-07-27 2023-07-27 一种晶圆级3d堆叠结构及其制作方法

Country Status (1)

Country Link
CN (1) CN116913875A (zh)

Similar Documents

Publication Publication Date Title
US8884431B2 (en) Packaging methods and structures for semiconductor devices
CN107689333B (zh) 半导体封装件及其形成方法
TWI654726B (zh) 具有虛設連接器的半導體封裝及其形成方法
US9418969B2 (en) Packaged semiconductor devices and packaging methods
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US9373610B2 (en) Process for forming package-on-package structures
US11211261B2 (en) Package structures and methods for forming the same
US20190122929A1 (en) Methods of packaging semiconductor devices and structures thereof
CN108538781B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装（ewlb）
CN109786350B (zh) 半导体封装件和方法
US9559071B2 (en) Mechanisms for forming hybrid bonding structures with elongated bumps
KR102434823B1 (ko) 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
CN108666214A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US10832999B2 (en) Packaging methods for semiconductor devices comprising forming trenches in separation regions between adjacent packaging substrates
CN110970381B (zh) 半导体器件和形成半导体器件的方法
KR102506101B1 (ko) 반도체 디바이스 및 제조 방법
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
TWI797904B (zh) 形成半導體封裝件的方法及半導體封裝件
KR20230157864A (ko) 집적 회로 패키지 및 그 형성 방법
CN116913875A (zh) 一种晶圆级3d堆叠结构及其制作方法
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
CN221041107U (zh) 半导体封装
US11133283B2 (en) Integrated fan-out device
TW202343733A (zh) 半導體裝置和形成嵌入式再分佈層的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination