CN116897389A - 具有减小的温度亮度敏感性的显示器 - Google Patents

Abstract

显示器可包括像素阵列。该阵列中的每个像素可包括驱动晶体管、发射晶体管、数据加载晶体管、栅极电压设置晶体管、初始化晶体管、阳极复位晶体管、存储电容器和任选的电流提升电容器。数据刷新可包括初始化阶段、阈值电压采样阶段和数据编程阶段。该阈值电压采样阶段可比该数据编程阶段长得多以减少该阈值电压采样阶段期间的电流采样电平，这有助于减小显示器亮度对温度变化的敏感性。

Description

具有减小的温度亮度敏感性的显示器

本申请要求于2021年5月11日提交的美国专利申请17/317,128号以及于2021年3月4日提交的美国临时专利申请63/156,612号的优先权，这些专利申请据此全文以引用方式并入本文。

背景技术

本公开整体涉及具有显示器的电子设备，并且更具体地涉及显示器诸如有机发光二极管(OLED)显示器。

电子设备通常包括显示器。例如，蜂窝电话和便携式计算机典型地包括用于向用户呈现图像内容的显示器。OLED显示器具有基于发光二极管的显示器像素阵列。在这种类型的显示器中，每个显示器像素包括发光二极管和用于控制向发光二极管施加数据信号以产生光的相关联的薄膜晶体管。为电子设备设计令人满意的OLED显示器可能具有挑战性。

发明内容

电子设备可包括具有显示器像素阵列的显示器。显示器像素可以是有机发光二极管显示器像素。每个显示器像素可至少包括发射光的有机发光二极管(OLED)和用于控制该像素的操作的相关联的薄膜晶体管以帮助减小显示器的温度亮度敏感性。

根据一些实施方案，提供一种显示器，其包括栅极驱动器电路和耦接到该栅极驱动器电路的像素阵列。该阵列中的至少一个像素可包括：发光二极管，该发光二极管具有阳极端子；驱动晶体管，该驱动晶体管与该发光二极管串联耦接，该驱动晶体管具有栅极端子、第一源极-漏极端子和第二源极-漏极端子；数据加载晶体管，该数据加载晶体管具有耦接到该驱动晶体管的该栅极端子的第一源极-漏极端子、耦接到数据线的第二源极-漏极端子、和被配置为从该栅极驱动器电路接收第一扫描信号的栅极端子；和栅极电压设置晶体管，该栅极电压设置晶体管具有耦接到该驱动晶体管的该栅极端子的第一源极-漏极端子、被配置为接收参考电压的第二源极-漏极端子、和被配置为从该栅极驱动器电路接收第二扫描信号的栅极端子。该栅极驱动器电路可被配置为在阈值电压采样阶段期间，断言该第二扫描信号，以及在数据编程阶段期间，断言该第一扫描信号。该数据编程阶段可具有第一持续时间，并且该阈值电压采样阶段可具有大于该第一持续时间的第二持续时间。该第二持续时间可比该第一持续时间长至少五到二十倍。

该至少一个像素还可包括阳极复位晶体管，该阳极复位晶体管具有耦接到该发光二极管的该阳极端子的第一源极-漏极端子、被配置为接收阳极复位电压的第二源极-漏极端子、和被配置为从该栅极驱动器电路接收第三扫描信号的栅极端子。该至少一个像素还可包括初始化晶体管，该初始化晶体管具有耦接到该驱动晶体管的该第二源极-漏极端子的第一源极-漏极端子、被配置为接收初始化电压的第二源极-漏极端子、和被配置为接收该第三扫描信号的栅极端子。该栅极驱动器电路可被配置为在初始化阶段期间断言该第二扫描信号和该第三扫描信号。该至少一个像素还可包括：第一发射晶体管，该第一发射晶体管耦接在正电源线和该驱动晶体管的该第一源极-漏极端子之间；和第二发射晶体管，该第二发射晶体管耦接在该驱动晶体管的该第二源极-漏极端子和该阳极端子之间。该第一发射晶体管和该第二发射晶体管可具有被配置为从该栅极驱动器电路接收发射信号的栅极端子，其中该栅极驱动器电路被配置为在该阈值电压采样阶段期间断言该发射信号。该至少一个像素内的所有晶体管可为半导体氧化物晶体管。

根据一些实施方案，提供了一种操作显示器的方法。该显示器可包括栅极驱动器电路和像素阵列，该像素阵列中的每个像素至少包括发光二极管、驱动晶体管、数据加载晶体管、栅极电压设置晶体管和存储电容器。该方法可包括：在阈值电压采样阶段期间，通过用该栅极驱动器电路断言第二扫描信号以激活该栅极电压设置晶体管来将该驱动晶体管的阈值电压采样到该存储电容器上；以及在数据编程阶段期间，通过用该栅极驱动器电路断言第一扫描信号以激活该数据加载晶体管来将数据加载到该存储电容器上。在数据刷新操作期间，该数据编程阶段可在该阈值电压采样阶段之后进行。该阈值电压采样阶段可具有比该数据编程阶段的持续时间长至少十到二十倍的持续时间。

该方法还可包括在初始化阶段期间，通过用该栅极驱动器电路断言第三扫描信号以激活该阳极复位晶体管来复位该发光二极管的阳极。该方法还可包括在该初始化阶段期间，通过用该栅极驱动器电路断言该第三扫描信号以激活该初始化晶体管来向该驱动晶体管施加偏置电压。每个像素可包括一个或两个发射晶体管。该发射晶体管中的至少一者可在该初始化阶段期间被去激活并且在该阈值电压采样阶段期间被激活。

根据一些实施方案，提供了一种显示器像素，包括：发光二极管，该发光二极管具有阳极端子；驱动晶体管，该驱动晶体管与该发光二极管串联耦接，该驱动晶体管具有第一源极-漏极端子、第二源极-漏极端子和栅极端子；数据加载晶体管，该数据加载晶体管具有耦接到该驱动晶体管的该栅极端子的第一源极-漏极端子、耦接到数据线的第二源极-漏极端子、和被配置为接收第一扫描信号的栅极端子；栅极电压设置晶体管，该栅极电压设置晶体管具有耦接到该驱动晶体管的该栅极端子的第一源极-漏极端子、被配置为接收参考电压的第二源极-漏极端子、和被配置为接收第二扫描信号的栅极端子；发射晶体管，该发射晶体管与该发光二极管和该驱动晶体管串联耦接，该发射晶体管具有被配置为接收发射信号的栅极端子；和阳极复位晶体管，该阳极复位晶体管具有耦接到该阳极端子的第一源极-漏极端子、被配置为接收复位电压的第二源极-漏极端子、和被配置为接收第三扫描信号的栅极端子。

该显示器像素可在以下中操作：(1)初始化阶段，在该初始化阶段期间激活该栅极电压设置晶体管和该阳极复位晶体管；(2)阈值电压采样阶段，在该阈值电压采样阶段期间激活该栅极电压设置晶体管和该发射晶体管；和(3)数据编程阶段，在该数据编程阶段期间激活该数据加载晶体管。该阈值电压采样阶段可具有被选择以减轻该亮度作为温度的函数而变化的量(即，减轻该显示器的温度亮度敏感性)的持续时间。

附图说明

图1是根据一些实施方案的具有显示器的例示性电子设备的图示。

图2是根据一些实施方案的具有有机发光二极管(OLED)显示器像素阵列的例示性显示器的图示。

图3是示出根据一些实施方案的在阈值电压采样阶段期间的采样电流的图示。

图4是示出根据一些实施方案的显示器中的温度亮度敏感性如何作为阈值电压采样持续时间的函数而变化的曲线图。

图5A是根据一些实施方案的可操作以便与数据编程阶段独立地执行扩展阈值电压采样阶段的例示性显示器像素的电路图。

图5B是示出根据一些实施方案的在图5A所示的像素的刷新操作期间的相关控制波形的行为的时序图。

图5C是示出根据一些实施方案的在图5A所示的像素的垂直消隐操作期间的相关控制波形的行为的时序图。

图6是根据一些实施方案的低刷新率显示器驱动方案的图示。

图7是根据一些实施方案的具有附加电流提升电容器的例示性显示器像素的电路图。

图8A是根据一些实施方案的具有在阈值电压采样阶段期间从OLED阳极解耦的驱动晶体管源极节点的例示性显示器像素的电路图。

图8B是示出根据一些实施方案的在图8A所示的像素的刷新操作期间的相关控制波形的行为的时序图。

图8C是示出根据一些实施方案的在图8A所示的像素的垂直消隐操作期间的相关控制波形的行为的时序图。

图9是根据一些实施方案的具有短接到正电源的驱动晶体管漏极节点的例示性显示器像素的电路图。

图10是根据一些实施方案的具有短接到正电源的驱动晶体管漏极节点并且具有在初始化阶段期间被驱动到初始化电压电平的驱动晶体管源极节点的例示性显示器像素的电路图。

图11A是根据一些实施方案的具有阳极复位晶体管但缺乏独立初始化晶体管的例示性显示器像素的电路图。

图11B是示出根据一些实施方案的在图11A所示的像素的刷新操作期间的相关控制波形的行为的时序图。

图11C是示出根据一些实施方案的在图11A所示的像素的垂直消隐操作期间的相关控制波形的行为的时序图。

图12A是根据一些实施方案的具有减小数量的发射晶体管的例示性显示器像素的电路图。

图12B是示出根据一些实施方案的在图12A所示的像素的刷新操作期间的相关控制波形的行为的时序图。

图12C是示出根据一些实施方案的在图12A所示的像素的垂直消隐操作期间的相关控制波形的行为的时序图。

图13A是根据一些实施方案的仅具有五个晶体管和两个电容器的例示性显示器像素的电路图。

图13B是示出根据一些实施方案的在图13A所示的像素的刷新操作期间的相关控制波形的行为的时序图。

图14A是根据一些实施方案的仅具有五个晶体管和两个电容器的例示性显示器像素的电路图。

图14B是示出根据一些实施方案的在图13A所示的像素的刷新操作期间的相关控制波形的行为的时序图。

具体实施方式

图1中示出了可具有显示器的类型的例示性电子设备。如图1所示，电子设备10可具有控制电路16。控制电路16可包括用于支持设备10的操作的存储和处理电路。存储和处理电路可以包括存储装置，诸如硬盘驱动器存储装置、非易失性存储器(例如，被配置为形成固态驱动器的闪存存储器或其他电可编程只读存储器)、易失性存储器(例如，静态或动态随机存取存储器)、等等。控制电路16中的处理电路可以被用于控制设备10的操作。处理电路可基于一个或多个微处理器、应用处理器、微控制器、数字信号处理器、基带处理器、电源管理单元、音频芯片、专用集成电路等。

设备10中的输入-输出电路诸如输入-输出设备12可用于允许将数据提供至设备10，并且允许将数据从设备10提供至外部设备。输入-输出设备12可包括按钮、操纵杆、滚轮、触控板、小键盘、键盘、麦克风、扬声器、音频发生器、振动器、相机、传感器、发光二极管和其他状态指示器、数据端口等。用户可由通过输入-输出设备12供应命令来控制设备10的操作，并且可使用输入-输出设备12的输出资源从设备10接收状态信息和其他输出。

输入-输出设备12可包括一个或多个显示器，诸如显示器14。显示器14可为包括用于采集来自用户的触摸输入的触摸传感器的触摸屏显示器，或者显示器14可对触摸不敏感。显示器14的触摸传感器可基于电容性触摸传感器电极的阵列、声学触摸传感器结构、电阻性触摸部件、基于力的触摸传感器结构、基于光的触摸传感器，或其他合适的触摸传感器布置。

可使用控制电路16来在设备10上运行软件，诸如操作系统代码和应用程序。在设备10的操作期间，在控制电路16上运行的软件可使用显示器14中的像素阵列在显示器14上显示图像。设备10可为平板计算机、膝上型计算机、台式计算机、显示器、蜂窝电话、媒体播放器、手表设备或其他可穿戴电子设备，或其他合适的电子设备。

显示器14可以是有机发光二极管显示器或者可以是基于其他类型的显示技术的显示器。在本文中有时将其中显示器14为有机发光二极管(OLED)显示器的配置描述作为示例。然而，这仅为例示性的。如果需要，可在设备10中使用任何合适类型的显示器。

显示器14可以具有矩形形状(即，显示器14可以具有矩形覆盖区和围绕矩形覆盖区延伸的矩形周边边缘)或者可以具有其他合适的形状。显示器14可以是平面的或可具有曲线轮廓。

图2中示出了显示器14的一部分的顶视图。如图2所示，显示器14可具有在基板36上形成的像素22的阵列。基板36可由玻璃、金属、塑料、陶瓷、瓷或其他基板材料形成。像素22可通过信号路径诸如数据线D(有时被称为数据信号线、列线等)接收数据信号，并且可通过控制信号路径诸如水平控制线G(有时被称为栅极线、扫描线、发射线、行线等)接收一个或多个控制信号。显示器14中可以有任意适当数量的行和列的像素22(例如，数十个或更多、数百个或更多、或者数千个或更多)。

每个像素22可具有发光二极管26，该发光二极管在由薄膜晶体管电路诸如薄膜晶体管28和薄膜电容器形成的像素控制电路的控制下发射光24。薄膜晶体管28可以是多晶硅薄膜晶体管、半导体氧化物薄膜晶体管(诸如氧化铟镓锌晶体管)或由其他半导体形成的薄膜晶体管。像素22可包含不同颜色(例如，红色、绿色和蓝色)的发光二极管以向显示器14提供显示彩色图像的能力。

显示驱动器电路30可用于控制像素22的操作。显示驱动器电路30可由集成电路、薄膜晶体管电路和/或其他合适的电子电路形成。图2的显示驱动器电路30可包含用于通过路径32与系统控制电路诸如图1的控制电路16进行通信的通信电路。路径32可由柔性印刷电路上的迹线或其他缆线形成。在操作期间，控制电路(例如，图1的控制电路16)可为电路30提供有关将在显示器14上显示的图像的信息。

为了在显示器像素22上显示图像，显示驱动器电路30可将图像数据供应到数据线D(例如，沿像素22的列延伸的数据线)，同时通过路径38向支持显示驱动器电路诸如栅极驱动器电路34发出时钟信号和其他控制信号。如果需要，显示驱动器电路30还可将时钟信号和其他控制信号供应到显示器14的相对边缘上的栅极驱动器电路34(例如，栅极驱动器电路可形成在显示器像素阵列的多于一侧上)。

栅极驱动器电路34(有时被称为水平线控制电路或行驱动器电路)可被实现为集成电路的一部分和/或可使用薄膜晶体管电路来实现。显示器14中的水平/行控制线G可载送栅极线信号(扫描线控制信号)、发射启用控制信号和/或用于控制每行的像素的其他水平控制信号。每行像素22可存在任何合适数量的水平控制信号(例如，一个或多个行控制线、两个或更多个行控制线、三个或更多个行控制线、四个或更多个行控制线、五个或更多个行控制线等)。

图3是示出显示器像素22的一部分的图示。如图3所示，像素22可至少包括驱动晶体管诸如晶体管Tdrive、存储电容器诸如电容器Cst和发光二极管26。像素22还可包括其他晶体管，诸如数据加载晶体管、发射控制晶体管、阳极复位晶体管、初始化晶体管等。驱动晶体管Tdrive被配置为向二极管26提供驱动电流，并且具有栅极(G)端子、漏极(D)端子和源极(S)端子。用于描述晶体管的电流传导端子的术语“源极”和“漏极”端子有时是可互换的，并且在本文中可以被称为“源极-漏极”端子。存储电容器Cst可耦接到晶体管Tdrive的栅极端子并且可被配置为存储像素22的数据信号值。

在实践中，显示器像素22可经受工艺、电压和温度(PVT)变化。由于此类变化，不同显示器像素22之间的晶体管阈值电压可变化。驱动晶体管的阈值电压的变化可致使显示器像素22产生与期望图像不匹配的光量。为了减轻阈值电压变化，图3所示类型的显示器像素22可操作以支持像素内阈值电压(Vt)补偿。像素内阈值电压补偿操作(有时称为像素内Vt消除操作)通常可至少包括初始化阶段、Vt采样阶段、数据编程阶段和发射阶段(按该顺序)。在Vt采样阶段期间，可使用存储电容器Cst对晶体管Tdrive的阈值电压进行采样。随后，在发射阶段期间，从晶体管Tdrive流动到发光二极管26中的发射电流具有与采样的Vt电平抵消的项。因此，发射电流将独立于驱动晶体管阈值电压Vt并且因此将对于驱动晶体管处的Vt变化不太敏感。在Vt采样阶段期间，采样电流可流过晶体管Tdrive，如由电流Isample指示的。

采样电流电平Isample可影响显示器对温度的敏感性。例如，显示器的亮度可作为温度的函数而变化。这种变化在本文中被定义为温度亮度敏感性。实验已经表明，较高采样电流电平转化为较高温度亮度敏感性，特别是在低灰度级处，而针对低灰度级，较低采样电流电平转化为较低温度亮度敏感性。温度亮度敏感性可被定义为响应于预定温度变化的显示器亮度的百分比变化。通常期望保持温度亮度敏感性尽可能接近零以最小化显示器对温度的敏感性。

根据一个实施方案，可通过延长Vt采样阶段的持续时间来减小采样电流Isample。图4绘制了示出显示器中的温度亮度敏感性如何作为阈值电压采样持续时间Tsample的函数而变化的特性曲线50。如图4所示，随着阈值电压采样时间Tsample增加，曲线50接近0％/℃。换句话说，增加Tsample持续时间可帮助减小显示器对温度的敏感性。然而，在常规显示器像素架构中，Vt采样持续时间受数据编程时段的持续时间的限制(即，数据编程时段通常限于一个行时间，其由显示器的性能要求设置)。

根据一个实施方案，图5A是可操作以通过将阈值电压采样阶段与数据编程阶段分离并且延长阈值电压采样阶段的持续时间来减小温度亮度敏感性的例示性显示器像素22的电路图。如图5A所示，显示器像素22可包括发光元件诸如有机发光二极管26、电容器诸如存储电容器Cst、以及薄膜晶体管诸如驱动晶体管Tdrive、栅极电压设置晶体管Tgate、数据加载晶体管Tdata、初始化晶体管Tini、阳极复位晶体管Tar、以及发射控制晶体管Tem1和Tem2。发射控制晶体管Tem1和Tem2有时被称为发射晶体管。像素22内的晶体管中的至少一些或全部是半导体氧化物晶体管。半导体氧化物晶体管被定义为具有由半导体氧化物材料(例如，氧化铟镓锌或IGZO、氧化铟锡锌或ITZO、氧化铟镓锡锌或IGTZO、氧化铟锡或ITO、或其他半导体氧化物材料)形成的沟道区的薄膜晶体管，并且通常被认为是n型(n沟道)晶体管。

半导体氧化物晶体管显著不同于硅晶体管(即，具有使用低温工艺来沉积的多晶硅沟道区的晶体管，有时被称为LTPS或低温多晶硅)。半导体氧化物晶体管表现出比硅晶体管更低的泄漏，因此实现像素22内的晶体管中的至少一些可帮助减小闪烁(例如，通过防止电流泄漏离开驱动晶体管Tdrive的栅极端子)。

如果需要，像素22内的晶体管中的至少一些可被实现为硅晶体管，使得像素22具有包括半导体氧化物晶体管和硅晶体管(例如，n型LTPS晶体管或p型LTPS晶体管)的组合的混合配置。在其他合适的实施方案中，像素22可包括用于将初始化或参考电压施加到像素22内的一个或多个内部节点的附加初始化晶体管。作为另一个示例，显示器像素22还可包括用于施加一个或多个偏置电压以改进像素22的性能或操作的附加开关晶体管(例如，一个或多个附加半导体氧化物晶体管或硅晶体管)。其中像素22仅包括半导体氧化物晶体管且不包括硅晶体管的例示性配置有时可在本文中描述作为示例。

驱动晶体管Tdrive具有栅极端子G、漏极端子D(有时被称为第一源极-漏极端子)和源极端子S(有时被称为第二源极-漏极端子)。晶体管Tdrive、发射控制晶体管Tem1和Tem2以及发光二极管26串联耦接在正电源线500和接地电源线502之间。发光二极管26可具有相关联的二极管电容Coled。发射晶体管Tem1和Tem2各自具有被配置为接收共享发射控制信号EM的栅极端子。其中晶体管Tem1和Tem2接收公共发射信号的该示例仅为例示性的。在其他实施方案中，晶体管Tem1和Tem2可接收不同发射控制信号。

正电源电压VDDEL可供应到正电源端子500，而接地电源电压VSSEL可供应到接地电源端子502。正电源电压VDD可以是3V、4V、5V、6V、7V、2V至8V、大于6V、大于8V、大于10V、大于12V、6V-12V、12V-20V或任何合适的正电源电压电平。接地电源电压VSSEL可以是0V、-1V、-2V、-3V、-4V、-5V、-6V、-7V、小于2V、小于1V、小于0V或任何合适的接地或负电源电压电平。在发射阶段期间，信号EM1和EM2被断言以导通晶体管Tem1和Tem2，这允许电流从驱动晶体管Tdrive流动到二极管26。驱动晶体管Tdrive导通的程度控制通过二极管26从端子500流到端子502的电流的量，并且因此控制来自显示器像素22的发射光的量。

在图5A的示例中，存储电容器Cst可耦接在驱动晶体管Tdrive的栅极端子和二极管26的阳极(A)端子之间。数据加载晶体管Tdata可具有耦接到晶体管Tdrive的栅极端子的第一源极-漏极端子、耦接到数据线(例如，载送数据信号Vdata的列线)的第二源极-漏极端子和被配置为接收第一扫描控制信号SCAN1的栅极端子。晶体管Tgate可具有耦接到晶体管Tdrive的栅极端子的第一源极-漏极端子、经由参考电压线(例如，载送参考电压Vref的列线)耦接到参考电压Vref的第二源极-漏极端子和被配置为接收第一扫描控制信号SCAN1的栅极端子。可操作以将参考电压Vref传递到Tdrive的栅极端子上的晶体管Tgate因此有时可称为栅极电压设置晶体管。电压Vref可以是等于VDDEL、小于VDDEL的固定电压电平，或介于VSSEL和VDDEL之间的某个其他电压电平。

晶体管Tini可具有耦接到Tdrive的源极端子的第一源极-漏极端子、被配置为经由初始化电压线(例如，载送初始化电压Vini的列线)接收初始化电压Vini的第二源极-漏极端子和被配置为接收第三扫描控制信号SC3的栅极端子。晶体管Tar可具有耦接到二极管26的阳极端子(有时被称为阳极电极)的第一源极-漏极端子、被配置为经由阳极复位电压线(例如，载送阳极复位电压Var的列线)接收阳极复位电压的第二源极-漏极端子和被配置为接收第三扫描控制信号SC3的栅极端子。二极管26具有耦接到VSSEL接地电源线502(有时被称为公共电源线)的阴极端子(有时被称为阴极电极)。

电压Var和Vini有时可被统称为复位电压。因此，晶体管Tar和Vini有时可被统称为复位晶体管或初始化晶体管。电压Var和Vini可以是小于VDDEL、等于VSSEL的固定电压电平，或介于VSSEL和VDDEL之间的某个其他中间电压电平。如果需要，电压Var和Vini可以是在像素22的操作期间动态变化的可调整电压。在某些实施方案中，电压Var可等于电压Vini。在其他实施方案中，电压Var可不同于电压Vini。可在行控制线(参见图2中的线G)上提供扫描控制信号SCAN1、SCAN2和SCAN3(有时称为扫描信号)。

图5B是示出图5A所示类型的显示器像素22的操作的时序图。在时间t1之前，扫描信号SCAN2可被断言(例如，被驱动为高)以激活(导通)晶体管Tgate，并且发射信号EM可被解除断言(例如，被驱动为低)以关断晶体管Tem1和Tem2。激活晶体管Tgate将晶体管Tdrive的栅极端子驱动到参考电压电平Vref。在时间t1，扫描信号SCAN3被暂时脉冲化为高以导通晶体管Tini和Tar。激活晶体管Tini将晶体管Tdrive的源极节点驱动到电压Vini，而激活晶体管Tar将OLED阳极端子驱动到电压Var。当信号SCAN3被断言时，晶体管Tdrive的栅极-源极电压Vgs将因此被偏置到(Vref-Vini)。晶体管Tdrive的Vgs被初始化为已知电压差并且阳极端子被复位为电压Var的该时段有时被称为初始化阶段。信号SCAN3在初始化阶段的结束时被解除断言以关断晶体管Tini和Tar。

在某些情况下，驱动晶体管阈值电压Vt可变化，诸如当显示器14从黑色图像转变为白色图像时或者当从一个灰度级转变为另一个灰度级时。Vt的这种偏移(在本文中有时被称为薄膜晶体管“滞后”)可导致原本被称为“第一帧调光”的亮度减小。例如，作为黑色帧的驱动晶体管的Vgs的函数的饱和电流Ids波形可能与作为白色帧的驱动晶体管的Vgs的函数的目标Ids波形略微偏移。为了帮助减轻该偏移，可在非发射阶段期间将合适偏置电压直接施加到驱动晶体管的端子。在图5A的示例中，在初始化阶段期间将电压Vini施加到晶体管Tdrive的源极端子上可帮助减轻滞后并且改进第一帧响应，并且有时被称为“导通偏置应力”操作。

在时间t2，发射信号EM被断言(例如，被驱动为高)以导通晶体管Tem1和Tem2。导通晶体管Tem1将晶体管Tdrive的漏极端子驱动直到VDDEL，这将导致晶体管Tdrive的源极端子充电直到比晶体管Tdrive的栅极处的Vref电平低一个Vt。换句话说，晶体管Tdrive的源极端子将充电直到(Vref-Vt)。由于晶体管Tem2在该时间期间也被导通，因此OLED阳极端子将同样被充电直到(Vref-Vt)。因此，在该时间期间跨存储电容器采样的电压将等于(Vref-[Vref-Vt])，其等于Vt。在时间t3，发射信号EM被解除断言(例如，被驱动为低)。跨存储电容器Cst对Vt进行采样的从t2到t3的时间段被称为Vt采样阶段。

在时间t4，扫描信号SCAN 1被脉冲化为高以导通晶体管Tdata。激活晶体管Tdata将晶体管Tdrive的栅极端子驱动到对应于像素22的新数据信号值的数据电压Vdata。由于此时晶体管Tem2和Tar都被关断，因此阳极端子是高阻抗节点，所以电容器Cst不能放电(例如，即使驱动晶体管栅极端子将被驱动到新Vdata电平，跨电容器Cst的电压仍将保持等于Vt)。晶体管Tdata被激活以加载数据电压Vdata的该时间段被称为数据编程阶段。如果需要，发射信号EM可通过编程阶段来任选地断言，以允许与Vdata成比例的电流在从t3到t5的时段期间流过发射晶体管Teml和Tem2(参见另选波形590)。

在时间t5，发射信号EM被断言以开始发射阶段，在该发射阶段期间，二极管26可发射与电压Vdata成比例的光量。在发射阶段期间，晶体管Tdrive的所得Vgs将等于[Vdata-(Vref-Vt)]。由于最终发射电流与Vgs减去Vt成比例，因此发射电流将与Vt无关，因为(Vgs-Vt)将等于(Vdata-Vref+Vt-Vt)，其中Vt抵消。以此方式对驱动晶体管阈值电压进行内部采样和抵消的这种操作方案有时被称为像素内阈值电压补偿。从t1到t5的时间段(其包括初始化阶段、Vt采样阶段和数据编程阶段)有时称为数据刷新时段。

为了最小化显示器对温度变化的敏感性，可延长Vt采样阶段持续时间，这减小了采样电流电平。将Vt采样阶段与数据编程阶段解耦允许独立于数据编程阶段持续时间延长Vt采样阶段持续时间，该数据编程阶段持续时间通常限于如由显示器的性能要求设置的一个行时间。在一些实施方案中，Vt采样阶段持续时间(即，从t2到t3的时间段)可比数据编程阶段持续时间(即，SCAN1的脉冲宽度)长十到二十倍。一般来说，Vt采样阶段持续时间可比数据编程阶段持续时间长至少2倍、5倍、2到5倍、10倍、5到10倍、10到20倍或大于20倍。也可取决于显示器温度亮度敏感性需要被抑制的程度来动态地调整Vt采样阶段的持续时间。通常，较长的Vt采样阶段持续时间将减小温度亮度敏感性。

在一些实施方案中，包括像素22的显示器14可任选地被配置为支持低刷新率操作。使用相对低的刷新率(例如，刷新率为1Hz、2Hz、1Hz-10Hz、小于30Hz、小于60Hz或其他低频率)来操作显示器14可适用于输出静态或接近静态的内容的应用程序和/或适用于需要最小功耗的应用程序。

图6是低刷新率显示器驱动方案的图示。如图6所示，显示器14可在短数据刷新时段和延长的垂直消隐时段之间交替。例如，根据60Hz的数据刷新操作，每个数据刷新时段可为约16.67毫秒(ms)，而每个垂直消隐时段可为约1秒，使得显示器14的总体刷新率降低至1Hz。如此配置，可调整消隐持续时间以调谐显示器14的总体刷新率。例如，如果消隐持续时间被调谐为半秒，则总体刷新率将增加到约2Hz。在低刷新率驱动方案中，垂直消隐时间可(例如)比数据刷新时间长至少两倍、至少十倍、至少30倍或至少60倍。

如图5A所示，发光二极管26可具有相关联的电容Coled。当使用像素22来输出低灰度级时，发射电流为相对小的，因此对电容Coled进行充电可花费相当长的时间。这种低灰度级闪烁在高刷新率下通常是不可感知的。然而，在较低刷新率下，由于每个刷新时段期间的低频亮度变化，可观察到低灰度级闪烁。为了帮助改进低刷新率闪烁并且减小亮度变化，可能期望在垂直消隐时段期间执行一个或多个阳极复位。

图5C是示出用于在垂直消隐时段期间控制图5A的像素22的相关信号波形的行为的时序图。在时间ta之前，发射信号EM可被解除断言(例如，被驱动为低)以暂时停止发射。在时间ta之后，信号SCAN3可被脉冲化以暂时激活晶体管Tar和Tini。激活晶体管Tar将会把OLED阳极端子驱动到阳极复位电压电平Var。在时间tb，发射信号EM可被断言以恢复发射。从时间ta到tb的持续时间应该等于从时间tl到t5的有效刷新时段。取决于系统何时可更新数据值，这种阳极复位可在垂直消隐时段期间每8ms、每4ms、每2ms或以其他合适的间隔来执行。当显示器14以低刷新率操作时，在垂直消隐时段期间执行多个阳极复位可帮助减轻低灰度级闪烁和亮度变化。

其中像素22包括一个电容器Cst的图5A的示例仅为例示性的。图5A中的像素22的驱动电流(例如，在发射期间流过驱动晶体管Tdrive的电流)与[Coled/(Cst+Coled)]成比例。如果OLED电容Coled相对于Cst较小，则驱动电流将被衰减。

图7示出了包括附加电容器Cboost的像素22的另一个合适实施方案。如图7所示，电容器Cboost具有耦接到OLED阳极端子的第一端子和耦接到DC电压电平Vdc的第二端子。电压Vdc可短接到VDDEL、VSSEL、Vref、Var、Vini或像素22内的其他可用/现有电压。图7的像素22的其余部分的结构和功能与图5A的结构和功能相同，并且为了清楚起见不需要重复。图5B的数据刷新操作和图5C的垂直消隐阳极复位操作也可应用于图7的像素22。以这种方式配置，图7的像素22的驱动电流将与[(Coled+Cboost)/(Cst+Coled+Cboost)]成比例。通过适当地设定电容器Cboost的大小，可针对某些数据电压范围减少由Coled引起的驱动电流的衰减。因此，电容器Cboost用于提升驱动电流电平并且因此有时被称为电流提升电容器。

其中发射晶体管Tem1和Tem2由公共发射信号EM控制的图7的实施方案仅为例示性的。图8A示出了具有由单独发射控制信号控制的发射晶体管的像素22的另一个实施方案。如图8A所示，发射晶体管Tem1具有被配置为接收第一发射控制信号EMI的栅极，而发射晶体管Tem2具有被配置为接收第二发射控制信号EM2的栅极。具有单独发射控制信号EM2允许晶体管Tem2在Vt采样阶段期间被关断，这将驱动晶体管源极端子与阳极端子电隔离。将驱动晶体管源极端子与阳极端子分离或去耦改进了像素22对有时可能耦接到VSSEL公共电极上的潜在噪声源的抗扰性。例如，有时覆盖在显示器14的顶部上的触摸传感器阵列可将噪声注入到VSSEL线上。通过在Vt采样和数据编程阶段期间关断晶体管Tem2，可拒绝此类噪声注入。

电容器Cst具有耦接到晶体管Tdrive的栅极端子的第一端子并且具有耦接到晶体管Tdrive的源极端子的第二端子。电容器Cboost具有耦接到晶体管Tdrive的源极端子的第一端子和耦接到电压Vdc的第二端子。电压Vdc可短接到VDDEL、VSSEL、Vref、Var、Vini或像素22内的其他可用/现有电压。图8A的像素22的其余部分的结构和功能与图5A的结构和功能相同，并且为了清楚起见不需要重复。以这种方式配置，图8A的像素22的驱动电流将与[(Cboost)/(Cst+Cboost)]成比例。通过适当地设定电容器Cboost的大小，驱动电流可在数据编程阶段期间针对某些数据电压范围保持相对符号。因此，电容器Cboost用于提升驱动电流电平并且因此有时被称为电流提升电容器。

图8B是示出图8A所示类型的显示器像素22的操作的时序图。在时间t1之前，扫描信号SCAN2可被断言(例如，被驱动为高)以激活(导通)晶体管Tgate，并且发射信号EM1和EM2可被解除断言(例如，被驱动为低)以关断晶体管Tem1和Tem2。激活晶体管Tgate将晶体管Tdrive的栅极端子驱动到参考电压电平Vref。在时间t1，扫描信号SCAN3被暂时脉冲化为高以导通晶体管Tini和Tar。激活晶体管Tini将晶体管Tdrive的源极节点驱动到电压Vini，而激活晶体管Tar将OLED阳极端子驱动到电压Var。在初始化阶段期间，晶体管Tdrive的栅极-源极电压Vgs将因此被偏置到(Vref-Vini)。

在时间t2，仅发射信号EM1被断言(例如，被驱动为高)以导通晶体管Tem1，而晶体管Tem2保持关断。导通晶体管Tem1将晶体管Tdrive的漏极端子驱动直到VDDEL，这将导致晶体管Tdrive的源极端子充电直到比晶体管Tdrive的栅极处的Vref电平低一个Vt。换句话说，在从时间t2到t3的Vt采样阶段期间，晶体管Tdrive的源极端子将充电直到(Vref-Vt)。由于晶体管Tem2在该时间期间被关断，因此注入到VSSEL和OLED阳极端子上的任何潜在噪声将与驱动晶体管源极端子隔离。

在时间t4，扫描信号SCAN1被脉冲化为高以导通晶体管Tdata。激活晶体管Tdata将晶体管Tdrive的栅极端子驱动到对应于像素22的新数据信号值的数据电压Vdata。由于此时晶体管Tem2和Tar都被关断，因此阳极端子是高阻抗节点，所以电容器Cst不能放电(例如，即使驱动晶体管栅极端子将被驱动到新Vdata电平，跨电容器Cst的电压仍将保持等于Vt)。晶体管Tdata被激活以加载数据电压Vdata的该时间段被称为数据编程阶段。如果需要，发射信号EM1可通过编程阶段来任选地断言，以允许与Vdata成比例的电流在从t3到t5的时段期间至少流过发射晶体管Tem1(参见另选波形890)。

在时间t5，发射信号EM被断言以开始发射阶段，在该发射阶段期间，二极管26可发射与电压Vdata成比例的光量。在发射阶段期间，晶体管Tdrive的所得Vgs将等于[Vdata-(Vref-Vt)]。由于最终发射电流与Vgs减去Vt成比例，因此发射电流将与Vt无关，因为(Vgs-Vt)将等于(Vdata-Vref+Vt-Vt)，其中Vt抵消以完成像素内阈值电压消除操作。如上文结合图5B所描述，可相对于数据编程阶段的持续时间独立地增加Vt采样阶段的持续时间以最小化显示器14的温度亮度敏感性(例如，Vt采样阶段的持续时间可比数据编程阶段的持续时间长至少2倍、5倍、2到5倍、10倍、5到10倍、10到20倍或20倍以上)。

图8A的像素22可在低刷新率显示器中使用。图8C是示出用于在低刷新率操作的延长垂直消隐时段期间控制图8A的像素22的相关信号波形的行为的时序图。在时间ta之前，发射信号EM1和EM2可被解除断言(例如，被驱动为低)以暂时停止发射。在时间ta之后，信号SCAN3可被脉冲化以暂时激活晶体管Tar和Tini。激活晶体管Tar将会把OLED阳极端子驱动到阳极复位电压电平Var。在时间tb，发射信号EMI和EM2可被断言以恢复发射。从时间ta到tb的持续时间应该等于从时间t1到t5的有效刷新时段(参见图8B)。取决于系统何时可更新数据值，这种阳极复位可在垂直消隐时段期间每8ms、每4ms、每2ms或以其他合适的间隔来执行。当显示器14以低刷新率操作时，在垂直消隐时段期间执行多个阳极复位可帮助减轻低灰度级闪烁和亮度变化。

其中发射晶体管Tem1被插置在正电源线和晶体管Tdrive之间的图8A中的像素22的实施方案仅为例示性的。在此布置中，跨晶体管Tdrive的寄生栅极-漏极电容可致使与先前行相关联的数据信号无意地耦接到晶体管Tdrive的漏极端子，其通常在数据编程阶段期间浮动。由于与驱动晶体管漏极端子的此潜在数据耦接，因此SCAN1数据加载脉冲必须被限制为小于一行时间。对SCAN1脉冲时间的此类严格约束可增加栅极驱动器电路34(图2)的设计复杂性。

为了帮助减轻这种设计约束，可交换晶体管Tem1和Tdrive的顺序(参见例如图9)。如图9所示，发射晶体管Tem1可被插置在晶体管Tdrive和Tem2之间。具体地，晶体管Tdrive可具有短接到VDDEL的漏极端子和耦接到发射晶体管Tem1的源极端子。通过将晶体管Tdrive的漏极端子连接到VDDEL，驱动晶体管漏极端子不再浮动，因此可能没有在该节点处存储的先前行数据的潜在存储器。因此，在数据编程阶段期间的SCAN1脉冲宽度可大于一行时间。允许更宽的SCAN1脉冲可帮助简化栅极驱动器设计。

电容器Cst具有耦接到晶体管Tdrive的栅极端子的第一端子并且具有耦接到晶体管Tem1的源极端子的第二端子。电容器Cboost具有耦接到晶体管Tem1的源极端子的第一端子和耦接到电压Vdc的第二端子。电压Vdc可短接到VDDEL、VSSEL、Vref、Var、Vini或像素22内的其他可用/现有电压。因为晶体管Tdrive和Tem1的位置现在被交换，所以晶体管Tem2和Tini现在直接耦接到晶体管Tem1的源极端子。

图9的像素22的其余部分的结构和功能类似于图8A的结构和功能，并且为了清楚起见不需要重复。图8B的数据刷新操作和图8C的垂直消隐阳极复位操作也可应用于图9的像素22。以这种方式配置和操作，图9的像素22的驱动电流将与[(Cboost)/(Cst+Cboost)]成比例。通过适当地设定电容器Cboost的大小，驱动电流可在数据编程阶段期间针对某些数据电压范围保持相对符号。因此，电容器Cboost用于提升驱动电流电平并且因此有时被称为电流提升电容器。

在图9的实施方案中，晶体管Tini不能在初始化阶段期间将电压Vini施加到晶体管Tdrive，因为晶体管Tem1在初始化阶段期间被关断。换句话说，导通偏置应力操作不能应用于图9的像素22。图10示出了其中初始化晶体管Tini耦接到晶体管Tdrive的源极端子的像素22的另一个实施方案。将晶体管Tini直接连接到晶体管Tdrive的源极端子使得晶体管Tini能够在初始化阶段期间执行导通偏置应力操作以减轻滞后和第一帧调光。图10的像素22的其余部分的结构和功能与图9的结构和功能相同，并且为了清楚起见不需要重复。图8B的数据刷新操作也可应用于图10的像素22。然而，在初始化阶段期间，信号EM1可保持被断言(例如，保持为高)以导通晶体管Tem1。类似地，图8C的垂直消隐阳极复位控制方案也可应用于图10的像素22。

其中像素22包括耦接到阳极端子的阳极复位晶体管Tar和耦接到晶体管Tdrive的单独初始化晶体管Tini两者的图8A的实施方案仅为例示性的。图11A示出了不包括单独初始化晶体管Tini的像素22的另一个合适实施方案。换句话说，图11A的像素22的结构和功能与图8A的结构和功能相同，不同之处在于图11A的像素22包括少一个晶体管(即，图11A的像素22不包括晶体管Tini)。

图11B是示出图11A所示类型的显示器像素22的操作的时序图。在时间t1之前，扫描信号SCAN2可被断言(例如，被驱动为高)以激活(导通)晶体管Tgate，并且发射信号EM1可被解除断言(例如，被驱动为低)以关断晶体管Tem1。激活晶体管Tgate将晶体管Tdrive的栅极端子驱动到参考电压电平Vref。在时间t1，扫描信号SCAN3被暂时脉冲化为高以导通晶体管Tar。激活晶体管Tar将OLED阳极端子驱动到电压Var。因为信号EM2在初始化阶段期间保持为高，所以晶体管Tdrive的源极端子也经由晶体管Tem2复位到Var。在初始化阶段期间，晶体管Tdrive的栅极-源极电压Vgs因此将被偏置到(Vref-Var)。由于在初始化阶段期间还将电压Var直接施加到晶体管Tdrive的源极端子，因此电压Var还可用于施加导通偏置应力以减轻Vt滞后并且改进第一帧响应。

在时间t2，仅发射信号EM1被断言(例如，被驱动为高)以导通晶体管Tem1，而晶体管Tem2为关断。导通晶体管Tem1将晶体管Tdrive的漏极端子驱动直到VDDEL，这将导致晶体管Tdrive的源极端子充电直到比晶体管Tdrive的栅极处的Vref电平低一个Vt。换句话说，在从时间t2到t3的Vt采样阶段期间，晶体管Tdrive的源极端子将充电直到(Vref-Vt)。由于晶体管Tem2在该时间期间被关断，因此注入到VSSEL和OLED阳极端子上的任何潜在噪声将与驱动晶体管源极端子隔离。

在时间t4，扫描信号SCAN1被脉冲化为高以在数据编程阶段期间导通晶体管Tdata。激活晶体管Tdata将晶体管Tdrive的栅极端子驱动到对应于像素22的新数据信号值的数据电压Vdata。由于此时晶体管Tem2和Tar都被关断，因此阳极端子是高阻抗节点，所以电容器Cst不能放电(例如，即使驱动晶体管栅极端子将被驱动到新Vdata电平，跨电容器Cst的电压仍将保持等于Vt)。如果需要，发射信号EM1可通过编程阶段来任选地断言，以允许与Vdata成比例的电流在从t3到t5的时段期间至少流过发射晶体管Tem1(参见另选波形1190)。

在时间t5，发射信号EM被断言以开始发射阶段，在该发射阶段期间，二极管26可发射与电压Vdata成比例的光量。在发射阶段期间，晶体管Tdrive的所得Vgs将等于[Vdata-(Vref-Vt)]。由于最终发射电流与Vgs减去Vt成比例，因此发射电流将与Vt无关，因为(Vgs-Vt)将等于(Vdata-Vref+Vt-Vt)，其中Vt抵消以完成像素内阈值电压消除操作。如上文结合图5B所描述，可相对于数据编程阶段的持续时间独立地增加Vt采样阶段的持续时间以最小化显示器14的温度亮度敏感性(例如，Vt采样阶段的持续时间可比数据编程阶段的持续时间长至少2倍、5倍、2到5倍、10倍、5到10倍、10到20倍或20倍以上)。

图11A的像素22可在低刷新率显示器中使用。图11C是示出用于在低刷新率操作的延长垂直消隐时段期间控制图11A的像素22的相关信号波形的行为的时序图。在时间ta之前，发射信号EM1和EM2可被解除断言(例如，被驱动为低)以暂时停止发射。在时间ta之后，信号SCAN3可被脉冲化以暂时激活晶体管Tar。激活晶体管Tar将会把OLED阳极端子驱动到阳极复位电压电平Var。在时间tb，发射信号EM1和EM2可被断言以恢复发射。从时间ta到tb的持续时间应该等于从时间t1到t5的有效刷新时段(参见图11B)。取决于系统何时可更新数据值，这种阳极复位可在垂直消隐时段期间每8ms、每4ms、每2ms或以其他合适的间隔来执行。当显示器14以低刷新率操作时，在垂直消隐时段期间执行多个阳极复位可帮助减轻低灰度级闪烁和亮度变化。

其中像素22包括两个发射晶体管的图8A的实施方案仅为例示性的。图12A示出了包括一个发射晶体管的像素22的另一个合适实施方案。换句话说，图12A的像素22的结构和功能与图8A的结构和功能相同，不同之处在于图12A的像素22包括少一个发射晶体管(即，图12A的像素22包括耦接在晶体管Tdrive和二极管26之间的单个发射晶体管Tem，但不包括任何其他发射控制晶体管)。单个发射晶体管Tem具有被配置为接收发射信号EM的栅极。

图12B是示出图12A所示类型的显示器像素22的操作的时序图。在时间t1之前，扫描信号SCAN2可被断言(例如，驱动为高)以激活(导通)晶体管Tgate，并且发射信号EM可被解除断言(例如，驱动为低)以关断晶体管Tem。激活晶体管Tgate将晶体管Tdrive的栅极端子驱动到参考电压电平Vref。在时间t1，扫描信号SCAN3被暂时脉冲化为高以导通晶体管Tar和Tini。激活晶体管Tini将晶体管Tdrive的源极端子驱动到Vini，而激活晶体管Tar将OLED阳极端子驱动到电压Var。在初始化阶段期间，晶体管Tdrive的栅极-源极电压Vgs将因此被偏置到(Vref-Vini)。

在此时间期间，可存在通过晶体管Tdrive和Tini从VDDEL到Vini的短电流路径。如果要在按行路由线上传送Vini，则来自沿着给定行的每个单个访问像素的这种电流将产生大IR压降。为了帮助将IR压降保持为可管理电平，初始化电压Vini可经由按列路由线来路由到像素22，使得当正访问任何给定行时，仅每个初始化列线将仅看到一个短电流路径。

从时间t2到t3，仅SCAN2保持被断言。由于晶体管Tdrive的漏极端子现在直接连接到VDDEL，因此在时间t2关断SCAN3将允许晶体管Tdrive的源极端子充电直到比晶体管Tdrive的栅极处的Vref电平低一个Vt。换句话说，在从时间t2到t3的Vt采样阶段期间，晶体管Tdrive的源极端子将充电直到(Vref-Vt)。

在时间t4，扫描信号SCAN 1被脉冲化为高以在数据编程阶段期间导通晶体管Tdata。激活晶体管Tdata将晶体管Tdrive的栅极端子驱动到对应于像素22的新数据信号值的数据电压Vdata。由于此时晶体管Tem和Tini都被关断，因此电容器Cst不能放电(例如，即使驱动晶体管栅极端子将被驱动到新Vdata电平，跨电容器Cst的电压仍将保持等于Vt)。如果需要，发射信号EM可通过编程阶段来任选地断言，以允许与Vdata成比例的电流在从t3到t5的时段期间流过发射晶体管Tem(参见另选波形1490)。

在时间t5，发射信号EM被断言以开始发射阶段，在该发射阶段期间，二极管26可发射与电压Vdata成比例的光量。在发射阶段期间，晶体管Tdrive的所得Vgs将等于[Vdata-(Vref-Vt)]。由于最终发射电流与Vgs减去Vt成比例，因此发射电流将与Vt无关，因为(Vgs-Vt)将等于(Vdata-Vref+Vt-Vt)，其中Vt抵消以完成像素内阈值电压消除操作。如上文结合图5B所描述，可相对于数据编程阶段的持续时间独立地增加Vt采样阶段的持续时间以最小化显示器14的温度亮度敏感性(例如，Vt采样阶段的持续时间可比数据编程阶段的持续时间长至少2倍、5倍、2到5倍、10倍、5到10倍、10到20倍或20倍以上)。

图12A的像素22可在低刷新率显示器中使用。图12C是示出用于在低刷新率操作的延长垂直消隐时段期间控制图12A的像素22的相关信号波形的行为的时序图。在时间ta之前，发射信号EM可被解除断言(例如，被驱动为低)以暂时停止发射。在时间ta之后，信号SCAN3可被脉冲化以暂时激活晶体管Tar和Tini。激活晶体管Tar将会把OLED阳极端子驱动到阳极复位电压电平Var。在时间tb，发射信号EM可被断言以恢复发射。从时间ta到tb的持续时间应该等于从时间t1到t5的有效刷新时段(参见图12B)。取决于系统何时可更新数据值，这种阳极复位可在垂直消隐时段期间每8ms、每4ms、每2ms或以其他合适的间隔来执行。当显示器14以低刷新率操作时，在垂直消隐时段期间执行多个阳极复位可帮助减轻低灰度级闪烁和亮度变化。

其中像素22包括耦接到阳极端子的阳极复位晶体管Tar和耦接到晶体管Tdrive的单独初始化晶体管Tini两者的图12A的实施方案仅为例示性的。图13A示出了不包括单独初始化晶体管Tini的像素22的另一个合适实施方案。换句话说，图13A的像素22的结构和功能与图12A的结构和功能相同，不同之处在于图13A的像素22包括少一个晶体管(即，图13A的像素22不包括晶体管Tini)。因此，图13A的像素22仅包括五个半导体氧化物晶体管和两个电容器Cst和Cboost。

图13B是示出图13A所示类型的显示器像素22的操作的时序图。在时间t1之前，扫描信号SCAN2可被断言(例如，被驱动为高)以激活(导通)晶体管Tgate。激活晶体管Tgate将晶体管Tdrive的栅极端子驱动到参考电压电平Vref。在时间t1，扫描信号SCAN3被暂时脉冲化为高以导通晶体管Tar。激活晶体管Tar将晶体管Tdrive的源极端子驱动到Var。由于信号EM在初始化阶段期间被保持为高，因此电压Var可经由晶体管Tem施加到晶体管Tdrive的源极端子。在初始化阶段期间，晶体管Tdrive的栅极-源极电压Vgs因此将被偏置到(Vref-Var)。由于在初始化阶段期间还将电压Var直接施加到晶体管Tdrive的源极端子，因此电压Var还可用于施加导通偏置应力以减轻Vt滞后并且改进第一帧响应。

在此时间期间，可存在通过晶体管Tdrive、Tem和Tar从VDDEL到Var的短电流路径。如果要在按行路由线上传送Var，则来自沿着给定行的每个单个访问像素的这种电流将产生大IR压降。为了帮助将IR压降保持为可管理电平，阳极复位电压Var可经由按列路由线来路由到像素22，使得当正访问任何给定行时，仅每个阳极复位列线将仅看到一个短电流路径。

从时间t2到t3，仅SCAN2保持被断言。由于晶体管Tdrive的漏极端子现在直接连接到VDDEL，因此在时间t2关断SCAN3将允许晶体管Tdrive的源极端子充电直到比晶体管Tdrive的栅极处的Vref电平低一个Vt。换句话说，在从时间t2到t3的Vt采样阶段期间，晶体管Tdrive的源极端子将充电直到(Vref-Vt)。

在时间t4，扫描信号SCAN1被脉冲化为高以在数据编程阶段期间导通晶体管Tdata。激活晶体管Tdata将晶体管Tdrive的栅极端子驱动到对应于像素22的新数据信号值的数据电压Vdata。由于此时晶体管Tem被关断，因此电容器Cst不能放电(例如，即使驱动晶体管栅极端子将被驱动到新Vdata电平，跨电容器Cst的电压仍将保持等于Vt)。

在时间t5，发射信号EM被断言以开始发射阶段，在该发射阶段期间，二极管26可发射与电压Vdata成比例的光量。在发射阶段期间，晶体管Tdrive的所得Vgs将等于[Vdata-(Vref-Vt)]。由于最终发射电流与Vgs减去Vt成比例，因此发射电流将与Vt无关，因为(Vgs-Vt)将等于(Vdata-Vref+Vt-Vt)，其中Vt抵消以完成像素内阈值电压消除操作。如上文结合图5B所描述，可相对于数据编程阶段的持续时间独立地增加Vt采样阶段的持续时间以最小化显示器14的温度亮度敏感性(例如，Vt采样阶段的持续时间可比数据编程阶段的持续时间长至少2倍、5倍、2到5倍、10倍、5到10倍、10到20倍或20倍以上)。

图13A的像素22也可在低刷新率显示器中使用。图12C的垂直消隐阳极复位控制方案也可应用于图13A的像素22。

其中像素22包括具有短接到VDDEL电源线的漏极端子的晶体管Tdrive的图13A的实施方案仅为例示性的。图14A示出了具有晶体管Tdrive的像素22的另一个合适实施方案，该晶体管Tdrive具有经由发射晶体管Tem耦接到VDDEL线的漏极端子和耦接到阳极端子的源极端子。换句话说，图14A的像素22的结构和功能与图13A的结构和功能相同，不同之处在于晶体管Tdrive和Tem的位置被交换。图14A的像素22仅包括五个半导体氧化物晶体管和两个电容器Cst和Cboost。具体地，电容器Cst具有耦接到晶体管Tdrive的栅极端子的第一端子并且具有耦接到阳极端子的第二端子。电容器Cboost具有耦接到阳极端子的第一端子和被配置为接收电压Vdc的第二端子。像素22不需要包括电容器Cboost(即，电容器Cboost为任选的)。

图14B是示出图13A所示类型的显示器像素22的操作的时序图。在时间t1之前，扫描信号SCAN2可被断言(例如，被驱动为高)以激活(导通)晶体管Tgate。激活晶体管Tgate将晶体管Tdrive的栅极端子驱动到参考电压电平Vref。在时间t1，扫描信号SCAN3被暂时脉冲化为高以导通晶体管Tar。激活晶体管Tar将晶体管Tdrive的源极端子驱动到Var。信号EM可在初始化阶段期间被暂时关断。通过激活晶体管Tar，电压Var可被施加到晶体管Tdrive的源极端子。在初始化阶段期间，晶体管Tdrive的栅极-源极电压Vgs因此将被偏置到(Vref-Var)。由于在初始化阶段期间还将电压Var直接施加到晶体管Tdrive的源极端子，因此电压Var还可用于施加导通偏置应力以减轻Vt滞后并且改进第一帧响应。在初始化阶段期间关断晶体管Tem防止了VDDEL与Var之间的短路电流路径。

从时间t2到t3，信号SCAN2和EM被断言。断言信号EM将晶体管Tdrive的漏极端子连接到VDDEL。由于晶体管Tdrive的漏极端子现在直接连接到VDDEL，因此在时间t2关断SCAN3将允许晶体管Tdrive的源极端子充电直到比晶体管Tdrive的栅极处的Vref电平低一个Vt。换句话说，在从时间t2到t3的Vt采样阶段期间，晶体管Tdrive的源极端子将充电直到(Vref-Vt)。

在时间t4，扫描信号SCAN1被脉冲化为高以在数据编程阶段期间导通晶体管Tdata。激活晶体管Tdata将晶体管Tdrive的栅极端子驱动到对应于像素22的新数据信号值的数据电压Vdata。由于此时晶体管Tar和Tem被关断，因此电容器Cst不能放电(例如，即使驱动晶体管栅极端子将被驱动到新Vdata电平，跨电容器Cst的电压仍将保持等于Vt)。

在时间t5，发射信号EM被断言以开始发射阶段，在该发射阶段期间，二极管26可发射与电压Vdata成比例的光量。在发射阶段期间，晶体管Tdrive的所得Vgs将等于[Vdata-(Vref-Vt)]。由于最终发射电流与Vgs减去Vt成比例，因此发射电流将与Vt无关，因为(Vgs-Vt)将等于(Vdata-Vref+Vt-Vt)，其中Vt抵消以完成像素内阈值电压消除操作。如上文结合图5B所描述，可相对于数据编程阶段的持续时间独立地增加Vt采样阶段的持续时间以最小化显示器14的温度亮度敏感性(例如，Vt采样阶段的持续时间可比数据编程阶段的持续时间长至少2倍、5倍、2到5倍、10倍、5到10倍、10到20倍或20倍以上)。

图14A的像素22也可在低刷新率显示器中使用。图12C的垂直消隐阳极复位控制方案也可应用于图14A的像素22。

根据一个实施方案，提供了一种显示器，其包括：栅极驱动器电路；和多个像素，该多个像素耦接到该栅极驱动器电路，该多个像素中的至少一个像素包括：发光二极管，该发光二极管具有阳极端子；驱动晶体管，该驱动晶体管与该发光二极管串联耦接，该驱动晶体管具有栅极端子、第一源极-漏极端子和第二源极-漏极端子；数据加载晶体管，该数据加载晶体管具有耦接到该驱动晶体管的该栅极端子的第一源极-漏极端子、耦接到数据线的第二源极-漏极端子、和被配置为从该栅极驱动器电路接收第一扫描信号的栅极端子；和栅极电压设置晶体管，该栅极电压设置晶体管具有耦接到该驱动晶体管的该栅极端子的第一源极-漏极端子、被配置为接收参考电压的第二源极-漏极端子、和被配置为从该栅极驱动器电路接收第二扫描信号的栅极端子，该栅极驱动器电路被配置为：在阈值电压采样阶段期间，断言该第二扫描信号；以及在数据编程阶段期间，断言该第一扫描信号，该数据编程阶段具有第一持续时间并且该阈值电压采样阶段具有大于该第一持续时间的第二持续时间。

根据另一个实施方案，该栅极驱动器电路被配置为在刷新操作期间在该数据编程阶段之前执行该阈值电压采样阶段。

根据另一个实施方案，该第二持续时间比该第一持续时间长至少十倍。

根据另一个实施方案，该多个像素中的该至少一个像素还包括阳极复位晶体管，该阳极复位晶体管具有耦接到该发光二极管的该阳极端子的第一源极-漏极端子、被配置为接收阳极复位电压的第二源极-漏极端子、和被配置为从该栅极驱动器电路接收第三扫描信号的栅极端子。

根据另一个实施方案，该多个像素中的该至少一个像素还包括初始化晶体管，该初始化晶体管具有耦接到该驱动晶体管的该第二源极-漏极端子的第一源极-漏极端子、被配置为接收初始化电压的第二源极-漏极端子、和被配置为接收该第三扫描信号的栅极端子，该栅极驱动器电路被配置为在初始化阶段期间断言该第二扫描信号和该第三扫描信号。

根据另一个实施方案，该多个像素中的该至少一个像素还包括：第一发射晶体管，该第一发射晶体管耦接在正电源线和该驱动晶体管的该第一源极-漏极端子之间；和第二发射晶体管，该第二发射晶体管耦接在该驱动晶体管的该第二源极-漏极端子与该阳极端子之间，该第一发射晶体管和该第二发射晶体管具有被配置为从该栅极驱动器电路接收发射信号的栅极端子，该栅极驱动器电路被配置为在该阈值电压采样阶段期间断言该发射信号。

根据另一个实施方案，该驱动晶体管、该数据加载晶体管、该栅极电压设置晶体管、该阳极复位晶体管、该初始化晶体管、该第一发射晶体管和该第二发射晶体管都包括半导体氧化物晶体管。

根据另一个实施方案，该多个像素中的该至少一个像素还包括存储电容器，该存储电容器具有耦接到该驱动晶体管的该栅极端子的第一端子并且具有耦接到该阳极端子的第二端子。

根据另一个实施方案，该多个像素中的该至少一个像素还包括附加电容器，该附加电容器具有耦接到该阳极端子的第一端子并且具有被配置为接收静态电压的第二端子。

根据另一个实施方案，该多个像素中的该至少一个像素还包括：第一发射晶体管，该第一发射晶体管耦接在正电源线和该驱动晶体管的该第一源极-漏极端子之间，该第一发射晶体管具有被配置为从该栅极驱动器电路接收第一发射信号的栅极端子；和第二发射晶体管，该第二发射晶体管耦接在该驱动晶体管的该第二源极-漏极端子与该阳极端子之间，该第二发射晶体管具有被配置为从该栅极驱动器电路接收第二发射信号的栅极端子，该栅极驱动器电路被配置为在该阈值电压采样阶段期间，断言该第一发射信号并且解除断言该第二发射信号。

根据另一个实施方案，该多个像素中的该至少一个像素还包括：存储电容器，该存储电容器具有耦接到该驱动晶体管的该栅极端子的第一端子并且具有耦接到该驱动晶体管的该第二源极-漏极端子的第二端子；和附加电容器，该附加电容器具有耦接到该驱动晶体管的该第二源极-漏极端子的第一端子并且具有被配置为接收静态电压的第二端子。

根据另一个实施方案，该驱动晶体管的该第一源极-漏极端子短接到正电源线，并且该多个像素中的该至少一个像素还包括：第一发射晶体管，该第一发射晶体管具有耦接到该驱动晶体管的该第二源极-漏极端子的第一源极-漏极端子、第二源极-漏极端子、和被配置为从该栅极驱动器电路接收第一发射信号的栅极端子；第二发射晶体管，该第二发射晶体管具有耦接到该第一发射晶体管的该第二源极-漏极端子的第一源极-漏极端子、耦接到该阳极端子的第二源极-漏极端子、和被配置为从该栅极驱动器电路接收第二发射信号的栅极端子；初始化晶体管，该初始化晶体管具有耦接到该第一发射晶体管的该第二源极-漏极端子的第一源极-漏极端子、被配置为接收初始化电压的第二源极-漏极端子、和被配置为接收该第三扫描信号的栅极端子；存储电容器，该存储电容器具有耦接到该驱动晶体管的该栅极端子的第一端子并且具有耦接到该第一发射晶体管的该第二源极-漏极端子的第二端子；和附加电容器，该附加电容器具有耦接到该第一发射晶体管的该第二源极-漏极端子的第一端子并且具有被配置为接收静态电压的第二端子。

根据另一个实施方案，该多个像素中的该至少一个像素还包括：存储电容器，该存储电容器具有耦接到该驱动晶体管的该栅极端子的第一端子并且具有耦接到该驱动晶体管的该第二源极-漏极端子的第二端子；和附加电容器，该附加电容器具有耦接到该驱动晶体管的该第二源极-漏极端子的第一端子并且具有被配置为接收静态电压的第二端子。

根据一个实施方案，提供了一种操作显示器的方法，该显示器具有栅极驱动器电路和多个像素，该多个像素中的每个像素至少包括发光二极管、驱动晶体管、数据加载晶体管、栅极电压设置晶体管和存储电容器，该方法包括：在阈值电压采样阶段期间，通过用该栅极驱动器电路断言第二扫描信号以激活该栅极电压设置晶体管来将该驱动晶体管的阈值电压采样到该存储电容器上；以及在数据编程阶段期间，通过用该栅极驱动器电路断言第一扫描信号以激活该数据加载晶体管来将数据加载到该存储电容器上，在数据刷新操作期间，该数据编程阶段在该阈值电压采样阶段之后进行，该数据编程阶段具有第一持续时间，该阈值电压采样阶段具有比该第一持续时间更长的第二持续时间。

根据另一个实施方案，该第二持续时间比该第一持续时间大至少10倍。

根据另一个实施方案，该多个像素中的每个像素还包括阳极复位晶体管，该方法还包括在初始化阶段期间，通过用该栅极驱动器电路断言第三扫描信号以激活该阳极复位晶体管来复位该发光二极管的阳极。

根据另一个实施方案，该多个像素中的每个像素还包括初始化晶体管，该方法还包括在该初始化阶段期间，通过用该栅极驱动器电路断言该第三扫描信号以激活该初始化晶体管来向该驱动晶体管施加偏置电压。

根据另一个实施方案，该多个像素中的每个像素还包括至少一个发射晶体管，该方法还包括：在该初始化阶段期间，用该栅极驱动器电路解除断言发射控制信号以去激活该至少一个发射晶体管；以及在该阈值电压采样阶段期间，用该栅极驱动器电路断言该发射控制信号以激活该至少一个发射晶体管。

根据另一个实施方案，该方法包括在该数据编程阶段期间，使用该栅极驱动器电路来保持该发射控制信号被解除断言。

根据另一个实施方案，该方法包括在该数据编程阶段期间，使用该栅极驱动器电路来保持该发射控制信号被断言。

根据另一个实施方案，该多个像素中的每个像素还包括第一发射晶体管和第二发射晶体管，该方法还包括：在该初始化阶段期间，用该栅极驱动器电路解除断言第一发射控制信号以去激活该第一发射晶体管；在该初始化阶段期间，用该栅极驱动器电路解除断言第二发射控制信号以去激活该第二发射晶体管；以及在该阈值电压采样阶段期间，在该第二发射控制信号被解除断言的同时，用该栅极驱动器电路断言该第一发射控制信号以激活第一发射晶体管。

根据一个实施方案，提供了一种具有亮度的显示器像素，其包括：发光二极管，该发光二极管具有阳极端子；驱动晶体管，该驱动晶体管与该发光二极管串联耦接，该驱动晶体管具有第一源极-漏极端子、第二源极-漏极端子和栅极端子；数据加载晶体管，该数据加载晶体管具有耦接到该驱动晶体管的该栅极端子的第一源极-漏极端子、耦接到数据线的第二源极-漏极端子、和被配置为接收第一扫描信号的栅极端子；栅极电压设置晶体管，该栅极电压设置晶体管具有耦接到该驱动晶体管的该栅极端子的第一源极-漏极端子、被配置为接收参考电压的第二源极-漏极端子、和被配置为接收第二扫描信号的栅极端子；发射晶体管，该发射晶体管与该发光二极管和该驱动晶体管串联耦接，该发射晶体管具有被配置为接收发射信号的栅极端子；和阳极复位晶体管，该阳极复位晶体管具有耦接到该阳极端子的第一源极-漏极端子、被配置为接收复位电压的第二源极-漏极端子、和被配置为接收第三扫描信号的栅极端子，该显示器像素可在以下中操作：初始化阶段，在该初始化阶段期间激活该栅极电压设置晶体管和该阳极复位晶体管；阈值电压采样阶段，在该阈值电压采样阶段期间激活该栅极电压设置晶体管和该发射晶体管；和数据编程阶段，在该数据编程阶段期间激活该数据加载晶体管，该阈值电压采样阶段具有被选择以减轻该亮度作为温度的函数而变化的量的持续时间。

前述内容仅为示例性的并且可对所述实施方案作出各种修改。前述实施方案可独立实施或可以任意组合实施。

Claims (22)

1.一种显示器，包括：

栅极驱动器电路；以及

多个像素，所述多个像素耦接到所述栅极驱动器电路，其中所述多个像素中的至少一个像素包括：

发光二极管，所述发光二极管具有阳极端子；

驱动晶体管，所述驱动晶体管与所述发光二极管串联耦接，所述驱动晶体管具有栅极端子、第一源极-漏极端子和第二源极-漏极端子；

数据加载晶体管，所述数据加载晶体管具有耦接到所述驱动晶体管的所述栅极端子的第一源极-漏极端子、耦接到数据线的第二源极-漏极端子、和被配置为从所述栅极驱动器电路接收第一扫描信号的栅极端子；以及

栅极电压设置晶体管，所述栅极电压设置晶体管具有耦接到所述驱动晶体管的所述栅极端子的第一源极-漏极端子、被配置为接收参考电压的第二源极-漏极端子、和被配置为从所述栅极驱动器电路接收第二扫描信号的栅极端子，其中所述栅极驱动器电路被配置为：

在阈值电压采样阶段期间，断言所述第二扫描信号；以及

在数据编程阶段期间，断言所述第一扫描信号，其中所述数据编程阶段具有第一持续时间并且其中所述阈值电压采样阶段具有大于所述第一持续时间的第二持续时间。

2.根据权利要求1所述的显示器，其中，所述栅极驱动器电路被配置为在刷新操作期间在所述数据编程阶段之前执行所述阈值电压采样阶段。

3.根据权利要求1所述的显示器，其中，所述第二持续时间比所述第一持续时间长至少十倍。

4.根据权利要求1所述的显示器，其中，所述多个像素中的所述至少一个像素还包括：

阳极复位晶体管，所述阳极复位晶体管具有耦接到所述发光二极管的所述阳极端子的第一源极-漏极端子、被配置为接收阳极复位电压的第二源极-漏极端子、和被配置为从所述栅极驱动器电路接收第三扫描信号的栅极端子。

5.根据权利要求4所述的显示器，其中，所述多个像素中的所述至少一个像素还包括：

初始化晶体管，所述初始化晶体管具有耦接到所述驱动晶体管的所述第二源极-漏极端子的第一源极-漏极端子、被配置为接收初始化电压的第二源极-漏极端子、和被配置为接收所述第三扫描信号的栅极端子，其中所述栅极驱动器电路被配置为在初始化阶段期间断言所述第二扫描信号和所述第三扫描信号。

6.根据权利要求5所述的显示器，其中，所述多个像素中的所述至少一个像素还包括：

第一发射晶体管，所述第一发射晶体管耦接在正电源线和所述驱动晶体管的所述第一源极-漏极端子之间；以及

第二发射晶体管，所述第二发射晶体管耦接在所述驱动晶体管的所述第二源极-漏极端子与所述阳极端子之间，其中所述第一发射晶体管和所述第二发射晶体管具有被配置为从所述栅极驱动器电路接收发射信号的栅极端子，其中所述栅极驱动器电路被配置为在所述阈值电压采样阶段期间断言所述发射信号。

7.根据权利要求6所述的显示器，其中，所述驱动晶体管、所述数据加载晶体管、所述栅极电压设置晶体管、所述阳极复位晶体管、所述初始化晶体管、所述第一发射晶体管和所述第二发射晶体管都包括半导体氧化物晶体管。

8.根据权利要求6所述的显示器，其中，所述多个像素中的所述至少一个像素还包括：

存储电容器，所述存储电容器具有耦接到所述驱动晶体管的所述栅极端子的第一端子并且具有耦接到所述阳极端子的第二端子。

9.根据权利要求8所述的显示器，其中，所述多个像素中的所述至少一个像素还包括：

附加电容器，所述附加电容器具有耦接到所述阳极端子的第一端子并且具有被配置为接收静态电压的第二端子。

10.根据权利要求5所述的显示器，其中，所述多个像素中的所述至少一个像素还包括：

第一发射晶体管，所述第一发射晶体管耦接在正电源线和所述驱动晶体管的所述第一源极-漏极端子之间，所述第一发射晶体管具有被配置为从所述栅极驱动器电路接收第一发射信号的栅极端子；以及

第二发射晶体管，所述第二发射晶体管耦接在所述驱动晶体管的所述第二源极-漏极端子与所述阳极端子之间，所述第二发射晶体管具有被配置为从所述栅极驱动器电路接收第二发射信号的栅极端子，其中所述栅极驱动器电路被配置为：

在所述阈值电压采样阶段期间，断言所述第一发射信号并且解除断言所述第二发射信号。

11.根据权利要求10所述的显示器，其中，所述多个像素中的所述至少一个像素还包括：

存储电容器，所述存储电容器具有耦接到所述驱动晶体管的所述栅极端子的第一端子并且具有耦接到所述驱动晶体管的所述第二源极-漏极端子的第二端子；以及

附加电容器，所述附加电容器具有耦接到所述驱动晶体管的所述第二源极-漏极端子的第一端子并且具有被配置为接收静态电压的第二端子。

12.根据权利要求4所述的显示器，其中，所述驱动晶体管的所述第一源极-漏极端子短接到正电源线，并且其中，所述多个像素中的所述至少一个像素还包括：

第一发射晶体管，所述第一发射晶体管具有耦接到所述驱动晶体管的所述第二源极-漏极端子的第一源极-漏极端子、第二源极-漏极端子、和被配置为从所述栅极驱动器电路接收第一发射信号的栅极端子；

第二发射晶体管，所述第二发射晶体管具有耦接到所述第一发射晶体管的所述第二源极-漏极端子的第一源极-漏极端子、耦接到所述阳极端子的第二源极-漏极端子、和被配置为从所述栅极驱动器电路接收第二发射信号的栅极端子；

初始化晶体管，所述初始化晶体管具有耦接到所述第一发射晶体管的所述第二源极-漏极端子的第一源极-漏极端子；被配置为接收初始化电压的第二源极-漏极端子、和被配置为接收所述第三扫描信号的栅极端子；

存储电容器，所述存储电容器具有耦接到所述驱动晶体管的所述栅极端子的第一端子并且具有耦接到所述第一发射晶体管的所述第二源极-漏极端子的第二端子；以及

附加电容器，所述附加电容器具有耦接到所述第一发射晶体管的所述第二源极-漏极端子的第一端子并且具有被配置为接收静态电压的第二端子。

13.根据权利要求1所述的显示器，其中，所述多个像素中的所述至少一个像素还包括：

存储电容器，所述存储电容器具有耦接到所述驱动晶体管的所述栅极端子的第一端子并且具有耦接到所述驱动晶体管的所述第二源极-漏极端子的第二端子；以及

附加电容器，所述附加电容器具有耦接到所述驱动晶体管的所述第二源极-漏极端子的第一端子并且具有被配置为接收静态电压的第二端子。

14.一种操作显示器的方法，所述显示器具有栅极驱动器电路和多个像素，所述多个像素中的每个像素至少包括发光二极管、驱动晶体管、数据加载晶体管、栅极电压设置晶体管和存储电容器，所述方法包括：

在阈值电压采样阶段期间，通过用所述栅极驱动器电路断言第二扫描信号以激活所述栅极电压设置晶体管来将所述驱动晶体管的阈值电压采样到所述存储电容器上；以及

在数据编程阶段期间，通过用所述栅极驱动器电路断言第一扫描信号以激活所述数据加载晶体管来将数据加载到所述存储电容器上，其中：

在数据刷新操作期间，所述数据编程阶段在所述阈值电压采样阶段之后进行；

所述数据编程阶段具有第一持续时间；

所述阈值电压采样阶段具有比所述第一持续时间更长的第二持续时间。

15.根据权利要求14所述的方法，其中，所述第二持续时间比所述第一持续时间大至少10倍。

16.根据权利要求14所述的方法，其中，所述多个像素中的每个像素还包括阳极复位晶体管，所述方法还包括：

在初始化阶段期间，通过用所述栅极驱动器电路断言第三扫描信号以激活所述阳极复位晶体管来复位所述发光二极管的阳极。

17.根据权利要求16所述的方法，其中，所述多个像素中的每个像素还包括初始化晶体管，所述方法还包括：

在所述初始化阶段期间，通过用所述栅极驱动器电路断言所述第三扫描信号以激活所述初始化晶体管来向所述驱动晶体管施加偏置电压。

18.根据权利要求17所述的方法，其中，所述多个像素中的每个像素还包括至少一个发射晶体管，所述方法还包括：

在所述初始化阶段期间，用所述栅极驱动器电路解除断言发射控制信号以去激活所述至少一个发射晶体管；以及

在所述阈值电压采样阶段期间，用所述栅极驱动器电路断言所述发射控制信号以激活所述至少一个发射晶体管。

19.根据权利要求18所述的方法，还包括：

在所述数据编程阶段期间，使用所述栅极驱动器电路来保持所述发射控制信号被解除断言。

20.根据权利要求18所述的方法，还包括：

在所述数据编程阶段期间，使用所述栅极驱动器电路来保持所述发射控制信号被断言。

21.根据权利要求17所述的方法，其中，所述多个像素中的每个像素还包括第一发射晶体管和第二发射晶体管，所述方法还包括：

在所述初始化阶段期间，用所述栅极驱动器电路解除断言第一发射控制信号以去激活所述第一发射晶体管；

在所述初始化阶段期间，用所述栅极驱动器电路解除断言第二发射控制信号以去激活所述第二发射晶体管；以及

在所述阈值电压采样阶段期间，在所述第二发射控制信号被解除断言时，用所述栅极驱动器电路断言所述第一发射控制信号以激活第一发射晶体管。

22.一种具有亮度的显示器像素，包括：

发光二极管，所述发光二极管具有阳极端子；

驱动晶体管，所述驱动晶体管与所述发光二极管串联耦接，所述驱动晶体管具有第一源极-漏极端子、第二源极-漏极端子和栅极端子；

数据加载晶体管，所述数据加载晶体管具有耦接到所述驱动晶体管的所述栅极端子的第一源极-漏极端子、耦接到数据线的第二源极-漏极端子、和被配置为接收第一扫描信号的栅极端子；

栅极电压设置晶体管，所述栅极电压设置晶体管具有耦接到所述驱动晶体管的所述栅极端子的第一源极-漏极端子、被配置为接收参考电压的第二源极-漏极端子、和被配置为接收第二扫描信号的栅极端子；

发射晶体管，所述发射晶体管与所述发光二极管和所述驱动晶体管串联耦接，所述发射晶体管具有被配置为接收发射信号的栅极端子；以及

阳极复位晶体管，所述阳极复位晶体管具有耦接到所述阳极端子的第一源极-漏极端子、被配置为接收复位电压的第二源极-漏极端子、和被配置为接收第三扫描信号的栅极端子，其中所述显示器像素能够在以下中操作：

初始化阶段，在所述初始化阶段期间激活所述栅极电压设置晶体管和所述阳极复位晶体管；

阈值电压采样阶段，在所述阈值电压采样阶段期间激活所述栅极电压设置晶体管和所述发射晶体管；以及

数据编程阶段，在所述数据编程阶段期间激活所述数据加载晶体管，其中所述阈值电压采样阶段具有被选择以减轻所述亮度作为温度的函数而变化的量的持续时间。