CN116868310A - 显示装置及制造发光元件的方法 - Google Patents

显示装置及制造发光元件的方法 Download PDF

Info

Publication number
CN116868310A
CN116868310A CN202180094352.6A CN202180094352A CN116868310A CN 116868310 A CN116868310 A CN 116868310A CN 202180094352 A CN202180094352 A CN 202180094352A CN 116868310 A CN116868310 A CN 116868310A
Authority
CN
China
Prior art keywords
light emitting
emitting device
layer
pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180094352.6A
Other languages
English (en)
Inventor
尹义埈
吴制鸿
刘晶日
李承旼
金钟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210023123A external-priority patent/KR102506449B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116868310A publication Critical patent/CN116868310A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种显示装置及其制造方法。更具体地，显示装置包括：多个像素；提供在所述多个像素的每个中的发光元件，发光元件具有彼此相反的第一表面和第二表面；电连接到发光元件的第一表面的第一电极；电连接到发光元件的第二表面的第二电极；以及插置在发光元件的第二表面和第二电极之间的金属氧化物图案。金属氧化物图案覆盖第二表面的一部分并暴露剩余部分，第二电极电连接到第二表面的暴露部分，并且金属氧化物图案包括单晶或多晶氧化铝。

Description

显示装置及制造发光元件的方法
技术领域
本公开涉及一种具有改善的发光效率的显示装置以及制造发光器件的方法。
背景技术
显示装置包括发光器件。发光器件电连接到电极并响应于施加到电极的电压而发光。发光器件可以直接形成在电极上。或者，可以形成发光器件，然后可以将其放置在电极上。
发光器件可以是发光二极管(LED)。LED是将正向电压施加到pn结二极管时自空穴和电子复合而产生的能量转换成光能的半导体器件。LED可以分为无机LED或有机LED。LED不仅可以应用在诸如手机的小型电子产品中，而且可以应用在诸如电视机的大型电子产品中。
发明内容
技术问题
本发明构思的一实施方式提供了一种图案化的蓝宝石衬底及其制造方法，该图案化的蓝宝石衬底允许选择性区域生长并且没有杂质污染问题。
本发明构思的一实施方式提供一种使用图案化的蓝宝石衬底制造发光器件的方法。
本发明构思的一实施方式提供一种包括发光器件的显示装置。
针对问题的方案
根据本发明构思的一实施方式，一种显示装置可以包括：多个像素；提供在所述多个像素的每个中的发光器件，发光器件具有彼此相反的第一表面和第二表面；电连接到发光器件的第一表面的第一电极；电连接到发光器件的第二表面的第二电极；以及插置在发光器件的第二表面和第二电极之间的金属氧化物图案。金属氧化物图案可以提供为覆盖第二表面的一部分并暴露第二表面的剩余部分。第二电极可以电连接到第二表面的暴露的剩余部分，并且金属氧化物图案可以包括单晶或多晶氧化铝。
根据本发明构思的一实施方式，一种制造发光器件的方法可以包括：准备图案化的衬底，该图案化的衬底包括衬底、在衬底上的多晶层、以及突出到多晶层上方的籽晶图案；以及在图案化的衬底上执行金属有机化学气相沉积工艺，以分别在籽晶图案和多晶层上形成发光器件和外延层。在金属有机化学气相沉积工艺期间，籽晶图案上的发光器件的生长速率可以高于多晶层上的外延层的生长速率。
根据本发明构思的一实施方式，一种图案化的蓝宝石衬底可以包括蓝宝石衬底、从蓝宝石衬底的顶表面垂直突出的籽晶图案、以及覆盖蓝宝石衬底的顶表面但暴露籽晶图案的多晶层。籽晶图案可以包括单晶氧化铝，并且多晶层可以包括多晶氧化铝。
发明的效果
在根据本发明的图案化的蓝宝石衬底中，可以使用多晶氧化铝区域和单晶氧化铝区域来实现发光器件的选择性区域生长。由于图案化的蓝宝石衬底仅由一种材料(例如，氧化铝)构成，所以可以通过防止不同材料引起的杂质污染来提供高纯度的发光器件。此外，通过选择性区域生长可以防止发光器件的工艺缺陷。结果，根据本发明的发光器件可以具有高可靠性和优异的光提取效率。
附图说明
图1是示出根据本发明构思的一实施方式的显示装置的框图。
图2是示出根据本发明构思的一实施方式的像素的等效电路图。
图3是示出根据本发明构思的一实施方式的显示装置的显示面板的平面图。
图4a是沿图3的线A-A'截取的截面图。
图4b是沿图3的线B-B'截取的截面图。
图5a是示出图3的发光器件的透视图。
图5b是示出图5a的发光器件的倒置结构的透视图。
图6a至图7c是示出根据本发明构思的一实施方式的选择性区域生长的截面图。
图8、图10、图12、图14、图16、图18和图20是示出根据本发明构思的一实施方式的制造图案化的衬底的方法的平面图。
图9a、图11a、图13a、图15a、图17a、图19a和图21a分别是沿图8、图10、图12、图14、图16、图18和图20的线A-A'截取的截面图。
图9b、图11b、图13b、图15b、图17b、图19b和图21b分别是沿图8、图10、图12、图14、图16、图18和图20的线B-B'截取的截面图。
图22是示出根据本发明构思的一实施方式的制造发光器件的方法的平面图。
图23a是沿图22的线A-A'截取的截面图。
图23b是沿图22的线B-B'截取的截面图。
图24是示出根据本发明构思的比较例的金属有机化学气相沉积工艺的截面图。
图25和图26是示出根据本发明构思的一实施方式的制造显示装置的方法的截面图。
图27是示出根据本发明构思的一实施方式的显示装置的显示面板的平面图。
图28是沿图27的线A-A'截取的截面图。
图29是图27的第一像素的放大平面图。
具体实施方式
为了充分理解本发明构思的配置和效果，将参照附图描述本发明构思的一些实施方式。然而，应当注意，本发明构思不限于以下示例性实施方式，并且可以以各种形式来实现。更确切地，示例性实施方式仅被提供来公开本发明构思并使本领域技术人员充分了解本发明构思的范围。
在本描述中，将理解，当一元件被称为在另一个元件上时，该元件可以直接在另一个元件上，或者可以在其间存在中间元件。在附图中，为了有效地说明技术内容，一些部件的厚度被夸大。在整个说明书中，相同的附图标记指代相同的元件。
将参照作为本发明构思的理想示例性视图的截面图和/或平面图来讨论本说明书中详述的一些示例实施方式。在附图中，为了有效地说明技术内容，层和区域的厚度被夸大。因此，附图中示例性示出的区域具有一般属性，并且附图中示例性示出的区域的形状用于示例性地公开特定形状，但不限于本发明构思的范围。将理解，虽然术语“第一”、“第二”、“第三”等可以在这里用来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。这里说明和示出的实施方式包括其补充实施方式。
这里使用的术语仅是为了描述特定实施方式的目的，并且不旨在限制本发明构思。如这里所使用的，单数形式也旨在包括复数形式。说明书中使用的术语“包含/包括”和/或“包含……的/包括……的”不排除一个或更多个其他部件的存在或添加。
图1是示出根据本发明构思的一实施方式的显示装置的框图。
参照图1，显示装置DD可以包括显示面板DP、信号控制单元TC或时序控制器、数据驱动器DDV和扫描驱动器GDV。信号控制单元TC、数据驱动器DDV和扫描驱动器GDV中的每个可以包括电路。
显示面板DP可以包括发光器件。例如，显示面板DP可以包括微型LED。显示面板DP可以包括多条数据线DL1至DLm、多条扫描线SL1至SLn以及多个像素PX。
数据线DL1至DLm可以在第一方向D1上延伸。数据线DL1至DLm可以在与第一方向D1交叉的第二方向D2上排列。扫描线SL1至SLn可以在第二方向D2上延伸。扫描线SL1至SLn可以在第一方向D1上排列。
每个像素PX可以包括发光器件和电连接到发光器件的像素电路。像素电路可以包括多个晶体管。第一电源电压ELVDD和第二电源电压ELVSS可以被提供在每个像素PX中。
像素PX可以以规则的方式或者以特定的排列规则排列在显示面板DP的表面上。每个像素PX可以被配置为显示原色之一或混合颜色之一。原色可以包括红色、绿色和蓝色。混合颜色可以包括黄色、青色、品红色和白色。然而，像素PX可显示的颜色不限于以上颜色。
信号控制单元TC可以接收从外部提供的图像数据RGB。信号控制单元TC可以被配置为将图像数据RGB转换为适合于显示面板DP的操作的图像数据R'G'B'，并将转换后的图像数据R'G'B'输出到数据驱动器DDV。
信号控制单元TC可以接收从外部提供的控制信号CS。控制信号CS可以包括垂直同步信号、水平同步信号、主时钟信号和数据使能信号。信号控制单元TC可以向数据驱动器DDV提供第一控制信号CONT1，并且可以向扫描驱动器GDV提供第二控制信号CONT2。第一控制信号CONT1可以用于控制数据驱动器DDV，第二控制信号CONT2可以用于控制扫描驱动器GDV。
数据驱动器DDV可以响应于从信号控制单元TC提供的第一控制信号CONT1来驱动数据线DL1至DLm。数据驱动器DDV可以以单独的集成电路的形式提供，然后其可以电连接到显示面板DP的一部分或者可以直接安装在显示面板DP上。在一实施方式中，数据驱动器DDV可以以单个芯片或多个芯片的形式提供。
扫描驱动器GDV可以响应于从信号控制单元TC提供的第二控制信号CONT2来驱动扫描线SL1至SLn。作为示例，扫描驱动器GDV可以集成在显示面板DP的一区域上。在这种情况下，扫描驱动器GDV可以包括通过与用于像素PX的驱动电路的工艺相同的工艺(例如，通过低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺)形成的多个薄膜晶体管。或者，扫描驱动器GDV可以以单独的集成电路芯片的形式提供，然后可以电连接到显示面板DP的一部分。
在扫描线SL1至SLn之一被施加有栅极导通电压的情况下，与其连接的一行像素中的开关晶体管可以导通。这里，数据驱动器DDV可以向数据线DL1至DLm提供数据驱动信号。提供给数据线DL1至DLm的数据驱动信号可以通过导通的开关晶体管施加到相应的像素。数据驱动信号可以是与图像数据的灰度级相对应的模拟电压。
图2是示出根据本发明构思的一实施方式的像素的等效电路图。
参照图2，像素PX可以连接到多条信号线。在本实施方式中，信号线可以包括扫描线SL、数据线DL、第一电源线PL1和第二电源线PL2。
像素PX可以包括发光器件ED和像素电路PXC。像素电路PXC可以包括第一薄膜晶体管TR1、电容器CAP和第二薄膜晶体管TR2。
第一薄膜晶体管TR1可以是开关晶体管，其用于控制像素PX的开/关操作。第一薄膜晶体管TR1可以响应于通过扫描线SL传输的栅极信号来传输或阻止通过数据线DL传输的数据信号。
电容器CAP可以提供在第一薄膜晶体管TR1和第一电源线PL1之间并连接到第一薄膜晶体管TR1和第一电源线PL1。存储在电容器CAP中的电荷量可以取决于从第一薄膜晶体管TR1传输的数据信号与施加到第一电源线PL1的第一电源电压ELVDD之间的电压差而变化。
第二薄膜晶体管TR2可以连接到第一薄膜晶体管TR1、电容器CAP和发光器件ED。第二薄膜晶体管TR2可以基于存储在电容器CAP中的电荷量来控制流过发光器件ED的驱动电流。例如，第二薄膜晶体管TR2的导通时间可以取决于存储在电容器CAP中的电荷量来确定。
第一薄膜晶体管TR1和第二薄膜晶体管TR2可以是n型或p型薄膜晶体管。或者，第一薄膜晶体管TR1和第二薄膜晶体管TR2中的至少一个可以是n型薄膜晶体管，而另一个可以是p型薄膜晶体管。
发光器件ED可以提供在第二薄膜晶体管TR2和第二电源线PL2之间并连接到第二薄膜晶体管TR2和第二电源线PL2。当通过第二薄膜晶体管TR2传输的信号与通过第二电源线PL2接收的第二电源电压ELVSS之间存在电压差时，发光器件ED可以发光。
发光器件ED可以是超小型LED器件。超小型LED器件可以是其尺寸在几纳米至几百微米的范围内的LED器件。然而，超小型LED器件的尺寸仅是说明性示例，并不限于上述的尺寸范围。
图2中示出了在第二薄膜晶体管TR2和第二电源线PL2之间仅提供一个发光器件ED的示例，但是，在一实施方式中，可以提供多个发光器件ED。多个发光器件ED可以彼此并联连接。
图3是示出根据本发明构思的一实施方式的显示装置的显示面板的平面图。图4a是沿图3的线A-A'截取的截面图。图4b是沿图3的线B-B'截取的截面图。图5a是示出图3的发光器件的透视图。图5b是示出图5a的发光器件的倒置结构的透视图。
参照图3、图4a、图4b、图5a和图5b，第一像素PX1至第四像素PX4可以提供在基底层100上。基底层100可以包括硅衬底、塑料衬底、玻璃衬底、绝缘膜或包括多个绝缘层的堆叠。
第一像素PX1至第四像素PX4可以二维地排列。第一像素PX1和第二像素PX2可以在第二方向D2上彼此相邻，并且第三像素PX3和第四像素PX4可以在第二方向D2上彼此相邻。第一像素PX1和第三像素PX3可以在第一方向D1上彼此相邻，第二像素PX2和第四像素PX4可以在第一方向D1上彼此相邻。第一像素PX1至第四像素PX4中的每个可以包括第一薄膜晶体管TR1、第二薄膜晶体管TR2和发光器件ED。在下文中，将示例性地描述第一像素PX1至第四像素PX4中的一个(例如，第一像素PX1)。
第一薄膜晶体管TR1和第二薄膜晶体管TR2可以设置在基底层100上。第一薄膜晶体管TR1可以包括第一控制电极CE1、第一输入电极IE1、第一输出电极OE1和第一半导体图案SP1。第二薄膜晶体管TR2可以包括第二控制电极CE2、第二输入电极IE2、第二输出电极OE2和第二半导体图案SP2。
第一控制电极CE1和第二控制电极CE2可以提供在基底层100上。第一控制电极CE1和第二控制电极CE2可以由导电材料形成或者包括导电材料。第一绝缘层110可以提供在基底层100上以覆盖第一控制电极CE1和第二控制电极CE2。换句话说，第一控制电极CE1和第二控制电极CE2可以插置在第一绝缘层110和基底层100之间。
第一半导体图案SP1和第二半导体图案SP2可以提供在第一绝缘层110上。第一半导体图案SP1和第二半导体图案SP2中的每个可以由半导体材料形成或包括半导体材料。例如，半导体材料可以包括非晶硅、多晶硅、单晶硅、氧化物半导体材料或化合物半导体材料中的至少一种。第一半导体图案SP1和第二半导体图案SP2中的每个可以包括用作电子或空穴的传导路径的沟道区以及彼此间隔开且沟道区插置在其间的第一杂质区和第二杂质区。
第一输入电极IE1和第一输出电极OE1可以提供在第一半导体图案SP1上。第一输入电极IE1和第一输出电极OE1可以分别连接到第一半导体图案SP1的第一杂质区和第二杂质区。第二输入电极IE2和第二输出电极OE2可以提供在第二半导体图案SP2上。第二输入电极IE2和第二输出电极OE2可以分别连接到第二半导体图案SP2的第一杂质区和第二杂质区。
第二绝缘层120可以提供在第一绝缘层110上，以覆盖第一半导体图案SP1和第二半导体图案SP2、第一输入电极IE1和第二输入电极IE2以及第一输出电极OE1和第二输出电极OE2。换句话说，第一半导体图案SP1和第二半导体图案SP2、第一输入电极IE1和第二输入电极IE2以及第一输出电极OE1和第二输出电极OE2可以插置在第一绝缘层110和第二绝缘层120之间。
第三绝缘层130可以提供在第二绝缘层120上。第三绝缘层130可以具有基本上平坦的顶表面。连接电极CCE可以设置在第三绝缘层130上，以将第一输出电极OE1电连接到第二控制电极CE2。连接电极CCE可以包括第一接触，该第一接触被提供为穿透第二绝缘层120和第三绝缘层130并且联接到第一输出电极OE1。另外，连接电极CCE可以包括第二接触，该第二接触被提供为穿透第一至第三绝缘层110、120和130并且联接到第二控制电极CE2。
第四绝缘层140可以提供在第三绝缘层130上以覆盖连接电极CCE。第一电极E1可以提供在第四绝缘层140上。第一电极E1可以包括第三接触，该第三接触被提供为穿透第二至第四绝缘层120、130和140并且联接到第二输出电极OE2。
第五绝缘层150可以提供在第四绝缘层140上以覆盖第一电极E1。发光器件ED可以提供在第一电极E1上。发光器件ED可以提供在第五绝缘层150中。发光器件ED可以具有在第三方向D3上彼此相反的第一表面SU1和第二表面SU2。作为示例，第一表面SU1可以是发光器件ED的底表面，第二表面SU2可以是发光器件ED的顶表面。第一表面SU1的面积可以小于第二表面SU2的面积。在一实施方式中，发光器件ED的p型半导体层可以与第一表面SU1相邻，发光器件ED的n型半导体层可以与第二表面SU2相邻。
连接图案CP可以插置在发光器件ED和第一电极E1之间。连接图案CP可以提供在发光器件ED的第一表面SU1上。连接图案CP可以由具有低熔化温度的金属材料(例如，Ni、Au、Ni和Au的合金、或者Ni/Au层的多层)中的至少一种形成，或者包括具有低熔化温度的金属材料(例如，Ni、Au、Ni和Au的合金、或者Ni/Au层的多层)中的至少一种。
发光器件ED和第一电极E1可以通过连接图案CP彼此电连接。例如，如下文将描述的，发光器件ED可以包括第一半导体层SL1，并且第一电极E1可以连接到发光器件ED的第一半导体层SL1。第一电极E1可以是p型电极。第一电极E1可以电连接到先前参照图2描述的第一电源线PL1。换句话说，图2的第一电源电压ELVDD可以施加到第一电极E1。
发光器件ED可以包括顺序堆叠的第一半导体层SL1、有源层ACT、第二半导体层SL2和第三半导体层SL3。有源层ACT以及第一至第三半导体层SL1、SL2和SL3可以由III-V族化合物半导体材料中的至少一种形成或包括III-V族化合物半导体材料中的至少一种。有源层ACT以及第一至第三半导体层SL1、SL2和SL3可以由GaN基半导体材料中的至少一种形成或者包括GaN基半导体材料中的至少一种。在一实施方式中，有源层ACT以及第一至第三半导体层SL1、SL2和SL3可以由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN或其组合中的至少一种形成，或者包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN或其组合中的至少一种。
第一至第三半导体层SL1、SL2和SL3可以由相同的GaN半导体材料形成或包括相同的GaN半导体材料。作为示例，第一至第三半导体层SL1、SL2和SL3可以由GaN形成或包括GaN。第一半导体层SL1可以是p型半导体层。第一半导体层SL1可以包含杂质，诸如镁(Mg)、锌(Zn)、钙(Ca)、锶(Sr)或钡(Ba)。第二半导体层SL2可以是n型半导体层。第二半导体层SL2可以包含杂质，诸如硅(Si)、锗(Ge)、锡(Sn)、硒(Se)或碲(Te)。第三半导体层SL3可以是未掺杂的半导体层。
有源层ACT可以插置在第一半导体层SL1和第二半导体层SL2之间。有源层ACT可以是其中通过第一半导体层SL1注入的空穴与通过第二半导体层SL2注入的电子复合的区域。作为电子-空穴复合的结果，可以从有源层ACT发射光。有源层ACT可以具有单量子阱结构、多量子阱结构、量子线结构或量子点结构中的至少一种。作为示例，有源层ACT可以具有包含InGaN和GaN的多量子阱结构。
第一半导体层SL1、有源层ACT、第二半导体层SL2和第三半导体层SL3可以顺序地堆叠在发光器件ED的第一表面SU1上。此外，第一半导体层SL1、有源层ACT、第二半导体层SL2和第三半导体层SL3可以顺序地堆叠在发光器件ED的侧壁SW上。换句话说，第一半导体层SL1、有源层ACT和第二半导体层SL2中的每个可以具有“U”形截面。第一半导体层SL1、有源层ACT和第二半导体层SL2中的每个可以具有包围第三半导体层SL3的底表面和侧表面的形状。
与发光器件ED的侧壁SW相邻的有源层ACT可以插置在第一半导体层SL1和第二半导体层SL2之间。换句话说，与发光器件ED的侧壁SW相邻的有源层ACT可以被第一半导体层SL1遮盖并且可以不暴露到外部。与发光器件ED的侧壁SW相邻的第一半导体层SL1可以使有源层ACT钝化。由于有源层ACT受到第一半导体层SL1保护，所以可以改善有源层ACT的电特性，并因此可以改善发光器件ED的发光效率。
第一半导体层SL1在第三方向D3上的厚度可以大于在发光器件ED的侧壁SW上的第一半导体层SL1的厚度。第二半导体层SL2在第三方向D3上的厚度可以大于在发光器件ED的侧壁SW上的第二半导体层SL2的厚度。这是因为在发光器件ED的生长过程中GaN生长速率在第三方向D3上最高，这将在下面描述。
当在平面图中观察时，发光器件ED可以具有八边形形状。在一实施方式中，虽然未示出，但是发光器件ED可以具有多边形形状之一(例如，六边形形状)。发光器件ED可以具有像截顶倒置金字塔一样成形的截面。换句话说，发光器件ED可以被提供为具有截顶八角柱的形状(例如，参见图5a和图5b)。
发光器件ED可以包括从第一表面SU1和第二表面SU2倾斜延伸的侧壁SW。例如，侧壁SW可以包括第一侧壁SW1至第六侧壁SW6。
发光器件ED可以进一步包括顶点VER，其由彼此相遇的两个侧壁SW形成。例如，顶点VER可以被限定在第二侧壁SW2和第五侧壁SW5相遇的点处。顶点VER可以从发光器件ED的第一表面SU1延伸到第二表面SU2(例如，参见图5a和图5b)。
发光器件ED的第一表面SU1、第二表面SU2和侧壁SW中的每个可以具有纤锌矿晶体结构。发光器件ED的第一表面SU1和第二表面SU2中的每个可以是作为极面的c面。第一表面SU1和第二表面SU2中的每个可以是(0001)小面。极面或c面可以是仅由一种原子构成的表面。在一实施方式中，极面或c面可以是仅由镓(Ga)原子或仅由氮(N)原子构成的表面。
发光器件ED的侧壁SW可以相对于第一表面SU1和第二表面SU2以一角度倾斜。在一实施方式中，发光器件ED的第一、第二、第五和第六侧壁SW1、SW2、SW5和SW6可以具有相同的角度。第三侧壁SW3和第四侧壁SW4可以具有相同的角度。第一、第二、第五和第六侧壁SW1、SW2、SW5和SW6可以以与第三和第四侧壁SW3和SW4不同的角度倾斜。
第一、第二、第五和第六侧壁SW1、SW2、SW5和SW6中的每个可以包括第一小面FA1。第一小面FA1可以相对于第一表面SU1以第一角度θ1倾斜。第一角度θ1可以在10°至80°的范围内。
第一小面FA1可以是半极面。详细地，第一小面FA1可以是{n–n 0k}小面。这里，指数n和k中的每个是1或更大的整数。作为示例，第一小面FA1可以是{1 -1 0 1}面。
如果发光器件ED的侧壁SW是垂直于第一表面SU1的表面(例如，如果第一角度θ1为约90°)，则有源层ACT中产生的光会通过侧壁SW泄漏，在这种情况下，光提取效率可能降低。然而，根据本发明构思的一实施方式，由于发光器件ED具有以一角度倾斜的侧壁SW，所以可以有效地防止光通过侧壁SW泄漏。因此，发光器件ED可以具有高光提取效率。
第三侧壁SW3和第四侧壁SW4中的每个可以包括第二小面FA2和第三小面FA3。第二小面FA2可以位于第三小面FA3上。第二小面FA2可以被定位为邻近第二表面SU2，第三小面FA3可以被定位为邻近第一表面SU1。垂直布置的第二小面FA2和第三小面FA3可以将第一表面SU1连接到第二表面SU2(例如，参见图4b)。
第二小面FA2可以是作为非极面的a面。第二小面FA2可以基本上垂直于第一表面SU1。第二小面FA2可以相对于第一表面SU1以第二角度θ2倾斜。第二角度θ2可以大于第一角度θ1。第二角度θ2可以是约90°。在一实施方式中，第二小面FA2可以是{1 1 -2 0}面。
第三小面FA3可以是半极面。例如，第三小面FA3可以是{n n-2n k}面。这里，指数n和k中的每个是1或更大的整数。作为示例，第三小面FA3是{1 1 -2 2}面。第三小面FA3可以相对于第一表面SU1以第三角度θ3倾斜。第三角度θ3可以大于第一角度θ1并且可以小于第二角度θ2。
由于第三侧壁SW3和第四侧壁SW4中的每个进一步包括不仅第二小面FA2而且第三小面FA3，所以可以防止有源层ACT中产生的光通过侧壁SW泄漏，从而提高光提取效率。
根据本发明构思的一实施方式，由于发光器件ED的侧壁SW的倾斜形状，发光器件ED的宽度可以随着距基底层100的距离的增加而增加。
反射图案RP可以插置在发光器件ED和第五绝缘层150之间。反射图案RP可以直接覆盖发光器件ED的侧壁SW。反射图案RP可以防止在有源层ACT中产生的光通过发光器件ED的侧壁SW泄漏。换句话说，反射图案RP可以被配置为反射在有源层ACT中产生的光，并将光引导到发光器件ED的第二表面SU2，因此，光可以通过发光器件ED的第二表面SU2发射。
金属氧化物图案MOP可以提供在发光器件ED的第二表面SU2上。金属氧化物图案MOP可以直接覆盖发光器件ED的第二表面SU2。金属氧化物图案MOP可以被提供为覆盖第二表面SU2的一部分并暴露剩余部分。例如，金属氧化物图案MOP的面积与第二表面SU2的总面积的比率可以在0.2至0.7的范围内。金属氧化物图案MOP可以由绝缘材料中的至少一种(诸如金属氧化物)形成或包括绝缘材料中的至少一种(诸如金属氧化物)，在一实施方式中，金属氧化物可以包括铝氧化物(即，氧化铝)。金属氧化物图案MOP可以用作覆盖第二表面SU2的一部分的钝化层。
金属氧化物图案MOP可以沿第一方向D1在第二表面SU2上延伸，第一方向D1是发光器件ED的纵轴的方向。例如，金属氧化物图案MOP可以提供在第二表面SU2上并且可以从第二侧壁SW2延伸到第一侧壁SW1(例如，参见图5a)。
作为示例，金属氧化物图案MOP可以具有单晶α相。作为另一示例，金属氧化物图案MOP可以具有多晶γ相。作为另一示例，金属氧化物图案MOP可以具有多层结构，其中单晶α相层和多晶γ相层堆叠。
第二电极E2可以提供在第五绝缘层150上。第二电极E2可以在第二表面SU2上沿第一方向D1延伸。第二电极E2可以连接到第二表面SU2的未被金属氧化物图案MOP遮盖的部分(例如，参见图4b)。第二电极E2可以是n型电极。第二电极E2可以电连接到先前参照图2描述的第二电源线PL2。换句话说，图2的第二电源电压ELVSS可以施加到第二电极E2。
第一电极E1和第二电极E2中的每个可以由导电材料中的至少一种形成或包括导电材料中的至少一种。导电材料可以包括铟锌氧化物(IZO)、铟锡氧化物(ITO)、铟镓氧化物(IGO)、铟锌镓氧化物(IGZO)或其组合。然而，本发明构思不限于该示例。或者，导电材料可以包括金属材料，包括钼、银、钛、铜、铝或其合金。
电信号可以通过第一电极E1和连接图案CP施加到发光器件ED的第一表面SU1。连接图案CP可以与发光器件ED的第一表面SU1接触，但不与发光器件ED的侧壁SW接触。因此，施加到第一电极E1的电信号可以不被供应到发光器件ED的侧壁SW。
第二电极E2可以仅与第二表面SU2的未被金属氧化物图案MOP遮盖的部分接触。因此，根据本发明构思的一实施方式，第一电极E1和第二电极E2之间的电流可以在垂直方向(即，第三方向D3)上从发光器件ED的第一表面SU1流向第二表面SU2。
在发光器件ED中，光可以主要在作为极面的c面中产生。在一实施方式中，由于电流从第一表面SU1(即，c面)流向第二表面SU2(即，c面)，所以电流可以集中在发光器件ED中的c面上。因此，可以提高发光器件ED的发光效率。
光阻挡图案BM和滤色器CF可以提供在第二电极E2上。光阻挡图案BM可以具有与发光器件ED垂直重叠的开口，并且滤色器CF可以提供在该开口中。光阻挡图案BM可以是黑矩阵。
滤色器CF可以包括红色滤色器、绿色滤色器或蓝色滤色器中的至少一种。滤色器CF可以被配置为仅透射从发光器件ED发射的光当中的特定波长的光。作为示例，滤色器CF可以包括量子点。也就是，滤色器CF可以是量子点滤色器。
作为示例，滤色器CF可以包括透明材料。如果从发光器件ED发射的光是蓝光，则蓝色像素的滤色器CF可以仅包括透明材料，而不包括量子点。
覆盖层CV可以提供在光阻挡图案BM和滤色器CF上。覆盖层CV可以由透明玻璃或透明塑料形成或者包括透明玻璃或透明塑料。覆盖层CV可以保护滤色器CF和发光器件ED。
图6a至图7c是示出根据本发明构思的一实施方式的选择性区域生长的截面图。
参照图6a，非晶层AAL可以形成在衬底SUB上。衬底SUB可以是蓝宝石衬底、硅衬底、SiC衬底或GaAs衬底。作为示例，衬底SUB可以是蓝宝石衬底(即，由单晶氧化铝制成)。
非晶层AAL可以使用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成。非晶层AAL可以由二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)-氧化锆、铜氧化物、钽氧化物、铝氮化物(AlN)或硅氮化物(Si3N4)中的至少一种形成，或包括其中的至少一种。作为示例，非晶层AAL可以由非晶氧化铝形成，或者包括非晶氧化铝。
非晶层AAL可以形成为具有第一厚度T1。第一厚度T1可以是1nm至150nm的相对小的厚度。在通过ALD工艺形成非晶层AAL的情况下，ALD工艺的循环步骤的数量可以被调整为小于1500个循环。
参照图6b，可以对非晶层AAL执行热处理工艺THP。热处理工艺THP可以在750℃至1200℃的温度下执行。作为热处理工艺THP的结果，非晶层AAL可以被晶化以形成单晶结构的单晶层CAL。例如，单晶层CAL可以是具有单晶α相的氧化铝层。单晶层CAL可以具有与衬底SUB相同的材料和晶相。
参照图6c，可以通过金属有机化学气相沉积(MOCVD，其中单晶层CAL用作籽晶层)从单晶层CAL生长外延层EPL。MOCVD工艺可以在750℃至1200℃的温度下执行。外延层EPL可以在单晶α相的单晶层CAL上具有相对高的生长速率。因此，在单晶层CAL上，外延层EPL可以形成为具有相对大的厚度。例如，外延层EPL可以是GaN或Ga2O3层。
参照图7a，非晶层AAL可以形成在衬底SUB上。非晶层AAL可以形成为第二厚度T2。第二厚度T2可以大于上述第一厚度T1。第二厚度T2可以是150nm至1000nm的相对大的厚度。例如，第二厚度T2可以在200nm至800nm的范围内。如果非晶层AAL通过ALD工艺形成，则ALD工艺的循环步骤的数量可以被调整为大于1500个循环。
参照图7b，可以对非晶层AAL执行热处理工艺THP。热处理工艺THP可以在750℃至1200℃的温度下执行。作为热处理工艺THP的结果，非晶层AAL可以被晶化以形成多晶层PAL。例如，多晶层PAL可以是具有多晶γ相的氧化铝层。多晶层PAL可以具有与衬底SUB不同的晶相。
在本实施方式中，由于非晶层AAL具有相对大的厚度(例如，第二厚度T2)，所以通过衬底SUB对非晶层AAL的晶化可能无法充分执行。因此，非晶层AAL可以转变为多晶层PAL，而不是单晶层。
参照图7c，可以执行其中多晶层PAL用作籽晶层的MOCVD工艺，以在多晶层PAL上形成岛形晶粒ISL。
多晶层PAL上的外延生长速率可以比单晶层CAL上的外延生长速率慢得多。因此，图6c的单晶层CAL上的外延层EPL可以形成为具有相对大的厚度，而在图7c的多晶层PAL上，即使在相同条件下执行MOCVD工艺时，也可以形成晶粒ISL或薄外延层。
如上所述，由于外延层的生长速率取决于籽晶层的晶体结构，所以外延层可能难以在多晶区域上生长并且可以仅在单晶区域上选择性地生长。选择性区域生长(SAG)可以表示这个过程。
图8、图10、图12、图14、图16、图18和图20是示出根据本发明构思的一实施方式的制造图案化的衬底的方法的平面图。图9a、图11a、图13a、图15a、图17a、图19a和图21a分别是沿图8、图10、图12、图14、图16、图18和图20的线A-A'截取的截面图。图9b、图11b、图13b、图15b、图17b、图19b和图21b分别是沿图8、图10、图12、图14、图16、图18和图20的线B-B'截取的截面图。
参照图8、图9a和图9b，可以在衬底SUB上形成多个牺牲图案SAP。衬底SUB可以是蓝宝石衬底、硅衬底、SiC衬底或GaAs衬底。作为示例，衬底SUB可以是蓝宝石衬底。例如，衬底SUB可以由单晶α相的氧化铝形成或者包括单晶α相的氧化铝。
牺牲图案SAP的形成可以包括在衬底SUB上形成光致抗蚀剂层并对光致抗蚀剂层执行曝光和显影工艺。换句话说，牺牲图案SAP可以包括光致抗蚀剂材料。
每个牺牲图案SAP可以是在第一方向D1上延伸的线形图案。牺牲图案SAP可以在第二方向D2上以特定节距排列。每个牺牲图案SAP的线宽可以小于牺牲图案SAP中的相邻牺牲图案之间的距离L1。在一实施方式中，距离L1可以是约500nm。
参照图10、图11a和图11b，无机层IL可以共形地形成在衬底SUB上。无机层IL的形成可以包括执行原子层沉积工艺或化学气相沉积工艺。无机层IL可以由二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)-氧化锆、铜氧化物、钽氧化物、铝氮化物(AlN)或硅氮化物(Si3N4)中的至少一种形成或包括其中的至少一种。作为示例，无机层IL可以由无定形氧化铝形成或包括无定形氧化铝。
无机层IL可以覆盖衬底SUB的顶表面和每个牺牲图案SAP的表面。换句话说，无机层IL的一部分可以覆盖牺牲图案SAP的表面。覆盖牺牲图案SAP的表面的无机层IL可以被定义为籽晶图案SEP。
籽晶图案SEP的平面形状可以由牺牲图案SAP确定。例如，籽晶图案SEP可以具有与牺牲图案SAP基本相同的平面形状。
参照图12、图13a和图13b，可以在无机层IL上形成掩模层MA。可以使用掩模层MA作为蚀刻掩模来去除暴露的无机层IL和牺牲图案SAP。结果，籽晶图案SEP可以留在与掩模层MA重叠的区域中。
可以选择性地去除在籽晶图案SEP的端部EN附近暴露的牺牲图案SAP。例如，可以通过热处理工艺以热解方式去除牺牲图案SAP。结果，仅包括籽晶图案SEP的无机层IL可以留下。空的空间ES可以被限定在籽晶图案SEP和衬底SUB之间。
此后，可以对无机层IL执行第一热处理工艺以使无机层IL和籽晶图案SEP晶化。具体地，可以在约1000℃至1200℃的温度下执行第一热处理工艺。第一热处理工艺可以在无机层IL能转变成单晶α相的温度下执行。可以执行第一热处理工艺直到整个籽晶图案SEP具有单晶α相。
作为无机层IL的晶化的结果，无机层IL可以形成与衬底SUB相同的单晶氧化铝。换句话说，无机层IL可以成为衬底SUB的一部分。例如，衬底SUB可以具有突出形状，其顶表面由籽晶图案SEP限定。接着，可以选择性地去除掩模层MA。
参照图14、图15a和图15b，可以在衬底SUB上共形地形成非晶层AAL。非晶层AAL可以形成为部分地填充籽晶图案SEP与衬底SUB之间的空的空间ES。非晶层AAL可以形成为具有与参照图6a至图7c描述的特征基本相同的特征。例如，非晶层AAL可以通过ALD工艺形成。在本实施方式中，非晶层AAL可以是具有150nm至1000nm的第二厚度T2的非晶氧化铝(例如，参见图7a)。
参照图16、图17a和图17b，可以在衬底SUB上形成光致抗蚀剂层PRL。光致抗蚀剂层PRL可以形成为完全填充籽晶图案SEP与衬底SUB之间的空的空间ES。光致抗蚀剂层PRL可以凹入以暴露籽晶图案SEP和覆盖籽晶图案SEP的非晶层AAL。因此，衬底SUB和与衬底SUB接触的非晶层AAL可以被光致抗蚀剂层PRL覆盖，但是籽晶图案SEP和与籽晶图案SEP接触的非晶层AAL可以被选择性地暴露。
参照图18、图19a和图19b，可以选择性地去除未被光致抗蚀剂层PRL覆盖的非晶层AAL。因此，籽晶图案SEP的顶表面可以被暴露。接着，可以选择性地去除光致抗蚀剂层PRL。因此，非晶层AAL可以覆盖衬底SUB但是可以暴露籽晶图案SEP的顶表面。
参照图20、图21a和图21b，可以对非晶层AAL执行第二热处理工艺以使非晶层AAL晶化。因此，多晶层PAL可以形成为具有多晶γ相。第二热处理工艺可以在750℃至1200℃(具体地，750℃至900℃)的温度下执行。在这种情况下，如先前参照图7a和图7b所描述的，非晶层AAL具有相对大的厚度(例如，第二厚度T2)，非晶层AAL可以通过第二热处理工艺转变成多晶层PAL。同时，多晶层PAL可以暴露单晶α相的籽晶图案SEP。
结果，根据本实施方式，图案化的衬底PSS(例如，图案化的蓝宝石衬底)可以被制备为包括单晶α相的籽晶图案SEP和多晶γ相的多晶层PAL。下面将描述的外延层可以有效地从单晶层(例如，籽晶图案SEP)生长，但是可能难以从多晶层PAL生长(例如，参见图6c和图7c)。也就是，根据本发明构思的一实施方式，可以提供能够实现上述选择性区域生长(SAG)的图案化的衬底PSS。
图22是示出根据本发明构思的一实施方式的制造发光器件的方法的平面图。图23a是沿图22的线A-A'截取的截面图。图23b是沿图22的线B-B'截取的截面图。
参照图22、图23a和图23b，可以通过前述方法来制备图案化的衬底PSS。发光器件ED可以分别形成在图案化的衬底PSS的籽晶图案SEP上。多个发光器件ED可以二维地形成以对应于二维排列的籽晶图案SEP。在一实施方式中，当在平面图中观察时，根据本实施方式的发光器件ED可以生长为具有八边形形状。
在一实施方式中，发光器件ED可以通过MOCVD工艺形成。详细地，可以对单晶籽晶图案SEP执行MOCVD工艺，可以使用籽晶图案SEP的顶表面作为籽晶层来生长外延结构(例如，发光器件ED)。发光器件ED可以由III-V族化合物半导体材料(例如，GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN或其组合)中的至少一种形成或包括其中的至少一种。在籽晶图案SEP上，外延结构或发光器件ED可以在[0001]方向(即，第三方向D3)上快速生长。
多层结构的发光器件ED可以通过调节MOCVD工艺中的源气体、工艺温度和腔室压力来形成。例如，发光器件ED的形成可以包括在籽晶图案SEP上形成第三半导体层SL3、在第三半导体层SL3上形成第二半导体层SL2、在第二半导体层SL2上形成有源层ACT、以及在有源层ACT上形成第一半导体层SL1。
详细地，第三半导体层SL3可以形成为包括GaN层。第二半导体层SL2可以形成为包括掺有杂质(例如，硅(Si)、锗(Ge)、锡(Sn)、硒(Se)或碲(Te))的GaN层。有源层ACT可以形成为具有包括InGaN层和GaN层的多量子阱结构。第一半导体层SL1可以形成为包括掺有杂质(例如，镁(Mg)、锌(Zn)、钙(Ca)、锶(Sr)或钡(Ba))的GaN层。有源层ACT以及第一至第三半导体层SL1、SL2和SL3可以在单个沉积腔室中连续形成。
发光器件ED可以具有与籽晶图案SEP接触的第二表面SU2、在第三方向D3上与第二表面SU2相反的第一表面SU1、以及从第二表面SU2倾斜延伸到第一表面SU1的侧壁SW。侧壁SW可以是非蚀刻表面，其通过外延生长工艺而不是通过蚀刻工艺形成。
在比较例中，发光器件可以通过使用等离子体蚀刻方法图案化GaN层(其通过外延生长工艺形成)形成。在这种情况下，发光器件的侧壁可以是通过蚀刻方法形成的蚀刻表面，并且可以与前述实施方式中的晶面不同。例如，在通过等离子体蚀刻方法形成发光器件的侧壁的情况下，诸如非辐射复合的缺陷可能出现在所得蚀刻表面上。这种缺陷可能导致发光器件的性能(例如，外量子效率(EQE))的劣化。随着发光器件的尺寸减小，EQE特性的劣化可能变得越来越成问题。此外，在发光器件的侧壁是被蚀刻的表面的情况下，在发光器件中可能出现泄露电流的问题。
根据本发明构思的一实施方式，发光器件ED的侧壁SW可以通过外延生长工艺而不是通过等离子体蚀刻工艺形成。这意味着侧壁SW是没有被等离子体损坏的基本上完美的晶面。因此，在根据本实施方式的发光器件ED中，可以实现改进的性能并防止泄露电流的问题。
在MOCVD工艺期间，外延层EPL可以在具有多晶γ相的多晶层PAL上生长为具有非常小的厚度。外延层的生长速率在具有单晶结构的籽晶图案SEP上可以比在具有多晶γ相的多晶层PAL上高得多。因此，多晶层PAL上的外延层EPL可以比籽晶图案SEP上的发光器件ED薄得多。多晶层PAL上的外延层EPL可以不与发光器件ED接触，并且可以与发光器件ED完全间隔开。
图24是示出根据本发明构思的比较例的MOCVD工艺的截面图。图24示出了当从图案化的衬底PSS省略多晶层PAL时通过MOCVD工艺形成的外延层EPL的结构。外延层EPL可以在具有单晶结构的籽晶图案SEP和衬底SUB两者上快速生长。因此，可能发生其中外延层EPL粘附到衬底SUB的工艺故障。
相比之下，根据图23b的实施方式，通过使用其中多晶层PAL和籽晶图案SEP具有不同的生长速率的选择性区域生长，籽晶图案SEP上的外延结构(例如，发光器件ED)可以形成为与衬底SUB充分地间隔开。结果，可以防止图24的工艺故障发生。
对于根据本发明构思的图案化的衬底PSS，选择性区域生长可以通过使用多晶氧化铝的多晶层PAL而不是通过诸如硅绝缘层(例如，硅氧化物层或硅氮化物层)的异质材料来实现。因此，可以避免由来自异质材料的杂质(例如，由来自硅绝缘层的Si、O和/或N)引起的发光器件ED的污染问题，从而防止发光器件ED的纯度降低。这可以进一步改善发光器件ED的发光效率。
图25和图26是示出根据本发明构思的一实施方式的制造显示装置的方法的截面图。
参照图25，可以在基底层100上形成第一薄膜晶体管TR1和第二薄膜晶体管TR2。第一薄膜晶体管TR1和第二薄膜晶体管TR2的形成可以包括执行LTPS工艺或LTPO工艺。可以形成连接电极CCE以将第一薄膜晶体管TR1和第二薄膜晶体管TR2彼此电连接。可以在连接电极CCE上形成第一电极E1。第一电极E1可以电连接到第二薄膜晶体管TR2。第一电极E1可以暴露于外部。
参照图26，可以在参照图22、23a和23b描述的发光器件ED上形成反射图案RP和连接图案CP。反射图案RP可以形成为选择性地仅覆盖发光器件ED的侧壁SW。连接图案CP可以形成为选择性地仅覆盖发光器件ED的第一表面SU1。
发光器件ED可以与衬底SUB分离。发光器件ED的分离可以通过机械剥离方法来实现。在一实施方式中，在机械剥离工艺期间，发光器件ED的第二表面SU2上的籽晶图案SEP和多晶层PAL可以保持原样，从而形成部分地覆盖第二表面SU2的金属氧化物图案MOP。在一实施方式中，金属氧化物图案MOP的一部分或全部可以在后续工艺中被去除。
分离的发光器件ED可以安装在第一电极E1上。分离的发光器件ED可以被倒置，然后可以以其连接图案CP放置在第一电极E1上的方式设置。
返回参照图3、图4a和图4b，可以形成第五绝缘层150以覆盖第一电极E1和发光器件ED。可以在第五绝缘层150上形成第二电极E2。第二电极E2可以连接到发光器件ED的第三半导体层SL3的未被金属氧化物图案MOP遮盖的部分。
可以在第二电极E2上形成光阻挡图案BM和滤色器CF。光阻挡图案BM可以是黑矩阵。滤色器CF可以包括红色滤色器、绿色滤色器或蓝色滤色器中的至少一种。可以在光阻挡图案BM和滤色器CF上形成覆盖层CV。
在根据本发明构思的一实施方式的制造显示装置的方法中，发光器件ED和衬底SUB可以通过机械剥离方法容易地彼此分离。即使当发光器件ED与衬底SUB分离时，金属氧化物图案MOP仍然可以附着到第二表面SU2或留在第二表面SU2上。换句话说，金属氧化物图案MOP可以不被去除，并且具有金属氧化物图案MOP的发光器件ED可以直接用作显示装置的一部分。因此，不需要执行去除金属氧化物图案MOP的附加工艺，并且这可以使得降低发光器件ED的制造成本成为可能。这种金属氧化物图案MOP可以用于使发光器件ED的第二表面SU2钝化，并且还可以提供第二电极E2与发光器件ED之间的n型接触。
图27是示出根据本发明构思的一实施方式的显示装置的显示面板的平面图。图28是沿图27的线A-A'截取的截面图。图29是图27的第一像素的放大平面图。在根据本实施方式的显示装置的以下描述中，先前参照图3、图4a、图4b、图5a和图5b描述的元件可以用相同的附图标记来标识，而不重复其重叠描述。
参照图27和图28，第一像素PX1至第三像素PX3可以提供在基底层100上。基底层100可以包括硅衬底、塑料衬底、玻璃衬底、绝缘膜或包括多个绝缘层的堆叠。
第一像素PX1至第三像素PX3可以二维排列。作为示例，第一像素PX1至第三像素PX3可以在第二方向D2上排列。尽管未示出，但是在基底层100上可以进一步提供附加像素以形成二维像素排列。
第一像素PX1至第三像素PX3中的每个可以包括第一薄膜晶体管TR1、第二薄膜晶体管TR2和多个发光器件ED。在下文中，将示例性地描述第一像素PX1至第三像素PX3中的一个(例如，第一像素PX1)。
第一薄膜晶体管TR1和第二薄膜晶体管TR2可以设置在基底层100上。第一薄膜晶体管TR1和第二薄膜晶体管TR2可以被配置为具有与参照图3和图4a描述的特征基本相同的特征。
分隔壁结构PAR可以提供在第四绝缘层140上。分隔壁结构PAR可以具有与第一电极E1的底表面共面的底表面。分隔壁结构PAR可以限定暴露第一电极E1的顶表面的凹陷区域RS。例如，凹陷区域RS可以由分隔壁结构PAR的内侧壁和第一电极E1的顶表面限定。当从分隔壁结构PAR的顶表面测量时，凹陷区域RS可以被提供为具有特定深度DEP。
多个发光器件ED可以提供在凹陷区域RS中的第一电极E1上。每个发光器件ED可以被配置为具有与参照图3、图4a、图4b、图5a和图5b描述的特征基本相同的特征。
发光器件ED可以包括有源发光器件EDa和虚设发光器件EDd。每个有源发光器件EDa可以以其第一表面SU1面向第一电极E1或基底层100的方式设置。连接图案CP可以插置在有源发光器件EDa与第一电极E1之间。有源发光器件EDa的第一表面SU1可以通过连接图案CP电连接到第一电极E1。每个虚设发光器件EDd可以以其第二表面SU2面向第一电极E1或基底层100的方式设置。虚设发光器件EDd的第二表面SU2可以通过金属氧化物图案MOP与第一电极E1间隔开。
有源发光器件EDa的数量与发光器件ED的总数的比率可以在从约40％至约60％的范围内。虚设发光器件EDd的数量与发光器件ED的总数的比率可以在约60％至约40％的范围内。有源发光器件EDa的数量可以基本上等于虚设发光器件EDd的数量，但是在一实施方式中，它们可以彼此不同。
在一实施方式中，有源发光器件EDa的数量与发光器件ED的总数的比率可以在从约60％至约100％的范围内。换句话说，有源发光器件EDa的数量可以大于虚设发光器件EDd的数量。
第五绝缘层150可以提供在第四绝缘层140上以填充发光器件ED之间的区域。第二电极E2可以提供在第五绝缘层150和发光器件ED上。覆盖有源发光器件EDa的第二表面SU2的金属氧化物图案MOP可以具有暴露第二表面SU2的中心区域的接触孔CTH。第二电极E2可以与有源发光器件EDa的第二表面SU2接触。
根据本发明构思的一实施方式，第一电极E1可以是p型电极，第二电极E2可以是n型电极。在有源发光器件EDa中，p型或第一电极E1可以通过连接图案CP电连接到与第一表面SU1相邻的p型半导体层，n型或第二电极E2可以电连接到与第二表面SU2相邻的n型半导体层。因此，有源发光器件EDa可以用于在显示装置的操作期间发光。
相比之下，对于虚设发光器件EDd，金属氧化物图案MOP可以防止第一电极E1与第二表面SU2接触，同时n型或第二电极E2连接到与第一表面SU1相邻的p型半导体层。因此，在显示装置的操作期间，虚设发光器件EDd可以不发射任何光。由于有源发光器件EDa约占发光器件ED的40％至60％，所以像素PX1至PX3中的每个可以用作普通像素。
可以在第二电极E2上提供第六绝缘层160。第六绝缘层160可以具有平坦的顶表面。光阻挡图案BM和滤色器CF可以提供在第六绝缘层160上。光阻挡图案BM可以具有与凹陷区域RS垂直重叠的开口，并且滤色器CF可以提供在开口中。覆盖层CV可以提供在光阻挡图案BM和滤色器CF上。
将参照图29更详细地描述随机布置在第一像素PX1的凹陷区域RS中的发光器件ED。第一像素PX1的发光器件ED可以包括第一至第八发光器件ED1至ED8。第一至第八发光器件ED1至ED8中的每个可以具有中心CG。作为示例，发光器件ED的中心CG可以是发光器件ED的重心。
第一中心线CL1可以被限定为穿过第一发光器件ED1的中心CG。当在平面图中观察时，第一中心线CL1可以平行于第一发光器件ED1的纵向轴线。第二至第四发光器件ED2至ED4的第二至第四中心线CL2至CL4可以以与第一发光器件ED1的第一中心线CL1相同的方式限定。
第一至第四中心线CL1至CL4可以不彼此平行。换句话说，由于发光器件ED随机布置，所以第一至第四中心线CL1至CL4可以不彼此平行。第一至第四中心线CL1至CL4可以彼此交叉。作为示例，第一中心线CL1可以相对于第二方向D2以第四角度θ4倾斜，第二中心线CL2可以相对于第二方向D2以第五角度θ5倾斜，第三中心线CL3可以相对于第二方向D2以第六角度θ6倾斜，第四中心线CL4可以相对于第二方向D2以第七角度θ7倾斜。第四角度θ4至第七角度θ7可以彼此不同。
第五发光器件ED5、第六发光器件ED6和第八发光器件ED8可以与第七发光器件ED7相邻地提供。第一虚拟线VL1可以被定义为连接第七发光器件ED7的中心CG到第五发光器件ED5的中心CG的线，第二虚拟线VL2可以被定义为连接第七发光器件ED7的中心CG到第六发光器件ED6的中心CG的线，第三虚拟线VL3可以被定义为连接第七发光器件ED7的中心CG到第八发光器件ED8的中心CG的线。
第一虚拟线VL1、第二虚拟线VL2和第三虚拟线VL3可以具有彼此不同的长度。换句话说，从第五发光器件ED5、第六发光器件ED6和第八发光器件ED8到第七发光器件ED7的距离可以彼此不同。
第一虚拟线VL1和第二虚拟线VL2之间的角度可以是第八角度θ8，第二虚拟线VL2和第三虚拟线VL3之间的角度可以是第九角度θ9。第八角度θ8和第九角度θ9可以彼此不同。
根据本实施方式的制造显示装置的方法可以包括在显示装置的像素上随机散布微型LED薄片。
微型LED薄片可以通过使用机械剥离方法分离图案化的衬底PSS上的发光器件ED(其通过图22、图23a和图23b制造)以及然后收集分离的发光器件ED来制备。换句话说，微型LED薄片中的每个薄片可以是根据本发明构思的一实施方式的发光器件ED。
由于微型LED薄片随机地散布在像素上，所以第一电极E1上的发光器件ED可以二维且随机地布置。在一实施方式中，第一电极E1上的每个发光器件ED可以以50％的概率是有源发光器件EDa，或者可以以50％的概率是虚设发光器件EDd。
根据本实施方式，显示装置可以通过在像素上随机布置发光器件来实现。由于像素上的发光器件具有较大的其最大宽度与其高度的比率，所以约50％的发光器件可以用作有源发光器件。由于发光器件以随机方式而不是以规则方式布置在像素上，所以可以快速且经济地制造大面积显示面板。

Claims (19)

1.一种显示装置，包括：
多个像素；
发光器件，提供在所述多个像素的每个中，所述发光器件具有彼此相反的第一表面和第二表面；
第一电极，电连接到所述发光器件的所述第一表面；
第二电极，电连接到所述发光器件的所述第二表面；以及
金属氧化物图案，插置在所述发光器件的所述第二表面和所述第二电极之间，
其中所述金属氧化物图案被提供为覆盖所述第二表面的一部分并暴露所述第二表面的剩余部分，
所述第二电极电连接到所述第二表面的暴露的剩余部分，以及
所述金属氧化物图案包括单晶氧化铝或多晶氧化铝
2.根据权利要求1所述的显示装置，其中所述发光器件包括由第一小面组成的第一侧壁，
所述第一小面是{n–n 0k}面，以及
指数n和k中的每个是1或更大的整数。
3.根据权利要求2所述的显示装置，其中所述发光器件进一步包括第二侧壁，所述第二侧壁由第二小面和第三小面组成，
所述第二小面是{1 1-2 0}面，
所述第三小面是{n n-2n k}面，以及
指数n和k中的每个是1或更大的整数。
4.根据权利要求3所述的显示装置，其中所述第一小面相对于所述第一表面以第一角度倾斜，
所述第二小面相对于所述第一表面以第二角度倾斜，
所述第三小面相对于所述第一表面以第三角度倾斜，
所述第三角度大于所述第一角度，以及
所述第二角度大于所述第三角度。
5.根据权利要求1所述的显示装置，其中所述第二表面的面积大于所述第一表面的面积。
6.根据权利要求1所述的显示装置，其中所述发光器件包括顺序堆叠的p型的第一半导体层、有源层和n型的第二半导体层，
所述第一半导体层与所述第一表面相邻，以及
所述第二半导体层与所述第二表面相邻。
7.根据权利要求1所述的显示装置，其中所述发光器件包括GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN或其组合中的至少一种。
8.根据权利要求1所述的显示装置，进一步包括：
连接图案，在所述发光器件的所述第一表面和所述第一电极之间；以及
在所述发光器件的侧壁上的反射图案。
9.一种制造发光器件的方法，包括：
制备图案化的衬底，所述图案化的衬底包括衬底、在所述衬底上的多晶层以及突出于所述多晶层上方的籽晶图案；以及
在所述图案化的衬底上执行金属有机化学气相沉积工艺，以分别在所述籽晶图案和所述多晶层上形成发光器件和外延层，
其中在所述金属有机化学气相沉积工艺期间，所述发光器件在所述籽晶图案上的生长速率高于所述外延层在所述多晶层上的生长速率。
10.根据权利要求9所述的方法，其中所述籽晶图案包含单晶氧化铝，以及
所述多晶层包含多晶氧化铝。
11.根据权利要求9所述的方法，其中形成所述图案化的衬底包括：
形成从所述衬底突出的所述籽晶图案；
形成非晶层以覆盖所述衬底和所述籽晶图案；
去除所述非晶层的一部分以暴露所述籽晶图案，所述非晶层的剩余部分覆盖所述衬底的顶表面；以及
对所述非晶层执行热处理工艺以使所述非晶层晶化为所述多晶层，
其中所述非晶层形成为具有150nm至1000nm的厚度。
12.根据权利要求11所述的方法，其中所述热处理工艺在750℃至900℃的温度下执行。
13.根据权利要求9所述的方法，其中所述发光器件与所述外延层垂直地间隔开。
14.根据权利要求9所述的方法，其中形成所述发光器件包括：
在所述籽晶图案上形成第三半导体层；
在所述第三半导体层上形成第二半导体层；
在所述第二半导体层上形成有源层；以及
在所述有源层上形成第一半导体层。
15.根据权利要求9所述的方法，进一步包括：
在所述发光器件的顶表面上形成连接图案；
在所述发光器件的侧壁上形成反射图案；以及
通过机械剥离方法将所述发光器件与所述图案化的衬底分离。
16.一种图案化的蓝宝石衬底，包括：
蓝宝石衬底；
从所述蓝宝石衬底的顶表面垂直突出的籽晶图案；以及
多晶层，覆盖所述蓝宝石衬底的所述顶表面但暴露所述籽晶图案，
其中所述籽晶图案包含单晶氧化铝，以及
所述多晶层包含多晶氧化铝。
17.根据权利要求16所述的图案化的蓝宝石衬底，其中所述籽晶图案的氧化铝具有单晶α相，以及
所述多晶层的氧化铝具有多晶γ相。
18.根据权利要求16所述的图案化的蓝宝石衬底，其中所述多晶层部分地填充所述籽晶图案与所述蓝宝石衬底之间的空的空间。
19.根据权利要求16所述的图案化的蓝宝石衬底，其中当在所述图案化的蓝宝石衬底上执行金属有机化学气相沉积工艺时，外延层在所述籽晶图案上的生长速率高于在所述多晶层上的生长速率。
CN202180094352.6A 2021-02-22 2021-05-10 显示装置及制造发光元件的方法 Pending CN116868310A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0023123 2021-02-22
KR1020210023123A KR102506449B1 (ko) 2020-04-23 2021-02-22 표시 장치
PCT/KR2021/005821 WO2022177068A1 (ko) 2021-02-22 2021-05-10 표시 장치 및 발광 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN116868310A true CN116868310A (zh) 2023-10-10

Family

ID=82930756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180094352.6A Pending CN116868310A (zh) 2021-02-22 2021-05-10 显示装置及制造发光元件的方法

Country Status (4)

Country Link
EP (1) EP4297066A1 (zh)
CN (1) CN116868310A (zh)
TW (1) TW202234693A (zh)
WO (1) WO2022177068A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802556B2 (ja) * 2005-06-06 2011-10-26 ソニー株式会社 チップ状電子部品の製造方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP5318865B2 (ja) * 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
CN107302010B (zh) * 2017-06-21 2020-07-24 上海天马微电子有限公司 一种显示面板和显示装置
KR102136579B1 (ko) * 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치

Also Published As

Publication number Publication date
EP4297066A1 (en) 2023-12-27
WO2022177068A1 (ko) 2022-08-25
TW202234693A (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
EP3599639B1 (en) Display apparatus
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
KR20230038169A (ko) 마이크로 led 표시 패널 및 그 제조 방법
CN102983243A (zh) 发光器件及包括该发光器件的发光器件封装
US10998464B2 (en) Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode
CN108198835A (zh) 一种led显示单元、显示器及其制造方法
US20220367756A1 (en) Light emitting element, manufacturing method therefor and display device including same
US20220376144A1 (en) Light-emitting diode and display device comprising same
US20220359783A1 (en) Light emitting element, manufacturing method therefor, and display device
KR102506449B1 (ko) 표시 장치
US20210336084A1 (en) Display device
EP4287259A1 (en) Display device
US11949046B2 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20220140189A1 (en) Nitride semiconductor light emitting device and display device using the same
EP4297066A1 (en) Display device and method for manufacturing light-emitting element
US11705537B2 (en) Display device and method of manufacturing light emitting device
US20220254959A1 (en) Light emitting element, manufacturing method thereof, and display device comprising the light emitting element
KR102491857B1 (ko) 표시 장치
EP4243075A2 (en) Display device and method of fabricating the same
US20240170614A1 (en) Light-emitting element, method of forming the light-emitting element, and display device
TW202315190A (zh) 單片式集成之上部閘極薄膜電晶體和發光二極體及製造方法
KR20200056213A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination