TW202315190A - 單片式集成之上部閘極薄膜電晶體和發光二極體及製造方法 - Google Patents
單片式集成之上部閘極薄膜電晶體和發光二極體及製造方法 Download PDFInfo
- Publication number
- TW202315190A TW202315190A TW111124158A TW111124158A TW202315190A TW 202315190 A TW202315190 A TW 202315190A TW 111124158 A TW111124158 A TW 111124158A TW 111124158 A TW111124158 A TW 111124158A TW 202315190 A TW202315190 A TW 202315190A
- Authority
- TW
- Taiwan
- Prior art keywords
- tft
- led
- anode
- drain
- pixel
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000008021 deposition Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 111
- 239000004065 semiconductor Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
本發明揭示適合用於高密度顯示器之像素及子像素。高密度藉由直接在一發光二極體(LED)之頂部上形成一上部閘極薄膜電晶體(TFT)來實現，藉此減小所需面積。為實現堆疊結構，形成一平坦化層，使得其頂面與該LED之上部電極之頂面共面。接著在該平坦化層及電極上形成該TFT之源極及汲極，使得該LED與該TFT之間形成電接觸。在一些實施例中，製造包含沈積一額外平坦化層，其頂面與該TFT之閘極之頂面共面。此能夠在TFT/LED堆疊上形成一平行板電容器，藉此更進一步減小像素之佔用面積。
Description
本發明係關於影像顯示技術，且更特定言之，係關於基於LED之微顯示器。
無機發光二極體(LED)穩健，具有長壽命，且可發射比其他類型之LED (諸如有機發光二極體(OLED))更亮之光。因此，其被看好用作發射顯示器及微顯示器中之像素元件。
然而，在歷史上，難以將無機LED與像素驅動電路系統集成於一顯示器之背板中。無機LED一般由包含III-V族或II-VI族材料(例如氮化鎵(GaN))之化合物半導體材料製成。化合物半導體材料需要極高處理溫度(＞700°C)。，使用化合物半導體技術製造之驅動器比標準矽技術(諸如具有單晶矽之互補金屬氧化物半導體(CMOS)或使用非晶矽(aSi)或多晶矽(poly-Si)之薄膜電晶體(TFT))展現顯著更高電壓。因此，僅使用GaN製造一實用顯示裝置一直具挑戰性。
儘管已嘗試單片式組合無機LED與標準矽基電晶體技術來實現顯示器，但其基本上沒有成功。例如，Hartensveld在2021年5月17日至21日線上舉行之由資訊顯示學會出版之2021顯示周論文集(論文61-5)之「Fully Monolithic GaN μLED Display System」(其以引用方式併入本文中)中揭示在一矽基板上異質磊晶集成基於GaN之微LED。不幸地，此單片集成技術之成本及複雜性使其無法在諸多應用中使用。
無機LED及矽基電子器件之異質集成提供單片集成之一替代方法。此等方法採用取放技術將完全成型LED陣列自一塊狀LED基板轉移至含有先前成型矽電晶體電路系統之接收基板，其中使用焊料凸塊接合或含有導電粒子之熱固性樹脂來操作地耦合LED及電路系統。不幸地，長期可靠性及生產良率問題仍然難以克服。
最近，已證實與TFT電路系統單片式集成之無機LED。例如，Gosh在2017年10月17日發佈之美國專利第9,793,252號(其以引用方式併入本文中)中揭示下部閘極TFT電路系統與無機LED之成功集成。不幸地，此等結構之複雜層堆疊結構導致挑戰性製造問題，其仍然阻礙此技術用於諸多應用中。
依一實用且具成本效益方式單片式集成之無機LED及基於TFT電晶體之電路系統將表示相較於先前技術之一顯著進步。
本發明係針對上部閘極TFT電路系統及無機LED之單片集成。根據本發明之實施例特別適合用於顯示器、微顯示器、擴增實境系統及虛擬實境系統中。
相較於先前技術之一進步藉由形成一顯示器來實現，顯示器之像素包含具有直接安置於一LED上之一上部閘極架構之一TFT，其中組合裝置之層結構。因此，電路系統及LED之組合層結構顯著簡化且更容易製造，藉此降低製造成本且提供提高良率。
一繪示性實施例包括直接形成於一無機LED結構之頂部上之一上部閘極TFT。TFT及LED單片式集成於一藍寶石基板上。為能夠在LED之頂部上形成TFT，LED之拓撲藉由包含包括介電材料之一平坦化層來適應。平坦化層形成於LED結構上且回拋，使得其頂面與同時暴露之LED之陽極之頂面共面。一旦形成平坦化層且暴露陽極之頂面，則形成TFT之源極及汲極，使得汲極駐留於陽極上且其等電通信。接著藉由沈積界定TFT之通道區及閘極介電質之半導體及介電材料之保形層來完成電晶體結構。接著在閘極介電質之頂部上形成一閘極電極以完成TFT及LED之單片式集成結構。
由於TFT經形成使得其汲極安置於下伏LED之陽極上且與該陽極實體接觸，因此根據本發明之像素及子像素可按比例縮小至迄今使用先前技術方法無法實現之大小。藉由將像素及子像素按比例調整至極小尺寸，其可用於大型顯示器、標準解析度顯示器或近眼顯示器中。
在一些實施例中，LED之陽極及TFT之汲極或源極之一者由相同層形成。在一些實施例中，LED之陽極用作TFT之汲極或源極。
在一些實施例中，一儲存電容器亦藉由使其直接形成於TFT之閘極上方來與TFT及LED結構單片式集成。在一些實施例中，TFT之閘極用作儲存電容器之一個板。
根據本發明之一實施例係一種顯示器，其包括一第一像素，該第一像素包含：一第一發光二極體(LED)，其包含一第一陰極及一第一陽極；及一第一薄膜電晶體(TFT)，其安置於該第一LED上，其中該第一TFT包含一第一源極、一第一汲極及位於一基板遠端之一第一閘極；其中該第一LED及該第一TFT單片式集成於該基板上，使得該第一陰極及第一陽極之一者與該第一源極及該第一汲極之一者電耦合。
根據本發明之另一實施例係一種顯示器，其包括複數個像素，其中該複數個像素之各像素包含：一發光二極體(LED)，其包含一陰極及一陽極，該LED安置於一基板上，且該陰極及陽極之一者具有位於該基板遠端之一第一表面；一平坦化層，其具有與該第一表面共面之一第二表面，該平坦化層包括一介電材料；及一薄膜電晶體(TFT)，其安置於該LED及該平坦化層上，其中該TFT包含一源極、一汲極及位於該基板遠端之一閘極，且其中該源極及汲極之一者與該陽極及該陰極之一者電耦合，且其中該源極及汲極之另一者安置於該平坦化層上；其中該複數個LED及該複數個TFT單片式集成於該基板上。
根據本發明之又一實施例係一種用於形成包含複數個像素之一顯示器之方法，該方法包含：在一基板上形成複數個發光二極體(LED)，其中該複數個LED之各LED包含一陰極及一陽極，該陰極及陽極之一者具有位於該基板遠端之一第一表面；形成包括一介電材料之一平坦化層，該平坦化層具有與該複數個第一表面共面之一第二表面；及形成複數個薄膜電晶體(TFT)，使得該複數個TFT之各TFT安置於該複數個LED之一不同LED上，其中該複數個TFT之各TFT包含一源極、一汲極及位於該基板遠端之一閘極；其中各TFT經形成使得(1)該第一源極及第一汲極之一者安置於其各自LED之該第一陽極及第一陰極之一者上且與該一者電連接及(2)該源極及該汲極之另一者安置於該第二表面上。
相關申請案之交叉參考
本案主張2021年6月28日申請(代理檔案號：6494-236PR1)之名稱為「Monolithically Integrated Top-Gate Thin-Film Transistor and LED」之美國臨時專利申請案63/215,776之優先權，該申請案之全部內容以引用方式併入本文中。若本申請案與以引用方式併入之案例之一或多者之間存在可影響本案中申請專利範圍之解譯之任何語言衝突或不一致，則本例中之申請專利範圍應被解譯為與本例中之語言一致。
以下僅繪示本發明之原理。因此，應瞭解，熟習技術者將能夠設計各種配置，其儘管未在本文中明確描述或展示，但體現本發明之原理且包含於其精神及範疇內。
此外，本文中敘述之所有實例及條件語言明確主要旨在僅為了教學目的以輔助讀者理解本發明之原理及(若干)發明人為增進技術而貢獻之概念，且應被解釋為不限於此等具體敘述實例及條件。
此外，本文中敘述本發明之原理、態樣及實施例之所有陳述以及其具體實例意欲涵蓋其結構及功能等效物兩者。另外，此等等效物意欲包含當前已知等效物以及未來開發等效物兩者，即，執行相同功能之任何開發元件，無論結構如何。
因此，例如，熟習技術者應瞭解，本文中之任何方塊圖表示體現本發明之原理之繪示性電路系統之概念圖。類似地，應瞭解，任何流程圖、作業圖、狀態轉變圖、偽碼及其類似者表示可實質上在電腦可讀媒體中表示且因此由一電腦或處理器執行之各種程序，無論是否明確展示此電腦或處理器。
圖式中所展示之各種元件之功能(包含可標記為「處理器」之任何功能區塊)可透過使用專用硬體以及能夠執行軟體之硬體結合適當軟體來提供。當由一處理器提供時，功能可由一單一專用處理器、一單一共用處理器或複數個個別處理器(其中一些可共用)提供。此外，術語「處理器」或「控制器」之明確使用不應被解釋為專門係指能夠執行軟體之硬體，而是可隱含地包含(但不限於)數位信號處理器(DSP)硬體、網路處理器、專用積體電路(ASIC)、場可程式化閘陣列(FPGA)、用於儲存軟體之唯讀記憶體(ROM)、隨機存取記憶體(RAM)及非揮發性儲存器。亦可包含其他習知及/或客製硬體。
軟體模組或隱含為軟體之簡單模組在本文中可表示為流程圖元件或其他元件之任何組合以指示程序步驟執行及/或文字描述。此等模組可由明確或隱含展示之硬體執行。
除非本文中另有明確指定，否則構成圖式之圖未按比例繪製。
如上文所提及，用於顯示器及微顯示器應用中之上部閘極TFT電路系統及無機LED之單片集成提供相較於先前技術具有顯著優點之根據本發明之實施例。首先，顯著簡化電路系統及LED之組合層結構。其次，此一設計明顯更容易製造以降低製造成本且提供提高的系統良率。第三，TFT及LED之層堆疊實質上彼此獨立。因此，兩者無需歸因於包含另一者而妥協。
圖1A至圖1B描繪根據本發明之適合用於一發射顯示器中之一像素之一部分之透視圖及截面圖之示意圖。子像素100包含LED 102及TFT 104，其等單片式集成於基板106上。
為了本說明書(包含隨附申請專利範圍)，術語「單片式集成」界定為：形成於一基板之主體中，通常藉由蝕刻至基板中；或形成於基板之表面上，通常藉由圖案化安置於表面上之層。術語「單片式集成」明確排除已使用混合集成方法集成之系統/裝置，諸如使用諸如膠合、焊料凸塊接合及其類似者之程序來結合完全成型裝置。
圖2描繪根據本發明之適合於形成一顯示器之一像素之一子像素之一方法之操作。方法200開始於操作201，其中在基板106上形成LED 102。
基板106係適合用於一平坦處理製造方法中之一基板。較佳地，基板106對由LED 102發射之光實質上透明。在所描繪之實例中，基板106係一藍寶石基板；然而，熟習技術者將在閱讀本說明書之後明白適合根據本發明使用之其他基板。
LED 102係在基板106上磊晶生長之一無機LED結構。LED 102包括半導體(SC)層108、增益層110、SC層112、陰極116及陽極118以及其他層。通常，LED 102之半導體及增益層使用有機金屬化學氣相沈積(MOCVD)來磊晶生長；然而，可使用任何適合生長方法來形成LED 102之層，包含原子層磊晶(ALE)、分子束磊晶(MBE)及其類似者。
LED 102之形成開始於在基板106上磊晶生長n型半導體(SC)層108。SC層108用作能夠電連接至陰極116之一導電層。其亦用作增益層110之一下光學侷限層。在所描繪之實例中，SC層108係具有約2微米之一厚度之一層n摻雜氮化鎵(GaN)；然而，在一些實施例中，SC層108包含一不同化合物半導體材料及/或厚度。
接著在SC層108上生長增益層110。增益層110包括適合於在LED 102之結構內提供光學增益之一或多層化合物半導體材料。在所描繪之實例中，增益層110係一多量子井(MQW)層，其包括具有約150 nm之一總厚度之氮化銦鎵(InGaN)及氮化鎵(GaN)之交替層；然而，在一些實施例中，增益層110包含至少一種不同化合物半導體材料及/或具有一不同厚度。
LED 102之形成接著繼續在增益層110上磊晶生長SC層112。SC層112用作LED 102之一頂部接點且用作增益層之一上光學侷限層。在所描繪之實例中，SC層112係具有約250 nm之一厚度之一層p摻雜GaN；然而，在一些實施例中，SC層112包含一不同化合物半導體及/或具有一不同厚度。
接著圖案化增益層110及SC層112以界定台面114，台面114暴露SC層108之一區以準備形成陰極116。
陰極116形成於SC層108上，使得陰極透過SC層108與增益層110電耦合。在所描繪之實例中，陰極116係具有約50 nm之一厚度之一層鉬(Mo)。通常，陰極116藉由透過一陰影遮罩濺鍍來經由直接圖案化形成；然而，可使用任何適合沈積及/或沈積及圖案化方法來形成陰極116。
依類似方式，接著在SC層112上形成陽極118，使得陽極透過SC層112與增益層110電耦合。在所描繪之實例中，陽極118係具有約20 nm之一厚度之一層鉬(Mo)。
圖3A描繪在LED 102完成之後初生子像素100'之一截面圖之一示意圖。
一旦LED 102完成，則方法200繼續操作202，其中在LED結構上形成平坦化層120。平坦化層120係填充包圍台面114之區之一層介電材料。在所描繪之實例中，平坦化層120包括氣相沈積於LED 102之拓撲上之二氧化矽。在一些實施例中，平坦化層120依除氣相沈積之外的一方式沈積，諸如旋塗、噴塗及其類似者。
在操作203，薄化平坦化層120以暴露陽極118之頂面(即，表面S1)。因此，表面S2 (即，平坦化層120之頂面)與表面S1實質上共面且界定適合於使用平坦處理技術形成TFT 104之層之一平面。在所描繪之實例中，經由化學機械拋光(CMP)來薄化及平坦化平坦化層120；然而，可在不脫離本發明之範疇之情況下使用任何適合方法。
圖3B描繪在平坦化層120完成之後初生子像素100'之一截面圖之一示意圖。
在操作204，在基板106上形成TFT 104。
TFT 104係一FET電晶體結構，其經組態使得其閘極位於LED 102遠端。TFT 104包含閘極122、汲極124、源極126、半導體層128及閘極介電質130。
TFT 104之形成開始於在陽極118上形成汲極124且在平坦化層120之頂面上形成源極126。通常，汲極124及源極126在使用類似於上述方法之方法且與陰極116之形成有關之相同操作中形成。在所描繪之實例中，汲極124及源極126之各者係具有約20 nm之一厚度之一層鉬。
在界定汲極124及源極126之後，使用一保形沈積方法在汲極124及源極126上沈積SC層128，使得其材料駐留於源極與汲極之間。在所描繪之實例中，SC層128係具有約40 nm之一厚度之一層氧化銦鎵鋅(IGZO)。
接著在SC層128上形成閘極介電質130。在所描繪之實例中，閘極介電質130係具有約150 nm之一厚度之一層二氧化矽。
TFT 104之形成完成於在閘極介電質130之頂面上界定閘極122。在所描繪之實例中，閘極122包含具有約20 nm之一厚度之一層鉬。
然而，熟習技術者將在閱讀本說明書之後明白，在不脫離本發明之範疇之情況下，任何適合厚度及/或材料可用於TFT 104之構成層/結構之任何者。
熟習技術者亦將明白，在一些實施例中，子像素100通常包含額外半導體層(例如緩衝層、接觸增強層等等)及額外特徵，諸如通孔、接合墊及使其能夠電連接至其他子像素、控制電路系統、驅動電路系統及其類似者之電跡線。為清楚起見，此等層/特徵未展示於所描繪之實例中。
圖3C描繪在TFT 104完成之後初生子像素100'之一截面圖之一示意圖。
在操作205，形成鈍化層132來電鈍化LED 102及TFT 104，藉此完成子像素100。
在子像素100完成之後，TFT 104及LED 102經由汲極124及陽極118電耦合，汲極124及陽極118經形成使得汲極與陽極實體接觸。在一些實施例中，陽極118及汲極124由TFT 104之結構內之一單一元件界定。
圖4A展示根據本發明之一顯示器之一像素之電佈局之一示意圖，像素包含紅色、綠色及藍色子像素。顯示部分400描繪像素P1，其係包括複數個實質上相同像素之一顯示器之一個像素。像素P1包含三個子像素100R、100G及100B、匯流排402及匯流排404。
圖4B展示子像素100R、100G及100B之電匯流排區之層結構之截面圖之一示意圖。層結構406僅描繪匯流排402及匯流排404以及駐留於其間以提供電隔離之層間介電質。
子像素100R、100G及100B之各者包含：一LED 102，其經組態以發射該子像素之期望色彩；以及TFT 104，其如上文關於圖1A至圖1B所討論般電連接；以及其他電路元件。換言之，子像素100R、100G及100B分別包含LED 102R、104G及104B，其中LED 102R發射紅光，LED 102R發射綠光，且LED 102B發射藍光。
在子像素100R、100G及100B之各者中，LED陰極116電連接至電匯流排402，匯流排402保持在一共同VSS電壓位準。依類似方式，在各子像素中，其各自驅動電晶體104之源極電連接至電匯流排404，匯流排404保持在一共同ELVDD電壓位準。
在所描繪之實例中，匯流排402與陰極116同時形成；然而，在不脫離本發明之範疇之情況下，匯流排402可在一單獨程序中形成。
依類似方式，在所描繪之實例中，匯流排404與汲極124及源極126同時形成；然而，在不脫離本發明之範疇之情況下，匯流排404可在一單獨程序中形成。
匯流排402藉由用作一層間介電質之平坦化層120之一部分來與匯流排404電隔離。在一些實施例中，包含一不同介電層來電隔離匯流排402與匯流排404。
圖5展示電路部分400之層結構之一更詳細透視圖之一示意圖。如大多數基於LED之顯示器所常見，資料線Data R、Data G及Data B由顯示器之相同列中之所有像素共有。通常，各子像素之資料線及閘極由一層厚電絕緣體(即，絕緣體504)分離。在一些實施例中，絕緣體504包含鈍化層132。
在先前技術中，各像素(或子像素)通常包含鄰近於電晶體及LED定位之一儲存電容器。換言之，包含於像素驅動電路系統中之電路元件係水平配置的。因此，各電路元件需要大量晶片面積，其對各像素可為多小設定一下限(且對像素密度設定一相應上限)。
然而，本發明之態樣係：可在一TFT之頂部上形成一儲存電容器以實現元件之一垂直配置，藉此減小一給定像素驅動電路所需之面積。
圖6描繪根據本發明之包含一單片式集成儲存電容器之一子像素之一示意圖。子像素600包括子像素100及電容器602。
電容器602係包含電容器板C1及C2之一平行板電容器，電容器板C1及C2位於介電質604之兩側上。電容器602形成於子像素100上，使得板C1與閘極122實體及電接觸。
電容器板C1及C2之各者類似於上述陰極116。在所描繪之實例中，各電容器板係具有約50 nm之一厚度之一層鉬。
介電質604類似於上述閘極介電質130。在所描繪之實例中，介電質604係具有約150 nm之一厚度之一層二氧化矽。
儘管未描繪，但通常在板C1形成之前，在子像素100上形成類似於平坦化層120之一平坦化層。
藉由形成子像素600使得電容器602安置於TFT 104之頂部上，根據本發明之實施例具有相較於先前技術之顯著優點，其包含：
i. 電路系統需要減小像素面積；或
ii. 更高像素密度；或
iii. 在不犧牲像素密度之情況下增加電路複雜性；或
iv. 一更大電容器，實現更佳儲存效能；或
v. i、ii、iii及iv之任何組合。
應理解，本發明教示繪示性實施例之一些實例且熟習技術者可在閱讀本發明之後容易地設計本發明之諸多變體。
100:子像素
100':初生子像素
100B:子像素
100G:子像素
100R:子像素
102:發光二極體(LED)
102B:LED
102G:LED
102R:LED
104:薄膜電晶體(TFT)
106:基板
108:半導體(SC)層
110:增益層
112:SC層
114:台面
116:陰極
118:陽極
120:平坦化層
122:閘極
124:汲極
126:源極
128:SC層
130:閘極介電質
132:鈍化層
200:方法
201:操作
202:操作
203:操作
204:操作
205:操作
400:顯示部分/電路部分
402:匯流排
404:匯流排
406:層結構
502:層結構
504:絕緣體
600:子像素
602:電容器
604:介電質
C1:電容器板
C2:電容器板
Data B:資料線
Data G:資料線
Data R:資料線
P1:像素
S1:表面
S2:表面
圖1A至圖1B描繪根據本發明之適合用於一發射顯示器中之一像素之一部分之透視圖及截面圖之示意圖。
圖2描繪根據本發明之適合於形成一顯示器之一像素之一子像素之一方法之操作。
圖3A描繪在LED 102完成之後初生子像素100'之一截面圖之一示意圖。
圖3B描繪在平坦化層120完成之後初生子像素100'之一截面圖之一示意圖。
圖3C描繪在TFT 104完成之後初生子像素100'之一截面圖之一示意圖。
圖4A展示根據本發明之一顯示器之一像素之電佈局之一示意圖，像素包含紅色、綠色及藍色子像素。
圖4B展示子像素100R、100G及100B之電匯流排區之層結構之截面圖之一示意圖。
圖5展示電路部分400之層結構之一更詳細透視圖之一示意圖。
圖6描繪根據本發明之包含一單片式集成儲存電容器之一子像素之一示意圖。
100:子像素
102:發光二極體(LED)
104:薄膜電晶體(TFT)
106:基板
108:半導體(SC)層
110:增益層
112:SC層
116:陰極
118:陽極
120:平坦化層
122:閘極
124:汲極
126:源極
128:SC層
130:閘極介電質
132:鈍化層
Claims (13)
- 一種顯示器，其包括一第一像素，該第一像素包含： 一第一發光二極體(LED)，其包含一第一陰極及一第一陽極；及 一第一薄膜電晶體(TFT)，其安置於該第一LED上，其中該第一TFT包含一第一源極、一第一汲極及位於一基板遠端之一第一閘極； 其中該第一LED及該第一TFT單片式集成於該基板上，使得該第一陰極及第一陽極之一者與該第一源極及該第一汲極之一者電耦合。
- 如請求項1之顯示器，其中該第一陽極具有一頂面，且其中該第一像素包含一平坦化層，該平坦化層包括一介電材料且具有與該頂面共面之一第一表面，且其中該第一源極及第一汲極之一者安置於該第一表面上。
- 如請求項1之顯示器，其中該第一陽極與該第一汲極電連接。
- 如請求項3之顯示器，其中該第一陽極及該第一汲極直接實體接觸。
- 如請求項3之顯示器，其中該第一陽極係該第一汲極。
- 如請求項1之顯示器，其中該第一像素進一步包括具有一第一板、一第二板及安置於該第一與第二板之間的一介電層之一平行板電容器，且其中該第一板與該第一閘極電耦合，且其中該第一板安置於該第一閘極上且與該第一閘極實體接觸。
- 如請求項7之顯示器，其中該第一板係該第一閘極。
- 如請求項1之顯示器，其中該第一像素進一步包含： 一第二LED，其包含一第二陰極及一第二陽極；及 一第二TFT，其安置於該第二LED上，其中該第二TFT包含一第二源極、一第二汲極及位於該基板遠端之一第二閘極； 其中該第二LED及該第二TFT單片式集成於該基板上，使得該第二陰極及第二陽極之一者與該第二源極及該第二汲極之一者電耦合。
- 一種用於形成包含複數個像素之一顯示器之方法，該方法包含： 在一基板上形成複數個發光二極體(LED)，其中該複數個LED之各LED包含一陰極及一陽極，該陰極及陽極之一者具有位於該基板遠端之一第一表面； 形成包括一介電材料之一平坦化層，該平坦化層具有與該複數個第一表面共面之一第二表面；及 形成複數個薄膜電晶體(TFT)，使得該複數個TFT之各TFT安置於該複數個LED之一不同LED上，其中該複數個TFT之各TFT包含一源極、一汲極及位於該基板遠端之一閘極； 其中各TFT經形成使得(1)該第一源極及第一汲極之一者安置於其各自LED之該第一陽極及第一陰極之一者上且與該一者電連接及(2)該源極及汲極之另一者安置於該第二表面上。
- 如請求項10之方法，其中在該複數個像素之各像素中，該陽極及該汲極經形成使得其等直接實體接觸且電連接。
- 如請求項11之方法，其中在該複數個像素之各像素中，該陽極經形成使得其係該汲極。
- 如請求項10之方法，其進一步包括形成複數個平行板電容器，各電容器具有一第一板、一第二板及安置於該第一與第二板之間的一介電層，且其中在該複數個像素之各像素中，該第一板與其各自TFT之該閘極電耦合，且其中該第一板安置於該閘極上且與該閘極實體接觸。
- 如請求項13之方法，其中該第一板係該閘極。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163215776P | 2021-06-28 | 2021-06-28 | |
| US63/215,776 | 2021-06-28 | ||
| US17/850,301 | 2022-06-27 | ||
| US17/850,301 US20220415966A1 (en) | 2021-06-28 | 2022-06-27 | Monolithically Integrated Top-Gate Thin-Film Transistor and Light-Emitting Diode and Method of Making |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202315190A true TW202315190A (zh) | 2023-04-01 |
Family
ID=84542595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111124158A TW202315190A (zh) | 2021-06-28 | 2022-06-28 | 單片式集成之上部閘極薄膜電晶體和發光二極體及製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220415966A1 (zh) |
| EP (1) | EP4364540A1 (zh) |
| KR (1) | KR20240024260A (zh) |
| CN (1) | CN117616578A (zh) |
| TW (1) | TW202315190A (zh) |
| WO (1) | WO2023278339A1 (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208506A (zh) * | 2013-03-28 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及制作方法 |
| JP6584642B2 (ja) * | 2015-05-01 | 2019-10-02 | イマジン・コーポレイション | 大面積ｏｌｅｄマイクロディスプレイおよびその製造方法 |
-
2022
- 2022-06-27 EP EP22834003.0A patent/EP4364540A1/en active Pending
- 2022-06-27 KR KR1020247002808A patent/KR20240024260A/ko unknown
- 2022-06-27 CN CN202280046416.XA patent/CN117616578A/zh active Pending
- 2022-06-27 WO PCT/US2022/035149 patent/WO2023278339A1/en active Application Filing
- 2022-06-27 US US17/850,301 patent/US20220415966A1/en active Pending
- 2022-06-28 TW TW111124158A patent/TW202315190A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023278339A1 (en) | 2023-01-05 |
| US20220415966A1 (en) | 2022-12-29 |
| KR20240024260A (ko) | 2024-02-23 |
| EP4364540A1 (en) | 2024-05-08 |
| CN117616578A (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11705479B2 (en) | Display apparatus and method of manufacturing the same | |
| US8557616B2 (en) | Method for manufacturing a monolithic LED micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic LED micro-display | |
| US10714658B2 (en) | Micro LED display panel and method of manufacturing same | |
| US20200350477A1 (en) | Light emitting diode element, method of manufacturing light emitting diode element, and display panel including light emitting diode element | |
| TWI729612B (zh) | 主動矩陣led陣列前驅物 | |
| US20220367429A1 (en) | Light emitting device for display and display apparatus having the same | |
| US20220181381A1 (en) | Light emitting element and display device | |
| EP4216290A1 (en) | Production method for image display device and image display device | |
| US20220376144A1 (en) | Light-emitting diode and display device comprising same | |
| US20220359783A1 (en) | Light emitting element, manufacturing method therefor, and display device | |
| US20230135290A1 (en) | Display device using semiconductor light-emitting diodes, and method for manufacturing same | |
| US20220028925A1 (en) | Light-emitting element, method of fabricating the light-emitting element, and display device | |
| TW202315190A (zh) | 單片式集成之上部閘極薄膜電晶體和發光二極體及製造方法 | |
| US20220254959A1 (en) | Light emitting element, manufacturing method thereof, and display device comprising the light emitting element | |
| US20240170614A1 (en) | Light-emitting element, method of forming the light-emitting element, and display device | |
| US20230223496A1 (en) | Light-emitting element, method of fabricating the light-emitting element, and display device | |
| US11437353B2 (en) | Light emitting device for display and display apparatus having the same | |
| US20240204038A1 (en) | Display device and method for manufacturing the same | |
| US20230317764A1 (en) | Display device and method of fabricating the same | |
| US20220344536A1 (en) | Light-emitting element, display device including the same, and semiconductor structure | |
| WO2022196446A1 (ja) | 画像表示装置の製造方法および画像表示装置 | |
| US20240072213A1 (en) | Display device using semiconductor light-emitting elements | |
| CN116868310A (zh) | 显示装置及制造发光元件的方法 | |
| CN115881760A (zh) | 显示装置 |