TW202234693A - 顯示裝置及製造發光裝置之方法 - Google Patents

顯示裝置及製造發光裝置之方法 Download PDF

Info

Publication number
TW202234693A
TW202234693A TW110117312A TW110117312A TW202234693A TW 202234693 A TW202234693 A TW 202234693A TW 110117312 A TW110117312 A TW 110117312A TW 110117312 A TW110117312 A TW 110117312A TW 202234693 A TW202234693 A TW 202234693A
Authority
TW
Taiwan
Prior art keywords
emitting device
layer
light emitting
light
pattern
Prior art date
Application number
TW110117312A
Other languages
English (en)
Inventor
尹義俊
吳傑宏
柳俊傑
李昇玟
金英明
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210023123A external-priority patent/KR102506449B1/ko
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202234693A publication Critical patent/TW202234693A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本案揭示一種顯示裝置及該顯示裝置之製造方法。該顯示裝置包括多個像素；發光裝置，該發光裝置設置在該等多個像素中之每一像素中，該發光裝置具有彼此相反的第一表面及第二表面；第一電極，該第一電極電氣地連接至該發光裝置之該第一表面；第二電極，該第二電極電氣地連接至該發光裝置之該第二表面；以及金屬氧化物圖案，該金屬氧化物圖案介於該發光裝置之該第二表面與該第二電極之間。該金屬氧化物圖案經設置以覆蓋該第二表面之一部分且暴露該第二表面之一剩餘部分。該第二電極電氣地連接至該第二表面之該暴露的剩餘部分，且該金屬氧化物圖案包括單晶或多晶氧化鋁。

Description

顯示裝置及製造發光裝置之方法
發明領域
本揭示案係關於具有改良之發光效率的顯示裝置及製造發光裝置之方法。
發明背景
顯示裝置包括發光裝置。發光裝置電氣地連接至電極且回應於施加至電極的電壓而發射光。發光裝置可直接形成於電極上。替代地，發光裝置可被形成且然後可置放在電極上。
發光裝置可為發光二極體(light-emitting diode; LED)。LED為將能量轉換成光能的半導體裝置，該能量係當正向電壓施加至pn接面二極體時由電洞及電子之重組所產生。LED可經分類為無機LED或有機LED。LED可不僅使用在諸如手機的小型電子產品中，而且亦使用在諸如電視機的大型電子產品中。
發明概要
發明性概念之一實施例提供一種圖案化藍寶石基板及製造該圖案化藍寶石基板之方法，該圖案化藍寶石基板允許選擇性區域生長且無雜質污染問題。
發明性概念之一實施例提供一種使用該圖案化藍寶石基板製造發光裝置之方法。
發明性概念之一實施例提供一種顯示裝置，該顯示裝置包括該發光裝置。
根據發明性概念之一實施例，一種顯示裝置可包括多個像素；發光裝置，該發光裝置設置在該等多個像素中之每一像素中，該發光裝置具有彼此相反的第一表面及第二表面；第一電極，該第一電極電氣地連接至該發光裝置之該第一表面；第二電極，該第二電極電氣地連接至該發光裝置之該第二表面；以及金屬氧化物圖案，該金屬氧化物圖案介於該發光裝置之該第二表面與該第二電極之間。該金屬氧化物圖案可經設置以覆蓋該第二表面之一部分且暴露該第二表面之一剩餘部分。該第二電極可電氣地連接至該第二表面之該暴露的剩餘部分，且該金屬氧化物圖案可包括單晶或多晶氧化鋁。
根據發明性概念之一實施例，一種製造發光裝置之方法可包括準備圖案化基板，該圖案化基板包括基板、該基板上的多晶層，及在該多晶層上突出的晶種圖案；以及對該圖案化基板執行金屬有機化學氣相沉積製程以分別在該晶種圖案及該多晶層上形成發光裝置及磊晶層。在該金屬有機化學氣相沉積製程期間，該晶種圖案上的該發光裝置之生長速率可高於該多晶層上的該磊晶層之生長速率。
根據發明性概念之一實施例，一種圖案化藍寶石基板可包括藍寶石基板；晶種圖案，該晶種圖案自該藍寶石基板之頂部表面垂直地突出；以及多晶層，該多晶層覆蓋該藍寶石基板之該頂部表面但暴露該晶種圖案。該晶種圖案可包括單晶氧化鋁，且該多晶層可包括多晶氧化鋁。
較佳實施例之詳細說明
為充分地理解發明性概念之組態及效應，將參考伴隨圖式來描述發明性概念之一些實施例。然而，應注意，發明性概念不限於以下示範性實施例，且可以各種形式加以實行。實情為，示範性實施例僅提供來揭示發明性概念且使熟習此項技術者完全明白發明性概念之範疇。
在此描述中，將理解，當元件稱為在另一元件上時，該元件可直接在該另一元件上或介入元件可存在於該元件與該另一元件之間。在圖式中，一些組件之厚度被誇大以用於有效地解釋技術內容。相同元件符號貫穿說明書始終代表相同元件。
在此描述中詳述的一些示例性實施例將參考作為發明性概念之理想示範性視圖的截面圖及/或平面圖加以論述。在圖式中，層及區部之厚度被誇大以用於有效地解釋技術內容。因此，圖式中示範性地例示的區部具有一般性質，且圖式中示範性地例示的區部之形狀係用來示範性地揭示特定形狀，而非限於發明性概念之範疇。將理解，儘管術語「第一」、「第二」、「第三」等可在本文中用來描述各種元件，但此等元件不應受此等術語限制。此等術語僅用來將一個元件與另一元件區分開。本文所解釋且例示的實施例包括該等實施例之互補實施例。
本文所使用的術語學僅用於描述特定實施例之目的，且不欲限制發明性概念。如本文所使用，單數形式意欲亦包括複數形式。說明書中所使用的術語「包含/包括」不排除一或多個其他組件之存在或添加。
圖1為例示根據發明性概念之一實施例之顯示裝置的方塊圖。
參考圖1，顯示裝置DD可包括顯示面板DP、信號控制單元TC或時序控制器、資料驅動器DDV，及掃描驅動器GDV。信號控制單元TC、資料驅動器DDV，及掃描驅動器GDV中之每一個可包括電路。
顯示面板DP可包括發光裝置。例如，顯示面板DP可包括微形LED。顯示面板DP可包括多個資料線DL1至DLm、多個掃描線SL1至SLn，及多個像素PX。
資料線DL1至DLm可沿第一方向D1延伸。資料線DL1至DLm可沿橫過第一方向D1的第二方向D2配置。掃描線SL1至SLn可沿第二方向D2延伸。掃描線SL1至SLn可沿第一方向D1配置。
像素PX中之每一像素可包括發光裝置及像素電路，該像素電路電氣地連接至發光裝置。像素電路可包括多個電晶體。第一功率電壓ELVDD及第二功率電壓ELVSS可設置在像素PX中之每一像素中。
像素PX可按規則方式，或以特定配置規則配置於顯示面板DP之表面上。像素PX中之每一像素可經組配來顯示原色中之一個原色或混合色中之一個混合色。原色可包括紅色、綠色，及藍色。混合色可包括黃色、青色、洋紅色，及白色。然而，可藉由像素PX顯示的顏色不限於以上顏色。
信號控制單元TC可接收自外側提供的影像資料RGB。信號控制單元TC可經組配來將影像資料RGB轉換成對於顯示面板DP之操作合適的影像資料R’G’B’，且將轉換影像資料R’G’B’輸出至資料驅動器DDV。
信號控制單元TC可接收自外側提供的控制信號CS。控制信號CS可包括垂直同步信號、水平同步信號、主要時脈信號，及資料賦能信號。信號控制單元TC可將第一控制信號CONT1提供至資料驅動器DDV且可將第二控制信號CONT2提供至掃描驅動器GDV。第一控制信號CONT1可用來控制資料驅動器DDV，且第二控制信號CONT2可用來控制掃描驅動器GDV。
資料驅動器DDV可回應於自信號控制單元TC提供的第一控制信號CONT1而驅動資料線DL1至DLm。資料驅動器DDV可以分離積體電路之形式加以提供，且然後該資料驅動器可電氣地連接至顯示面板DP之一部分或可直接裝配在顯示面板DP上。在一實施例中，資料驅動器DDV可以單個晶片或多個晶片之形式加以提供。
掃描驅動器GDV可回應於自信號控制單元TC提供的第二控制信號CONT2而驅動掃描線SL1至SLn。作為一實例，掃描驅動器GDV可整合在顯示面板DP之區部上。在此狀況下，掃描驅動器GDV可包括多個薄膜電晶體，該等多個薄膜電晶體係藉由與用於像素PX之驅動電路的該製程相同的製程形成(例如，藉由低溫多晶矽(low temperature polycrystalline silicon; LTPS)製程或低溫多晶氧化物(low temperature polycrystalline oxide; LTPO)製程形成)。替代地，掃描驅動器GDV可以分離積體電路晶片之形式加以提供，且然後可電氣地連接至顯示面板DP之一部分。
在掃描線SL1至SLn中之一個掃描線以閘極接通電壓施加的狀況下，連接至該掃描線的像素列中的交換電晶體可被打開。在此，資料驅動器DDV可將資料驅動信號提供至資料線DL1至DLm。提供至資料線DL1至DLm的資料驅動信號可經由打開的交換電晶體施加至對應的像素。資料驅動信號可為對應於影像資料之階度位準的類比電壓。
圖2為例示根據發明性概念之一實施例之像素的等效電路圖。
參考圖2，像素PX可連接至多個信號線。在本實施例中，信號線可包括掃描線SL、資料線DL、第一功率線PL1，及第二功率線PL2。
像素PX可包括發光裝置ED及像素電路PXC。像素電路PXC可包括第一薄膜電晶體TR1、電容器CAP，及第二薄膜電晶體TR2。
第一薄膜電晶體TR1可為交換電晶體，該交換電晶體用來控制像素PX之接通/斷開操作。第一薄膜電晶體TR1可回應於經由掃描線GL傳輸的閘極信號而傳輸或阻擋經由資料線DL傳輸的資料信號。
電容器CAP可設置在第一薄膜電晶體TR1與第一功率線PL1之間且連接至該第一薄膜電晶體及該第一功率線。儲存在電容器CAP中的電荷量可取決於自第一薄膜電晶體TR1傳輸的資料信號與施加至第一功率線PL1的第一功率電壓ELVDD之間的電壓差值而變化。
第二薄膜電晶體TR2可連接至第一薄膜電晶體TR1、電容器CAP，及發光裝置ED。第二薄膜電晶體TR2可基於儲存在電容器CAP中的電荷量來控制流過發光裝置ED的驅動電流。例如，第二薄膜電晶體TR2之打開時間可取決於儲存在電容器CAP中的電荷量而決定。
第一薄膜電晶體TR1及第二薄膜電晶體TR2可為n型薄膜電晶體或p型薄膜電晶體。替代地，第一薄膜電晶體TR1及第二薄膜電晶體TR2中之至少一個薄膜電晶體可為n型薄膜電晶體，且另一薄膜電晶體可為p型薄膜電晶體。
發光裝置ED可設置在第二薄膜電晶體TR2與第二功率線PL2之間，且連接至該第二薄膜電晶體及該第二功率線。當在經由第二薄膜電晶體TR2傳輸的信號與經由第二功率線PL2接收的第二功率電壓ELVSS之間存在電壓差值時，發光裝置ED可發射光。
發光裝置ED可為超小LED裝置。超小LED裝置可為大小在自若干奈米至數百微米之範圍內的LED裝置。然而，超小LED裝置之大小僅為說明性實例，且不限於前面提到的大小範圍。
僅一個發光裝置ED設置在第二薄膜電晶體TR2與第二功率線PL2之間的實例例示於圖2中，但在一實施例中，多個發光裝置ED可被設置。多個發光裝置ED可彼此並聯連接。
圖3為例示根據發明性概念之一實施例之顯示裝置之顯示面板的平面圖。圖4A為沿著圖3之線A-A'取得的截面圖。圖4B為沿著圖3之線B-B'取得的截面圖。圖5A為例示圖3之發光裝置的透視圖。圖5B為例示圖5A之發光裝置之倒轉結構的透視圖。
參考圖3、圖4A、圖4B、圖5A，及圖5B，第一像素PX1至第四像素PX4可設置在基底層100上。基底層100可包括矽基板、塑膠基板、玻璃基板、絕緣薄膜，或包括多個絕緣層的堆疊。
第一像素PX1至第四像素PX4可被二維地配置。第一像素PX1及第二像素PX2可在第二方向D2上彼此鄰近，且第三像素PX3及第四像素PX4可在第二方向D2上彼此鄰近。第一像素PX1及第三像素PX3可在第一方向D1上彼此鄰近，且第二像素PX2及第四像素PX4可在第一方向D1上彼此鄰近。第一像素PX1至第四像素PX4中之每一像素可包括第一薄膜電晶體TR1、第二薄膜電晶體TR2，及發光裝置ED。在下文中，將示範性地描述第一像素PX1至第四像素PX4中之一個像素(例如，第一像素PX1)。
第一薄膜電晶體TR1及第二薄膜電晶體TR2可安置在基底層100上。第一薄膜電晶體TR1可包括第一控制電極CE1、第一輸入電極IE1、第一輸出電極OE1，及第一半導體圖案SP1。第二薄膜電晶體TR2可包括第二控制電極CE2、第二輸入電極IE2、第二輸出電極OE2，及第二半導體圖案SP2。
第一控制電極CE1及第二控制電極CE2可設置在基底層100上。第一控制電極CE1及第二控制電極CE2可由導電材料形成或包括該導電材料。第一絕緣層110可設置在基底層100上以覆蓋第一控制電極CE1及第二控制電極CE2。換言之，第一控制電極CE1及第二控制電極CE2可介於第一絕緣層110與基底層100之間。
第一半導體圖案SP1及第二半導體圖案SP2可設置在第一絕緣層110上。第一半導體圖案SP1及第二半導體圖案SP2中之每一半導體圖案可由半導體材料形成或包括該半導體材料。例如，半導體材料可包括非晶矽、多晶矽、單晶矽、氧化物半導體材料、或化合物半導體材料中之至少一個材料。第一半導體圖案SP1及第二半導體圖案SP2中之每一半導體圖案可包括用作電子或電洞之傳導路徑的通道區，及第一雜質區及第二雜質區，該第一雜質區及該第二雜質區以介於該第一雜質區與該第二雜質區之間的通道區彼此間隔開。
第一輸入電極IE1及第一輸出電極OE1可設置在第一半導體圖案SP1上。第一輸入電極IE1及第一輸出電極OE1可分別連接至第一半導體圖案SP1之第一雜質區及第二雜質區。第二輸入電極IE2及第二輸出電極OE2可設置在第二半導體圖案SP2上。第二輸入電極IE2及第二輸出電極OE2可分別連接至第二半導體圖案SP2之第一雜質區及第二雜質區。
第二絕緣層120可設置在第一絕緣層110上以覆蓋第一半導體圖案SP1及第二半導體圖案SP2、第一輸入電極IE1及第二輸入電極IE2，及第一輸出電極OE1及第二輸出電極OE2。換言之，第一半導體圖案SP1及第二半導體圖案SP2、第一輸入電極IE1及第二輸入電極IE2，及第一輸出電極OE1及第二輸出電極OE2可介於第一絕緣層110與第二絕緣層120之間。
第三絕緣層130可設置在第二絕緣層120上。第三絕緣層130可具有大體上平坦的頂部表面。連接電極CCE可安置於第三絕緣層130上以將第一輸出電極OE1電氣地連接至第二控制電極CE2。連接電極CCE可包括第一觸點，該第一觸點被設置以穿透第二絕緣層120及第三絕緣層130且耦接至第一輸出電極OE1。另外，連接電極CCE可包括第二觸點，該第二觸點被設置以穿透第一絕緣層110、第二絕緣層120，及第三絕緣層130，且耦接至第二控制電極CE2。
第四絕緣層140可設置在第三絕緣層130上以覆蓋連接電極CCE。第一電極E1可設置在第四絕緣層140上。第一電極E1可包括第三觸點，該第三觸點被設置以穿透第二絕緣層120、第三絕緣層130，及第四絕緣層140，且耦接至第二輸出電極OE2。
第五絕緣層150可設置在第四絕緣層140上以覆蓋第一電極E1。發光裝置ED可設置在第一電極E1上。發光裝置ED可設置在第五絕緣層150中。發光裝置ED可具有第一表面SU1及第二表面SU2，該第一表面及該第二表面在第三方向D3上彼此相對。作為一實例，第一表面SU1可為發光裝置ED之底部表面，且第二表面SU2可為發光裝置ED之頂部表面。第一表面SU1之面積可小於第二表面SU2之面積。在一實施例中，發光裝置ED之p型半導體層可鄰近於第一表面SU1，且發光裝置ED之n型半導體層可鄰近於第二表面SU2。
連接圖案CP可介於發光裝置ED與第一電極E1之間。連接圖案CP可設置在發光裝置ED之第一表面SU1上。連接圖案CP可由具有低熔化溫度的金屬材料(例如，Ni、Au、Ni及Au之合金，或Ni/Au層之多層)中之至少一個金屬材料形成或包括該至少一個金屬材料。
發光裝置ED及第一電極E1可藉由連接圖案CP彼此電氣地連接。例如，發光裝置ED可包括第一半導體層SL1，如以下將描述，且第一電極E1可連接至發光裝置ED之第一半導體層SL1。第一電極E1可為p型電極。第一電極E1可電氣地連接至先前參考圖2所描述的第一功率線PL1。換言之，圖2之第一功率電壓ELVDD可經施加至第一電極E1。
發光裝置ED可包括順序地堆疊的第一半導體層SL1、主動層ACT、第二半導體層SL2，及第三半導體層SL3。主動層ACT及第一至第三半導體層SL1、SL2，及SL3可由第III族至第V族化合物半導體材料中之至少一個化合物半導體材料形成或包括該至少一個化合物半導體材料。主動層ACT及第至第三半導體層SL1、SL2，及SL3可由基於GaN的半導體材料中之至少一個半導體材料形成或包括該至少一個半導體材料。在一實施例中，主動層ACT及第一至第三半導體層SL1、SL2，及SL3可由GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN，或其組合中之至少一者形成或包括該至少一者。
第一至第三半導體層SL1、SL2，及SL3可由相同GaN半導體材料形成或包括該相同GaN半導體材料。作為一實例，第一至第三半導體層SL1、SL2，及SL3可由GaN形成或包括GaN。第一半導體層SL1可為p型半導體層。第一半導體層SL1可含有雜質，諸如鎂(Mg)、鋅(Zn)、鈣(Ca)、鍶(Sr)，或鋇(Ba)。第二半導體層SL2可為n型半導體層。第二半導體層SL2可含有雜質，諸如矽(Si)、鍺(Ge)、錫(Sn)、硒(Se)，或碲(Te)。第三半導體層SL3可為無摻雜半導體層。
主動層ACT可介於第一半導體層SL1與第二半導體層SL2之間。主動層ACT可為藉由第一半導體層SL1注入的電洞與藉由第二半導體層SL2注入的電子重組的區部。作為電子-電洞重組之結果，可自主動層ACT發射光。主動層ACT可具有單一量子井結構、多重量子井結構、量子線結構，或量子點結構中之至少一個結構。作為一實例，主動層ACT可具有含有InGaN及GaN的多重量子井結構。
第一半導體層SL1、主動層ACT、第二半導體層SL2，及第三半導體層SL3可順序地堆疊在發光裝置ED之第一表面SU1上。此外，第一半導體層SL1、主動層ACT、第二半導體層SL2，及第三半導體層SL3可順序地堆疊在發光裝置ED之側壁SW上。換言之，第一半導體層SL1、主動層ACT，及第二半導體層SL2中之每一個可具有「U」形剖面。第一半導體層SL1、主動層ACT，及第二半導體層SL2中之每一個可具有包圍第三半導體層SL3之底部表面及側表面的形狀。
鄰近於發光裝置ED之側壁SW的主動層ACT可介於第一半導體層SL1與第二半導體層SL2之間。換言之，鄰近於發光裝置ED之側壁SW的主動層ACT可藉由第一半導體層SL1遮蔽且可不暴露於外側。鄰近於發光裝置ED之側壁SW的第一半導體層SL1可使主動層ACT鈍化。因為主動層ACT藉由第一半導體層SL1保護，所以主動層ACT之電特性可經改良，且因而，發光裝置ED之發光效率可經改良。
第三方向D3上的第一半導體層SL1之厚度可大於發光裝置ED之側壁SW上的第一半導體層SL1之厚度。第三方向D3上的第二半導體層SL2之厚度可大於發光裝置ED之側壁SW上的第二半導體層SL2之厚度。此係因為第三方向D3上的GaN生長速率為在發光裝置ED之生長製程中最高的，以下將描述此狀況。
當在平面圖中觀察時，發光裝置ED可具有八角形形狀。在一實施例中，儘管未示出，發光裝置ED可具有多邊形形狀中之一個形狀(例如，六邊形形狀)。發光裝置ED可具有形狀如截斷倒轉錐體的剖面。換言之，發光裝置ED可經設置以具有截斷八角形柱之形狀(例如，參見圖5A及圖5B)。
發光裝置ED可包括側壁SW，該側壁自第一表面SU1及第二表面SU2斜向地延伸。例如，側壁SW可包括第一至第六側壁SW1至SW6。
發光裝置ED可進一步包括頂點VER，該頂點係藉由彼此匯合的側壁SW中之兩個側壁所形成。例如，頂點VER可界定在第二側壁SW2及第五側壁SW5匯合的點處。頂點VER可自發光裝置ED之第一表面SU1延伸至第二表面SU2 (例如，參見圖5A及圖5B)。
發光裝置ED之第一表面SU1、第二表面SU2，及側壁SW中之每一個可具有纖鋅礦晶體結構。發光裝置ED之第一表面SU1及第二表面SU2中之每一表面可為c平面，該c平面為極面。第一表面SU1及第二表面SU2中之每一表面可為(0001)小面。極面或c平面可為由僅一個種類的原子組成的表面。在一實施例中，極面或c平面可為由僅鎵(Ga)原子或僅氮(N)原子組成的表面。
發光裝置ED之側壁SW可相對於第一表面SU1及第二表面SU2以一角度傾斜。在一實施例中，發光裝置ED之第一側壁SW1、第二側壁SW2、第五側壁SW5，及第六側壁SW6可具有相同角度。第三側壁SW3及第四側壁SW4可具有相同角度。第一側壁SW1、第二側壁SW2、第五側壁SW5，及第六側壁SW6可以不同於第三側壁SW3及第四側壁SW4的一角度傾斜。
第一側壁SW1、第二側壁SW2、第五側壁SW5，及第六側壁SW6中之每一側壁可包括第一小面FA1。第一小面FA1可相對於第一表面SU1以第一角度θ1傾斜。第一角度θ1範圍可自10°至80°。
第一小面FA1可為半極性面。詳細地，第一小面FA1可為{n -n 0 k}小面。在此，指數n及k中之每一指數為1或更大的整數。作為一實例，第一小面FA1可為{1 -1 0 1}平面。
若發光裝置ED之側壁SW為垂直於第一表面SU1的表面(例如，若第一角度θ1為約90°)，則在主動層ACT中產生的光可經由側壁SW洩漏，且在此狀況下，光萃取效率可降低。然而，根據發明性概念之一實施例，因為發光裝置ED具有以一角度傾斜的側壁SW，所以可能有效地防止光經由側壁SW洩漏。因此，發光裝置ED可具有高光萃取效率。
第三側壁SW3及第四側壁SW4中之每一側壁可包括第二小面FA2及第三小面FA3。第二小面FA2可定位在第三小面FA3上。第二小面FA2可鄰近於第二表面SU2而定位，且第三小面FA3可鄰近於第一表面SU1而定位。垂直地配置的第二小面FA2及第三FA3可將第一表面SU1連接至第二表面SU2 (例如，參見圖4B)。
第二小面FA2可為a平面，該a平面為非極性平面。第二小面FA2可大體上垂直於第一表面SU1。第二小面FA2可相對於第一表面SU1以第二角度θ2傾斜。第二角度θ2可大於第一角度θ1。第二角度θ2可為約90°。在一實施例中，第二小面FA2可為{1 1 -2 0}平面。
第三小面FA3可為半極性平面。例如，第三小面FA3可為{n n -2n k}平面。在此，指數n及k中之每一指數為1或更大的整數。作為一實例，第三小面FA3為{1 1 -2 2}平面。第三小面FA3可相對於第一表面SU1以第三角度θ3傾斜。第三角度θ3可大於第一角度θ1且可小於第二角度θ2。
因為第三側壁SW3及第四側壁SW4中之每一側壁進一步包括不僅第二小面FA2，而且亦包括第三小面FA3，所以可能防止在主動層ACT中產生的光經由側壁SW洩漏，且藉此改良光萃取效率。
根據發明性概念之一實施例，由於光發射裝置ED之側壁SW之傾斜形狀，光發射裝置ED之寬度可隨著增加距基底層100之距離而增加。
反射圖案RP可介於發光裝置ED與第五絕緣層150之間。反射圖案RP可直接覆蓋發光裝置ED之側壁SW。反射圖案RP可防止在主動層ACT中產生的光經由發光裝置ED之側壁SW洩漏。換言之，反射圖案RP可經組配來反射在主動層ACT中產生的光，且將光導引至發光裝置ED之第二表面SU2，且因而，光可經由發光裝置ED之第二表面SU2洩漏。
金屬氧化物圖案MOP可設置在發光裝置ED之第二表面SU2上。金屬氧化物圖案MOP可直接覆蓋發光裝置ED之第二表面SU2。金屬氧化物圖案MOP可經設置以覆蓋第二表面SU2之一部分且暴露剩餘部分。例如，金屬氧化物圖案MOP之面積與第二表面SU2之總面積之比範圍可自0.2至0.7。金屬氧化物圖案MOP可由諸如金屬氧化物的絕緣材料中之至少一個絕緣材料形成或包括該至少一個絕緣材料，且在一實施例中，金屬氧化物可包括氧化鋁(亦即，氧化鋁(alumina))。金屬氧化物圖案MOP可經用作覆蓋第二表面SU2之一部分的鈍化層。
金屬氧化物圖案MOP可沿第一方向D1在第二表面SU2上延伸，該第一方向為發光裝置ED之縱向軸線之方向。例如，金屬氧化物圖案MOP可設置在第二表面SU2上且可自第二側壁SW2延伸至第一側壁SW1 (例如，參見圖5A)。
作為一實例，金屬氧化物圖案MOP可具有單晶α相。作為另一實例，金屬氧化物圖案MOP可具有多晶γ相。作為其他實例，金屬氧化物圖案MOP可具有多層結構，單晶α相層及多晶γ相層堆疊在該多層結構中。
第二電極E2可設置在第五絕緣層150上。第二電極E2可在第二表面SU2上沿第一方向D1延伸。第二電極E2可連接至第二表面SU2之一部分，該部分未由金屬氧化物圖案MOP遮蔽(例如，參見圖4B)。第二電極E2可為n型電極。第二電極E2可電氣地連接至先前參考圖2所描述之第二功率線PL2。換言之，圖2之第二功率電壓ELVSS可經施加至第二電極E2。
第一電極E1及第二電極E2中之每一電極可由導電材料中之至少一個導電材料或包括該至少一個導電材料。導電材料可包括氧化銦鋅(IZO)、氧化銦錫(ITO)、氧化銦鎵(IGO)、氧化銦鋅鎵(IGZO)，或其組合。然而，發明性概念不限於此實例。替代地，導電材料可包括金屬材料，該等金屬材料包括鉬、銀、鈦、銅、鋁，或其合金。
電氣信號可藉由第一電極E1及連接圖案CP施加至發光裝置ED之第一表面SU1。連接圖案CP可與發光裝置ED之第一表面SU1接觸，但不與發光裝置ED之側壁SW接觸。因而，施加至第一電極E1的電氣信號可不供應至發光裝置ED之側壁SW。
第二電極E2可與第二表面SU2之僅一部分接觸，該部分未由金屬氧化物圖案MOP遮蔽。因而，根據發明性概念之一實施例，第一電極E1與第二電極E2之間的電流可在垂直方向(亦即，第三方向D3)上自發光裝置ED之第一表面SU1朝向第二表面SU2流動。
在發光裝置ED中，光可主要在c平面中產生，該c平面為極面。在一實施例中，因為電流自第一表面SU1 (亦即，c平面)朝向第二表面SU2 (亦即，c平面)流動，所以電流可集中在發光裝置ED中的c平面上。因而，發光裝置ED之發光效率可經改良。
光阻擋圖案BM及濾色器CF可設置在第二電極E2上。光阻擋圖案BM可具有開口，該開口與發光裝置ED垂直重疊，且濾色器CF可設置在開口中。光阻擋圖案BM可為黑色矩陣。
濾色器CF可包括紅色濾色器、綠色濾色器，或藍色濾色器中之至少一個濾色器。濾色器CF可經組配來僅傳輸自發光裝置ED發射的光之中的特定波長之光。作為一實例，濾色器CF可包括量子點。亦即，濾色器CF可為量子點濾色器。
作為一實例，濾色器CF可包括透明材料。若自發光裝置ED發射的光為藍光，則藍色像素之濾色器CF可僅包括透明材料，而無量子點。
覆蓋層CV可設置在光阻擋圖案BM及濾色器CF上。覆蓋層CV可由透明玻璃或透明塑膠形成或包括該透明玻璃或透明塑膠。覆蓋層CV可保護濾色器CF及發光裝置ED。
圖6A至圖7C為例示根據發明性概念之一實施例之選擇性區域生長的截面圖。
參考圖6A，非晶層AAL可經形成於基板SUB上。基板SUB可為藍寶石基板、矽基板、SiC基板，或GaAs基板。作為一實例，基板SUB可為藍寶石基板(亦即，由單晶氧化鋁製成)。
非晶層AAL可係使用化學氣相沉積(chemical vapor deposition; CVD)製程或原子層沉積(atomic layer deposition; ALD)製程所形成。非晶層AAL可由二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、二氧化鈦(TiO 2)、二氧化鋯(ZrO 2)、三氧化二釔(Y 2O 3)-二氧化鋯、氧化銅、氧化鉭、氮化鋁(AlN)，或氮化矽(Si 3N 4)中之至少一個形成或包括該至少一個。作為一實例，非晶層AAL可由非晶氧化鋁形成或包括非晶氧化鋁。
非晶層AAL可經形成以具有第一厚度T1。第一厚度T1可為1 nm至150 nm之相對小的厚度。在非晶層AAL係藉由ALD製程形成的狀況下，ALD製程之循環步驟之數目可經調整為少於1500個循環。
參考圖6B，可對非晶層AAL執行熱處理製程THP。熱處理製程THP可在750℃至1200℃之溫度下執行。作為熱處理製程THP之結果，非晶層AAL可結晶以形成單晶結構之單晶層CAL。例如，單晶層CAL可為具有單晶α相的氧化鋁層。單晶層CAL可具有與基板SUB相同的材料及晶相。
參考圖6C，磊晶層EPL可藉由金屬有機化學氣相沉積(metal organic chemical vapor deposition; MOCVD)自單晶層CAL生長，其中單晶層CAL經用作晶種層。MOCVD製程可在750℃至1200℃之溫度下執行。磊晶層EPL可具有在單晶α相之單晶層CAL上的相對高的生長速率。因而，在單晶層CAL上，磊晶層EPL可經形成以具有相對大的厚度。例如，磊晶層EPL可為GaN或Ga 2O 3層。
參考圖7A，非晶層AAL可經形成於基板SUB上。非晶層AAL可經形成至第二厚度T2。第二厚度T2可大於以上所描述之第一厚度T1。第二厚度T2可為150 nm至1000 nm之相對大的厚度。例如，第二厚度T2範圍可自200 nm至800 nm。若非晶層AAL係藉由ALD製程形成，則ALD製程之循環步驟之數目可經調整為大於1500個循環。
參考圖7B，可對非晶層AAL執行熱處理製程THP。熱處理製程THP可在750℃至1200℃之溫度下執行。作為熱處理製程THP之結果，非晶層AAL可結晶以形成多晶層PAL。例如，多晶層PAL可為具有多晶γ相的氧化鋁層。多晶層PAL可具有不同於基板SUB的晶相。
在本實施例中，因為非晶層AAL具有相對大的厚度(例如，第二厚度T2)，所以藉由基板SUB的非晶層AAL之結晶可未充分地執行。因而，非晶層AAL可變換成多晶層PAL，而非變換成單晶層。
參考圖7C，多晶層PAL經用作晶種層的MOCVD製程可經執行以在多晶層PAL上形成島形晶粒ISL。
多晶層PAL上的磊晶生長速率可比單晶層CAL上的該磊晶生長速率慢得多。因而，圖6C之單晶層CAL上的磊晶層EPL可經形成以具有相對大的厚度，而在圖7C之多晶層PAL上，甚至當MOCVD製程係在相同條件下執行時，晶粒ISL或薄磊晶層可經形成。
因為如以上所描述，磊晶層之生長速率取決於晶種層之晶體結構，所以磊晶層可在多晶區部上幾乎不生長且可僅在單晶區部上選擇性地生長。選擇性區域生長(selective area growth; SAG)可表示此製程。
圖8、圖10、圖12、圖14、圖16、圖18，及圖20為例示根據發明性概念之一實施例之製造圖案化基板之方法的平面圖。圖9A、圖11A、圖13A、圖15A、圖17A、圖19A，及圖21A分別為沿著圖8、圖10、圖12、圖14、圖16、18，及圖20之線A-A'取得的截面圖。圖9B、圖11B、圖13B、圖15B、圖17B、圖19B，及圖21B分別為沿著圖8、圖10、圖12、圖14、圖16、圖18，及圖20之線B-B'取得的截面圖。
參考圖8、圖9A，及圖9B，多個犧牲圖案SAP可經形成於基板SUB上。基板SUB可為藍寶石基板、矽基板、SiC基板，或GaAs基板。作為一實例，基板SUB可為藍寶石基板。例如，基板SUB可由單晶α相之氧化鋁形成或包括該單晶α相之氧化鋁。
犧牲圖案SAP之形成可包括將光阻劑層形成於基板SUB上及對光阻劑層執行暴露及顯影製程。換言之，犧牲圖案SAP可包括光阻劑材料。
犧牲圖案SAP中之每一犧牲圖案可為在第一方向D1上延伸的線形圖案。犧牲圖案SAP可在第二方向D2上以特定節距配置。犧牲圖案SAP中之每一犧牲圖案之線寬度可小於犧牲圖案SAP中之相鄰犧牲圖案之間的距離L1。在一實施例中，距離L1可為約500 nm。
參考圖10、圖11A，及圖11B，無機層IL可經保形地形成於基板SUB上。無機層IL之形成可包括執行原子層沉積製程或化學氣相沉積製程。無機層IL可由二氧化矽(SiO 2)、氧化鋁(Al 2O 3)、二氧化鈦(TiO 2)、二氧化鋯(ZrO 2)、三氧化二釔(Y 2O 3)-二氧化鋯、氧化銅、氧化鉭、氮化鋁(AlN)，或氮化矽(Si 3N 4)中之至少一個形成或包括該至少一個。作為一實例，無機層IL可由非晶氧化鋁形成或包括該非晶氧化鋁。
無機層IL可覆蓋基板SUB之頂部表面及犧牲圖案SAP中之每一犧牲圖案之表面。換言之，無機層IL之一部分可覆蓋犧牲圖案SAP之表面。覆蓋犧牲圖案SAP之表面的無機層IL可界定為晶種圖案SEP。
晶種圖案SEP之平面形狀可藉由犧牲圖案SAP決定。例如，晶種圖案SEP可具有與犧牲圖案SAP大體上相同的平面形狀。
參考圖12、圖13A，及圖13B，遮罩層MA可經形成於無機層IL上。暴露的無機層IL及犧牲圖案SAP可使用遮罩層MA作為蝕刻遮罩加以移除。因此，晶種圖案SEP可留在與遮罩層MA重疊的區部中。
在晶種圖案SEP之末端部分EN附近暴露的犧牲圖案SAP可經選擇性地移除。例如，犧牲圖案SAP可藉由熱處理製程以散熱方式移除。因此，僅包括晶種圖案SEP的無機層IL可被留下。空白空間ES可界定於晶種圖案SEP與基板SUB之間。
此後，第一熱處理製程可對無機層IL執行以使無機層IL及晶種圖案SEP結晶。詳細地，第一熱處理製程可在約1000℃至1200℃之溫度下執行。第一熱處理製程可在無機層IL可變換至單晶α相的溫度下執行。第一熱處理製程可經執行，直至整個晶種圖案SEP具有單晶α相。
作為無機層IL之結晶之結果，無機層IL可形成單晶氧化鋁，該單晶氧化鋁與基板SUB相同。換言之，無機層IL可變成基板SUB之一部分。例如，基板SUB可具有頂部表面係藉由晶種圖案SEP界定的突出形狀。接下來，遮罩層MA可經選擇性地移除。
參考圖14、圖15A，及圖15B，非晶層AAL可經保形地形成於基板SUB上。非晶層AAL可經形成以部分地填充晶種圖案SEP與基板SUB之間的空白空間ES。非晶層AAL可經形成以具有與參考圖6A至圖7C所描述之該特徵大體上相同的特徵。例如，非晶層AAL可藉由ALD製程形成。在本實施例中，非晶層AAL可為非晶氧化鋁，該非晶氧化鋁具有150 nm至1000 nm之第二厚度T2 (例如，參見圖7A)。
參考圖16、圖17A，及圖17B，光阻劑層PRL可經形成於基板SUB上。光阻劑層PRL可經形成以完全填充晶種圖案SEP與基板SUB之間的空白空間ES。光阻劑層PRL可經凹入以暴露晶種圖案SEP及覆蓋該晶種圖案的非晶層AAL。因而，基板SUB及與基板SUB接觸的非晶層AAL可以光阻劑層PRL覆蓋，但晶種圖案SEP及與晶種圖案SEP接觸的非晶層AAL可經選擇性地暴露。
參考圖18、圖19A，及圖19B，未以光阻劑層PRL覆蓋的非晶層AAL可經選擇性地移除。因而，晶種圖案SEP之頂部表面可被暴露。接下來，光阻劑層PRL可經選擇性地移除。因此，非晶層AAL可覆蓋基板SUB但可暴露晶種圖案SEP之頂部表面。
參考圖20、圖21A，及圖21B，可對非晶層AAL執行第二熱處理製程以使非晶層AAL結晶。因此，多晶層PAL可經形成以具有多晶γ相。第二熱處理製程可在750℃至1200℃之溫度(具體而言，750℃至900℃之溫度)下執行。在如先前參考圖7A及圖7B所描述，非晶層AAL具有相對大的厚度(例如，第二厚度T2)之狀況下，非晶層AAL可藉由第二熱處理製程變換成多晶層PAL。同時，多晶層PAL可暴露單晶α相之晶種圖案SEP。
因此，根據本實施例，圖案化基板PSS (例如，圖案化藍寶石基板)可經準備以包括單晶α相之晶種圖案SEP及多晶γ相之多晶層PAL。以下將要描述之磊晶層可有效地自單晶層(例如，晶種圖案SEP)生長，但可幾乎不自多晶層PAL生長(例如，參見圖6C及圖7C)。亦即，根據發明性概念之一實施例，可能提供能夠實現以上所描述之選擇性區域生長(selective area growth; SAG)的圖案化基板PSS。
圖22為例示根據發明性概念之一實施例之製造發光裝置之方法的平面圖。圖23A為沿著圖22之線A-A'取得的截面圖。圖23B為沿著圖22之線B-B'取得的截面圖。
參考圖22、圖23A，及圖23B，圖案化基板PSS可藉由前面提到的方法準備。發光裝置ED可分別形成於圖案化基板PSS之晶種圖案SEP上。多個發光裝置ED可經二維地形成以對應於二維地配置的晶種圖案SEP。在一實施例中，當在平面圖中觀察時，根據本實施例之發光裝置ED可經生長以具有八角形形狀。
在一實施例中，發光裝置ED可藉由MOCVD製程形成。詳細地，可對單晶晶種圖案SEP執行MOCVD製程，磊晶結構(例如，發光裝置ED)可使用晶種圖案SEP之頂部表面作為晶種層加以生長。發光裝置ED可由第III族至第V族化合物半導體材料中之至少一個化合物半導體材料(例如，GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN，或其組合)形成或包括該至少一個化合物半導體材料。在晶種圖案SEP上，磊晶結構或發光裝置ED可在[0001]方向(亦即，第三方向D3)上迅速地生長。
多層結構之發光裝置ED可藉由調整MOCVD製程中的源極氣體、製程溫度，及腔室壓力加以形成。例如，發光裝置ED之形成可包括將第三半導體層SL3形成於晶種圖案SEP上、將第二半導體層SL2形成於第三半導體層SL3上、將主動層ACT形成於第二半導體層SL2上，及將第一半導體層SL1形成於主動層ACT上。
詳細地，第三半導體層SL3可經形成以包括GaN層。第二半導體層SL2可經形成以包括以雜質(例如，矽(Si)、鍺(Ge)、錫(Sn)、硒(Se)，或碲(Te))摻雜的GaN層。主動層ACT可經形成以具有多重量子井結構，該多重量子井結構包括InGaN層及GaN層。第一半導體層SL1可經形成以包括以雜質(例如，鎂(Mg)、鋅(Zn)、鈣(Ca)、鍶(Sr)，或鋇(Ba))摻雜的GaN層。主動層ACT及第一至第三半導體層SL1、SL2，及SL3可在單個沉積腔室中相繼地形成。
發光裝置ED可具有與晶種圖案SEP接觸的第二表面SU2、在第三方向D3上與第二表面SU2相反的第一表面SU1，及自第二表面SU2斜向地延伸至第一表面SU1的側壁SW。側壁SW可為非蝕刻表面，該非蝕刻表面係藉由磊晶生長製程，而非藉由蝕刻製程形成。
在一比較實例中，發光裝置可藉由使用電漿蝕刻方法以圖案化GaN層形成，該GaN層係藉由磊晶生長製程所形成。在此狀況下，發光裝置之側壁可為藉由蝕刻方法形成的蝕刻表面，且可不同於前述實施例中的晶體小面。例如，在發光裝置之側壁係藉由電漿蝕刻方法形成的狀況下，諸如非輻射重組的缺陷可發生在所得蝕刻表面上。此類缺陷可導致發光裝置之效能(例如，外部量子效率(external quantum efficiency; EQE))之劣化。在發光裝置之大小減少時，EQE特性之劣化可變得愈來愈成問題。此外，在發光裝置之側壁為蝕刻表面的狀況下，洩漏電流之問題可發生在發光裝置中。
根據發明性概念之一實施例，發光裝置ED之側壁SW可藉由磊晶生長製程，而非藉由電漿蝕刻製程形成。此意味側壁SW為未由電漿損壞的大體上完美的晶體小面。因而，在根據本實施例之發光裝置ED中，可能實現改良之效能且防止洩漏電流之問題。
在MOCVD製程期間，磊晶層EPL可經生長以具有在多晶層PAL上的極小厚度，該多晶層PAL具有多晶γ相。磊晶層之生長速率可在具有單晶結構的晶種圖案SEP上比在具有多晶γ相的多晶層PAL上高得多。因而，多晶層PAL上的磊晶層EPL可比晶種圖案SEP上的發光裝置ED薄得多。多晶層PAL上的磊晶層EPL可不與發光裝置ED接觸且可與發光裝置ED完全間隔開。
圖24為例示根據發明性概念之一比較實例之MOCVD製程的截面圖。圖24例示當多晶層PAL自圖案化基板PSS省略時，藉由MOCVD製程形成的磊晶層EPL之結構。磊晶層EPL可迅速地生長於具有單晶結構的晶種圖案SEP及基板SUB兩者上。因此，可發生磊晶層EPL黏附至基板SUB的製程故障。
相比之下，根據圖23B之實施例，藉由使用多晶層PAL及晶種圖案SEP具有不同生長速率的選擇性區域生長，晶種圖案SEP上的磊晶結構(例如，發光裝置ED)可經形成為與基板SUB充分地間隔開。因此，可能防止圖24之製程故障發生。
對於根據發明性概念之圖案化基板PSS，選擇性區域生長可藉由使用多晶氧化鋁之多晶層PAL，而非藉由諸如矽絕緣層(例如，氧化矽層或氮化矽層)的異質材料實現。因此，可能避免由來自異質材料之雜質引起(例如，由來自矽絕緣層之Si、O，及/或N引起)的發光裝置ED之污染問題，且藉此防止發光裝置ED之純度降低。此可使得可能進一步改良發光裝置ED之發光效率。
圖25及圖26為例示根據發明性概念之一實施例之製造顯示裝置之方法的截面圖。
參考圖25，第一薄膜電晶體TR1及第二薄膜電晶體TR2可經形成於基底層100上。第一薄膜電晶體TR1及第二薄膜電晶體TR2之形成可包括執行LTPS製程或LTPO製程。連接電極CCE可經形成以將第一薄膜電晶體TR1及第二薄膜電晶體TR2彼此電氣地連接。第一電極E1可經形成於連接電極CCE上。第一電極E1可電氣地連接至第二薄膜電晶體TR2。第一電極E1可暴露於外側。
參考圖26，反射圖案RP及連接圖案CP可經形成於參考圖22、圖23A，及圖23B所描述之發光裝置ED上。反射圖案RP可經形成以選擇性地覆蓋發光裝置ED之僅側壁SW。連接圖案CP可經形成以選擇性地覆蓋發光裝置ED之僅第一表面SU1。
發光裝置ED可與基板SUB分離。發光裝置ED之分離可藉由機械升離方法達成。在一實施例中，在機械升離製程期間，發光裝置ED之第二表面SU2上的晶種圖案SEP及多晶層PAL可維持原樣，藉此形成部分地覆蓋第二表面SU2的金屬氧化物圖案MOP。在一實施例中，金屬氧化物圖案MOP之一部分或整體可在後續製程中移除。
分離的發光裝置ED可經裝配於第一電極E1上。分離的發光裝置ED可經倒轉，且然後可經安置使得其連接圖案CP置放在第一電極E1上。
返回參考圖3、圖4A及圖4B，第五絕緣層150可經形成以覆蓋第一電極E1及發光裝置ED。第二電極E2可經形成於第五絕緣層150上。第二電極E2可連接至發光裝置ED之第三半導體層SL3之一部分上，該部分未由金屬氧化物圖案MOP遮蔽。
光阻擋圖案BM及濾色器CF可經形成於第二電極E2上。光阻擋圖案BM可為黑色矩陣。濾色器CF可包括紅色濾色器、綠色濾色器，或藍色濾色器中之至少一個濾色器。覆蓋層CV可經形成於光阻擋圖案BM及濾色器CF上。
在根據發明性概念之一實施例之製造顯示裝置之方法中，發光裝置ED及基板SUB可藉由機械升離方法容易地彼此分離。甚至當發光裝置ED與基板SUB分離時，金屬氧化物圖案MOP可仍附接至第二表面SU2或留在該第二表面上。換言之，金屬氧化物圖案MOP可未經移除，且具有金屬氧化物圖案MOP之發光裝置ED可直接用作顯示裝置之一部分。因而，可不必執行移除金屬氧化物圖案MOP之額外製程，且此可使得可能降低發光裝置ED之製造成本。此金屬氧化物圖案MOP可用來使發光裝置ED之第二表面SU2鈍化，且可亦提供第二電極E2與發光裝置ED之間的n型觸點。
圖27為例示根據發明性概念之一實施例之顯示裝置之顯示面板的平面圖。圖28為沿著圖27之線A-A'取得的截面圖。圖29為圖27之第一像素的放大平面圖。在根據本實施例之顯示裝置之以下描述中，先前參考圖3、圖4A、圖4B、圖5A，及圖5B所描述之元件可藉由相同元件符號識別，而無該元件符號之重疊描述。
參考圖27及圖28，第一像素PX1至第三PX3可設置在基底層100上。基底層100可包括矽基板、塑膠基板、玻璃基板、絕緣薄膜，或包括多個絕緣層的堆疊。
第一像素PX1至第三像素PX3可被二維地配置。作為一實例，第一像素PX1至第三像素PX3可沿第二方向D2配置。儘管未示出，但額外的像素可進一步設置在基底層100上以形成二維像素配置。
第一像素PX1至第三像素PX3中之每一像素可包括第一薄膜電晶體TR1、第二薄膜電晶體TR2，及多個發光裝置ED。在下文中，將示範性地描述第一像素PX1至第三像素PX3中之一個像素(例如，第一像素PX1)。
第一薄膜電晶體TR1及第二薄膜電晶體TR2可安置在基底層100上。第一薄膜電晶體TR1及第二薄膜電晶體TR2可經組配來具有與參考圖3及圖4A所描述之該等特徵大體上相同的特徵。
分隔壁結構PAR可設置在第四絕緣層140上。分隔壁結構PAR可具有底部表面，該底部表面與第一電極E1之底部表面共面。分隔壁結構PAR可界定凹部區部RS，該凹部區部暴露第一電極E1之頂部表面。例如，凹部區部RS可藉由分隔壁結構PAR之內側壁及第一電極E1之頂部表面界定。當自分隔壁結構PAR之頂部表面量測時，凹部區部RS可經設置以具有特定深度DEP。
多個發光裝置ED可設置在凹部區部RS中的第一電極E1上。發光裝置ED中之每一發光裝置可經組配來具有與參考圖3、圖4A、圖4B、圖5A，及圖5B所描述之該特徵大體上相同的特徵。
發光裝置ED可包括主動發光裝置EDa及虛設發光裝置EDd。主動發光裝置EDa中之每一主動發光裝置可經安置使得該主動發光裝置之第一表面SU1面對第一電極E1或基底層100。連接圖案CP可介於主動發光裝置EDa與第一電極E1之間。主動發光裝置EDa之第一表面SU1可藉由連接圖案CP電氣地連接至第一電極E1。虛設發光裝置EDd中之每一虛設發光裝置可經安置使得該虛設發光裝置之第二表面SU2面對第一電極E1或基底層100。虛設發光裝置EDd之第二表面SU2可藉由金屬氧化物圖案MOP與第一電極E1間隔開。
主動發光裝置EDa之數目與發光裝置ED之總數之比範圍可自約40%至約60%。虛設發光裝置EDd之數目與發光裝置ED之總數之比範圍可自約60%至約40%。主動發光裝置EDa之數目可大體上等於虛設發光裝置EDd之數目，但在一實施例中，主動發光裝置之該數目及虛設發光裝置之該數目可彼此不同。
在一實施例中，主動發光裝置EDa之數目與發光裝置ED之總數之比範圍可自約60%至約100%。換言之，主動發光裝置EDa之數目可大於虛設發光裝置EDd之數目。
第五絕緣層150可設置在第四絕緣層140上以填充發光裝置ED之間的區部。第二電極E2可設置在第五絕緣層150及發光裝置ED上。覆蓋主動發光裝置EDa之第二表面SU2的金屬氧化物圖案MOP可具有接觸孔CTH，該接觸孔暴露第二表面SU2之中心區部。第二電極E2可與主動發光裝置EDa之第二表面SU2接觸。
根據發明性概念之一實施例，第一電極E1可為p型電極，且第二電極E2可為n型電極。在主動發光裝置EDa中，p型或第一電極E1可藉由連接圖案CP電氣地連接至鄰近於第一表面SU1的p型半導體層，且n型或第二電極E2可電氣地連接至鄰近於第二表面SU2的n型半導體層。因而，主動發光裝置EDa可用來在顯示裝置之操作期間發射光。
相比之下，對於虛設發光裝置EDd，金屬氧化物圖案MOP可防止第一電極E1與第二表面SU2接觸，而n型或第二電極E2連接至鄰近於第一表面SU1的p型半導體層。因而，虛設發光裝置EDd可在顯示裝置之操作期間不發射任何光。因為主動發光裝置EDa佔發光裝置ED之約40%至60%，所以像素PX1至PX3中之每一像素可用作正常像素。
第六絕緣層160可設置在第二電極E2上。第六絕緣層160可具有平坦頂部表面。光阻擋圖案BM及濾色器CF可設置在第六絕緣層160上。光阻擋圖案BM可具有開口，該開口與凹部區部RS垂直地重疊，且濾色器CF可設置在該開口中。覆蓋層CV可設置在光阻擋圖案BM及濾色器CF上。
將參考圖29更詳細地描述隨機地配置在第一像素PX1之凹部區部RS中的發光裝置ED。第一像素PX1之發光裝置ED可包括第一發光裝置ED1至第八發光裝置ED8。第一發光裝置ED1至第八發光裝置ED8中之每一發光裝置可具有中心CG。作為一實例，發光裝置ED之中心CG可為發光裝置ED之重心。
第一中心線CL1可經界定以通過第一發光裝置ED1之中心CG。當在平面圖中觀察時，第一中心線CL1可平行於第一發光裝置ED1之縱向軸線。第二發光裝置ED2至第四發光裝置ED4之第二中心線CL2至第四中心線CL4可以與第一發光裝置ED1之第一中心線CL1相同的方式加以界定。
第一中心線CL1至第四中心線CL4可並非彼此平行。換言之，因為發光裝置ED係隨機地配置，所以第一中心線CL1至第四中心線CL4可並非彼此平行。第一中心線CL1至第四中心線CL4可彼此交叉。作為一實例，第一中心線CL1可相對於第二方向D2以第四角度θ4傾斜，第二中心線CL2可相對於第二方向D2以第五角度θ5傾斜，第三中心線CL3可相對於第二方向D2以第六角度θ6傾斜，且第四中心線CL4可相對於第二方向D2以第七角度θ7傾斜。第四角度θ4至第七角度θ7可彼此不同。
第五發光裝置ED5、第六發光裝置ED6，及第八發光裝置ED8可鄰近於第七發光裝置ED7而設置。第一虛擬線VL1可界定為將第七發光裝置ED7之中心CG連接至第五發光裝置ED5之中心CG的線，第二虛擬線VL2可界定為將第七發光裝置ED7之中心CG連接至第六發光裝置ED6之中心CG的線，且第三虛擬線VL3可界定為將第七發光裝置ED7之中心CG連接至第八發光裝置ED8之中心CG的線。
第一虛擬線VL1、第二虛擬線VL2，及第三虛擬線VL3可具有彼此不同的長度。換言之，自第五發光裝置ED5、第六發光裝置ED6，及第八發光裝置ED8至第七發光裝置ED7的距離可彼此不同。
第一虛擬線VL1與第二虛擬線VL2之間的角度可為第八角度θ8，且第二虛擬線VL2與第三虛擬線VL3之間的角度可為第九角度θ9。第八角度θ8及第九角度θ9可彼此不同。
根據本實施例之製造顯示裝置之方法可包括將微型LED火花隨機地散射在顯示裝置之像素上。
微型LED火花可藉由使用機械升離方法以將藉由圖22、圖23A，及圖23B製造的圖案化基板PSS上的發光裝置ED分離，及然後使分離的發光裝置ED聚集加以準備。換言之，微型LED火花中之每一火花可為根據發明性概念之一實施例之發光裝置ED。
因為微型LED火花隨機地散射在像素上，所以第一電極E1上的發光裝置ED可被二維地且隨機地配置。在一實施例中，第一電極E1上的發光裝置ED中之每一發光裝置可按50%之機率為主動發光裝置EDa，或可按50%之機率為虛設發光裝置EDd。
根據本實施例，顯示裝置可藉由將發光裝置隨機地配置在像素上加以實現。因為像素上的發光裝置具有其最大寬度與其高度之大比，所以發光裝置中之約50%可經用作主動發光裝置。因為發光裝置係以隨機方式，而非規則方式配置於像素上，所以可能快速地且經濟地製造大面積顯示面板。
根據發明性概念之一實施例，圖案化藍寶石基板可經設置以藉由使用多晶氧化鋁區部及單晶氧化鋁區部來實現發光裝置之選擇性區域生長。因為圖案化藍寶石基板係由僅單一材料(例如，氧化鋁)形成，所以可能防止當異質材料經使用時發生的雜質污染問題，且藉此實現高純度之發光裝置。另外，選擇性區域生長可防止發光裝置之製程缺陷。因此，發光裝置可經製造以具有高可靠性及優良光萃取效率。
雖然已特別展示且描述發明性概念之示例性實施例，但此項技術中之一般技術者將理解，可在不脫離所附申請專利範圍之精神及範疇的情況下在本文中做出形式及細節之變化。
100:基底層 110:第一絕緣層 120:第二絕緣層 130:第三絕緣層 140:第四絕緣層 150:第五絕緣層 160:第六絕緣層 A-A',B-B':線 DD:顯示裝置 DP:顯示面板 DDV:資料驅動器 GDV:掃描驅動器 DL,DL1～DLm:資料線 SL,SL1～SLn:掃描線 PX:像素 D1:第一方向 D2:第二方向 D3:第三方向 ELVDD:第一功率電壓 ELVSS:第二功率電壓 ED:發光裝置 RGB:影像資料 R’G’B’:轉換影像資料 CS:控制信號 TC:信號控制單元 CONT1:第一控制信號 CONT2:第二控制信號 E1,E2:第一電極 PL1:第一功率線 PL2:第二功率線 PXC:像素電路 TR1:第一薄膜電晶體 TR2:第二薄膜電晶體 CAP:電容器 PX1:第一像素 PX2:第二像素 PX3:第三像素 PX4:第四像素 CE1:第一控制電極 IE1:第一輸入電極 OE1:第一輸出電極 SP1:第一半導體圖案 CE2:第二控制電極 IE2:第二輸入電極 OE2:第二輸出電極 SP2:第二半導體圖案 CCE:連接電極 SU1:第一表面 SU2:第二表面 CP:連接圖案 SL1:第一半導體層 SL2:第二半導體層 SL3:第三半導體層 ACT:主動層 SW:側壁 SW1:第一側壁 SW2:第二側壁 SW3:第三側壁 SW4:第四側壁 SW5:第五側壁 SW6:第六側壁 VER:頂點 FA1:第一小面 FA2:第二小面 FA3:第三小面 θ1:第一角度 θ2:第二角度 θ3:第三角度 θ4:第四角度 θ5:第五角度 θ6:第六角度 θ7:第七角度 θ8:第八角度 θ9:第九角度 RP:反射圖案 MOP:金屬氧化物圖案 BM:光阻擋圖案 CF:濾色器 CV:覆蓋層 AAL:非晶層 SUB:基板 T1:第一厚度 T2:第二厚度 EPL:磊晶層 THP:熱處理製程 CAL:單晶層 PAL:多晶層 ISL:島形晶粒 SAP:犧牲圖案 L1:距離 IL:無機層 SEP:晶種圖案 MA:遮罩層 ES:空白空間 EN:末端部分 PRL:光阻劑層 PSS:圖案化基板 PAR:分隔壁結構 RS:凹部區部 DEP:深度 EDa:主動發光裝置 EDd:虛設發光裝置 CTH:接觸孔 ED1:第一發光裝置 ED2:第二發光裝置 ED3:第三發光裝置 ED4:第四發光裝置 ED5:第五發光裝置 ED6:第六發光裝置 ED7:第七發光裝置 ED8:第八發光裝置 CG:中心 CL1:第一中心線 CL2:第二中心線 CL3:第三中心線 CL4:第四中心線 VL1:第一虛擬線 VL2:第二虛擬線 VL3:第三虛擬線
圖1為例示根據發明性概念之一實施例之顯示裝置的方塊圖。
圖2為例示根據發明性概念之一實施例之像素的等效電路圖。
圖3為例示根據發明性概念之一實施例之顯示裝置之顯示面板的平面圖。
圖4A為沿著圖3之線A-A'取得的截面圖。
圖4B為沿著圖3之線B-B'取得的截面圖。
圖5A為例示圖3之發光裝置的透視圖。
圖5B為例示圖5A之發光裝置之倒轉結構的透視圖。
圖6A至圖7C為例示根據發明性概念之一實施例之選擇性區域生長的截面圖。
圖8、圖10、圖12、圖14、圖16、圖18，及圖20為例示根據發明性概念之一實施例之製造圖案化基板之方法的平面圖。
圖9A、圖11A、圖13A、圖15A、圖17A、圖19A，及圖21A分別為沿著圖8、圖10、圖12、圖14、圖16、圖18，及圖20之線A-A'取得的截面圖。
圖9B、圖11B、圖13B、圖15B、圖17B、圖19B，及圖21B分別為沿著圖8、圖10、圖12、圖14、圖16、圖18，及圖20之線B-B'取得的截面圖。
圖22為例示根據發明性概念之一實施例之製造發光裝置之方法的平面圖。
圖23A為沿著圖22之線A-A'取得的截面圖。
圖23B為沿著圖22之線B-B'取得的截面圖。
圖24為例示根據發明性概念之一比較實例之金屬有機化學氣相沉積製程的截面圖。
圖25及圖26為例示根據發明性概念之一實施例之製造顯示裝置之方法的截面圖。
圖27為例示根據發明性概念之一實施例之顯示裝置之顯示面板的平面圖。
圖28為沿著圖27之線A-A'取得的截面圖。
圖29為圖27之第一像素的放大平面圖。
CONT1:第一控制信號
CONT2:第二控制信號
CS:控制信號
DD:顯示裝置
DP:顯示面板
DDV:資料驅動器
DL1~DLm:資料線
D1:第一方向
D2:第二方向
GDV:掃描驅動器
PX:像素
SL1~SLn:掃描線
ELVDD:第一功率電壓
RGB:影像資料
R’G’B’:轉換影像資料
TC:信號控制單元

Claims (19)

  1. 一種顯示裝置，包含： 多個像素； 一發光裝置，該發光裝置設置在該等多個像素中之每一像素中，該發光裝置具有一第一表面及一第二表面，該第一表面及該第二表面彼此相對立； 一第一電極，該第一電極電氣地連接至該發光裝置之該第一表面； 一第二電極，該第二電極電氣地連接至該發光裝置之該第二表面；以及 一金屬氧化物圖案，該金屬氧化物圖案介於該發光裝置之該第二表面與該第二電極之間， 其中該金屬氧化物圖案經設置以覆蓋該第二表面之一部分且暴露該第二表面之一剩餘部分， 該第二電極電氣地連接至該第二表面之該暴露的剩餘部分，且 該金屬氧化物圖案包含單晶或多晶氧化鋁。
  2. 如請求項1之顯示裝置，其中該發光裝置包含由一第一小面構成的一第一側壁， 該第一小面為一{n -n 0 k}平面，且 指數n及k中之每一指數為1或更大的一整數。
  3. 如請求項2之顯示裝置，其中該發光裝置進一步包含一第二側壁，該第二側壁由一第二小面及一第三小面構成， 該第二小面為一{1 1 -2 0}平面， 該第三小面為一{n n -2n k}平面，且 指數n及k中之每一指數為1或更大的一整數。
  4. 如請求項3之顯示裝置，其中該第一小面相對於該第一表面以一第一角度傾斜， 該第二小面相對於該第一表面以一第二角度傾斜， 該第三小面相對於該第一表面以一第三角度傾斜， 該第三角度大於該第一角度，且 該第二角度大於該第三角度。
  5. 如請求項1之顯示裝置，其中該第二表面之一面積大於該第一表面之一面積。
  6. 如請求項1之顯示裝置，其中該發光裝置包含順序地堆疊的一p型之第一半導體層、一主動層及一n型之第二半導體層， 該第一半導體層鄰近於該第一表面，且 該第二半導體層鄰近於該第二表面。
  7. 如請求項1之顯示裝置，其中該發光裝置包含GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN或其組合中之至少一個。
  8. 如請求項1之顯示裝置，進一步包含： 一連接圖案，該連接圖案處於該發光裝置之該第一表面與該第一電極之間；以及 一反射圖案，該反射圖案處於該發光裝置之一側壁上。
  9. 一種製造一發光裝置之方法，該方法包含： 準備一圖案化基板，該圖案化基板包括一基板、該基板上的一多晶層，及在該多晶層上突出的一晶種圖案；以及 對該圖案化基板執行一金屬有機化學氣相沉積製程以分別在該晶種圖案及該多晶層上形成一發光裝置及一磊晶層， 其中在該金屬有機化學氣相沉積製程期間，該晶種圖案上的該發光裝置之一生長速率高於該多晶層上的該磊晶層之一生長速率。
  10. 如請求項9之方法，其中該晶種圖案包含單晶氧化鋁，且 該多晶層包含多晶氧化鋁。
  11. 如請求項9之方法，其中該圖案化基板之該形成包含： 形成自該基板突出的該晶種圖案； 形成一非晶層以覆蓋該基板及該晶種圖案； 移除該非晶層之一部分以暴露該晶種圖案，該非晶層之一剩餘部分覆蓋該基板之一頂部表面；以及 對該非晶層執行一熱處理製程以使該非晶層結晶至該多晶層， 其中該非晶層經形成以具有150 nm至1000 nm之一厚度。
  12. 如請求項11之方法，其中該熱處理製程係在750℃至900℃之一溫度下執行。
  13. 如請求項9之方法，其中該發光裝置與該磊晶層垂直地間隔開。
  14. 如請求項9之方法，其中該發光裝置之該形成包含： 將一第三半導體層形成於該晶種圖案上； 將一第二半導體層形成於該第三半導體層上； 將一主動層形成於該第二半導體層上；以及 將一第一半導體層形成於該主動層上。
  15. 如請求項9之方法，進一步包含： 將一連接圖案形成於該發光裝置之一頂部表面上； 將一反射圖案形成於該發光裝置之一側壁上；以及 藉由一機械升離方法將該發光裝置與該圖案化基板分離。
  16. 一種圖案化藍寶石基板，包含： 一藍寶石基板； 一晶種圖案，該晶種圖案自該藍寶石基板之一頂部表面垂直地突出；以及 一多晶層，該多晶層覆蓋該藍寶石基板之該頂部表面但暴露該晶種圖案， 其中該晶種圖案包含單晶氧化鋁，且 該多晶層包含多晶氧化鋁。
  17. 如請求項16之圖案化藍寶石基板，其中該晶種圖案之該氧化鋁具有一單晶α相，且 該多晶層之該氧化鋁具有一多晶γ相。
  18. 如請求項16之圖案化藍寶石基板，其中該多晶層部分地填充該晶種圖案與該藍寶石基板之間的一空白空間。
  19. 如請求項16之圖案化藍寶石基板，其中當對該圖案化藍寶石基板執行一金屬有機化學氣相沉積製程時，一磊晶層之一生長速率在該晶種圖案上比在該多晶層上更高。
TW110117312A 2021-02-22 2021-05-13 顯示裝置及製造發光裝置之方法 TW202234693A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0023123 2021-02-22
KR1020210023123A KR102506449B1 (ko) 2020-04-23 2021-02-22 표시 장치

Publications (1)

Publication Number Publication Date
TW202234693A true TW202234693A (zh) 2022-09-01

Family

ID=82930756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117312A TW202234693A (zh) 2021-02-22 2021-05-13 顯示裝置及製造發光裝置之方法

Country Status (4)

Country Link
EP (1) EP4297066A1 (zh)
CN (1) CN116868310A (zh)
TW (1) TW202234693A (zh)
WO (1) WO2022177068A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802556B2 (ja) * 2005-06-06 2011-10-26 ソニー株式会社 チップ状電子部品の製造方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP5318865B2 (ja) * 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
CN107302010B (zh) * 2017-06-21 2020-07-24 上海天马微电子有限公司 一种显示面板和显示装置
KR102136579B1 (ko) * 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치

Also Published As

Publication number Publication date
EP4297066A1 (en) 2023-12-27
CN116868310A (zh) 2023-10-10
WO2022177068A1 (ko) 2022-08-25

Similar Documents

Publication Publication Date Title
CN110783362B (zh) 显示装置
KR102395993B1 (ko) 디스플레이 장치
JP7384388B2 (ja) 表示装置
EP4024480A1 (en) Light emitting element, manufacturing method therefor and display device including same
US9478701B2 (en) Multi-section rod semiconductor light-emitting device and manufacturing method thereof
US20210336084A1 (en) Display device
KR102506449B1 (ko) 표시 장치
EP4287259A1 (en) Display device
US20220376144A1 (en) Light-emitting diode and display device comprising same
TW202234693A (zh) 顯示裝置及製造發光裝置之方法
US11949046B2 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US11705537B2 (en) Display device and method of manufacturing light emitting device
US20220140189A1 (en) Nitride semiconductor light emitting device and display device using the same
KR102491857B1 (ko) 표시 장치
KR20220014388A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
TWI835920B (zh) 顯示裝置
KR102668034B1 (ko) 표시 장치
US20210335766A1 (en) Display device and method of manufacturing the same