CN116864459A - 一种芯片封装结构及其制备方法 - Google Patents

一种芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN116864459A
CN116864459A CN202310807117.XA CN202310807117A CN116864459A CN 116864459 A CN116864459 A CN 116864459A CN 202310807117 A CN202310807117 A CN 202310807117A CN 116864459 A CN116864459 A CN 116864459A
Authority
CN
China
Prior art keywords
chip
transfer
substrate
pad
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310807117.XA
Other languages
English (en)
Inventor
金国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Jingkai Semiconductor Technology Co ltd
Original Assignee
Jiangsu Jingkai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Jingkai Semiconductor Technology Co ltd filed Critical Jiangsu Jingkai Semiconductor Technology Co ltd
Priority to CN202310807117.XA priority Critical patent/CN116864459A/zh
Publication of CN116864459A publication Critical patent/CN116864459A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本申请提供一种芯片封装结构及其制备方法，该芯片封装结构包括基板、至少一芯片组件和封装层；每一芯片组件包括芯片、转接片、第一导线及第二导线。芯片设于基板上，芯片的有源面背离基板，且芯片的有源面设有芯片焊盘；转接片设于所述芯片的有源面，并位于芯片焊盘与芯片的边缘之间；且转接片背离芯片的表面设有转接焊盘；第一导线电连接芯片焊盘和转接片；第二导线电连接转接片和基板，以将芯片与基板电连接；封装层设于基板朝向至少一芯片组件的一侧表面，并覆盖至少一芯片组件。该芯片封装结构可按需求实现芯片有源面朝上的多层堆叠封装，具有较强的灵活性，且有效降低了封装成本。

Description

一种芯片封装结构及其制备方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构及其制备方法。
背景技术
传统的芯片封装结构，通常需要在基板中间开窗露出芯片的有源面的芯片焊盘，芯片贴装后完成芯片到基板的焊线电气互联。但基板中间开窗和芯片互联封装的结构需要专用的工艺设备，封装工艺的兼容性比较差；同时在考虑芯片的容量扩展封装时，基板中间开窗的封装结构也无法解决多层芯片的堆叠封装问题。
另外，传统的芯片封装结构，若需要将芯片的有源面朝向背离基板的一侧进行贴片和焊线的封装，通常采用晶圆级重布线的方式，将芯片有源面上的芯片焊盘通过电镀线连接到芯片边缘，再通过焊线将芯片边缘与基板连接，实现芯片有源面朝上贴片，进而实现多芯片堆叠封装。
但这种方式在原有芯片封装工艺基础上增加了芯片的晶圆级重布线的预加工，封装成本大大增加。
发明内容
本申请提供的芯片封装结构及其制备方法，旨在解决现有的芯片封装结构，采用晶圆级重布线的方式对芯片进行预处理，从而实现多芯片堆叠封装，封装成本高的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装结构，该芯片封装结构包括：
基板；
至少一芯片组件，每一所述芯片组件包括：
芯片，设于所述基板上；所述芯片的有源面背离所述基板，且
所述芯片的有源面设有芯片焊盘；
转接片，设于所述芯片的有源面，并位于所述芯片焊盘与所述芯片的边缘之间；且所述转接片背离所述芯片的表面设有转接焊盘；
第一导线，电连接所述芯片焊盘和所述转接焊盘；
第二导线，电连接所述转接焊盘和所述基板，以将所述芯片与基板电连接；
封装层，设于所述基板朝向至少一所述芯片组件的一侧表面，并覆盖至少一所述芯片组件。
其中，每一所述芯片组件包括多个所述芯片焊盘和多个所述转接片；多个所述芯片焊盘呈两列多行分布，多个所述转接片沿两列所述芯片焊盘的行方向分布于两列所述芯片焊盘的相对两侧，且每一所述芯片焊盘通过所述第一导线与相邻的所述转接片电连接。
其中，所述转接片的数量为二，两个所述转接片分别设于两列所述芯片焊盘的相对两侧；且每一所述转接片上沿两列所述芯片焊盘的列方向设有多个所述转接焊盘，同一所述转接片上的多个所述转接焊盘与相邻的一列所述芯片焊盘一一对应设置。
其中，所述转接焊盘与所述芯片焊盘之间的距离不大于5毫米，且不小于3毫米；所述转接焊盘与所述芯片的边缘之间的距离不大于1毫米，且不小于0.2毫米。
其中，沿两列所述芯片焊盘的行方向，每列所述芯片焊盘与所述芯片的边缘之间设有至少两个所述转接片；
所述芯片组件还包括第三导线，所述第三导线将位于同一列所述芯片焊盘与所述芯片的边缘之间的至少两个所述转接片上的转接焊盘电连接。
其中，所述芯片组件的数量为多个，多个所述芯片组件层叠设置，每一所述芯片组件的芯片的有源面背离所述基板设置；且相邻的两个所述芯片组件之间还设置有粘接层；
所述粘接层覆盖相邻两个所述芯片组件中靠近所述基板一侧的所述芯片组件的所述芯片焊盘、所述转接片、所述第一导线、以及所述第二导线的部分。
其中，所述转接片为单晶硅片；且所述转接片的厚度不大于30微米。
其中，沿所述芯片的厚度方向，所述第一导线和/或所述第二导线与所述芯片的有源面之间的最大直线距离小于60微米。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片封装结构的制备方法，包括：
提供芯片预封装件，所述预封装件包括基板和设于所述基板上的芯片，所述芯片的有源面背离所述基板设置，且所述芯片的有源面设有芯片焊盘；
在所述芯片的有源面设置转接片，并使所述转接片位于所述芯片焊盘与所述芯片的边缘之间；所述转接片背离所述芯片的表面设有转接焊盘；
利用第一导线电连接所述芯片焊盘和所述转接焊盘，并利用第二导线电连接所述转接焊盘和所述基板，以将所述芯片与基板电连接，并形成芯片组件；
在所述基板朝向所述至少一芯片组件的一侧表面设置封装层，以覆盖所述芯片、所述转接片、所述第一导线和所述第二导线。
其中，在利用第一导线电连接所述芯片焊盘和所述转接片，并利用第二导线电连接所述转接片和所述基板，以将所述芯片与基板电连接的步骤之后，还包括：
在所述芯片的有源面设置粘接层；所述粘接层覆盖所述芯片焊盘、所述转接片、所述第一导线、以及所述第二导线的部分；
在所述粘接层背离所述基板的一侧表面设置另一芯片，以形成另一芯片组件。
本申请实施例的有益效果：区别于现有技术，本申请提供了一种芯片封装结构，包括基板、至少一芯片组件和封装层；每一所述芯片组件包括芯片、转接片、第一导线及第二导线。芯片设于所述基板上，所述芯片的有源面背离所述基板，且所述芯片的有源面设有芯片焊盘；转接片设于所述芯片的有源面，并位于所述芯片焊盘与所述芯片的边缘之间；且所述转接片背离所述芯片的表面设有转接焊盘；第一导线电连接所述芯片焊盘和所述转接片；第二导线电连接所述转接片和所述基板，以将所述芯片与基板电连接；封装层设于所述基板朝向至少一所述芯片组件的一侧表面，并覆盖至少一所述芯片组件。上述芯片封装结构，通过在芯片的有源面上设置具有转接焊盘的转接片，利用第一导线连接芯片焊盘与转接焊盘，以将芯片和转接片电连接，并利用第二导线连接转接焊盘与基板焊盘，以将转接片和基板电连接，从而利用该转接片作为芯片与基板之间的连接桥梁，实现了芯片与基板电连接；并避免了对芯片进行晶圆级重布线的预处理，即避免了将芯片焊盘通过电镀线连接到芯片边缘的工艺，有效降低了封装成本。同时，该芯片封装结构中每一芯片、转接片、第一导线及第二导线形成独立的芯片组件，多个芯片组件可按使用需求实现芯片有源面朝上的多层堆叠封装，具有较强的灵活性，并实现了芯片封装结构的容量扩展。
附图说明
图1是本申请一实施例提供的芯片封装结构的结构示意图；
图2a是图1所示芯片封装结构的除封装层外的产品俯视图；
图2b是另一实施例提供的芯片封装结构的除封装层外的产品俯视图；
图2c是又一实施例提供的芯片封装结构的除封装层外的产品俯视图；
图3是本申请另一实施例提供的芯片封装结构的结构示意图；
图4是本申请一实施例提供的芯片封装结构的制备方法的流程图；
图5是本申请一实施例提供的预封装件的结构示意图；
图6是本申请一实施例提供的芯片封装结构中的转接片的结构示意图；
图7是在一实施例提供的预封装件上设置转接片的结构示意图；
图8是在一实施例提供的预封装件上设置第一导线和第二导线的结构示意图；
图9是在一实施例提供的预封装件上设置封装层的结构示意图；
图10是在另一实施例提供的预封装件上设置另一芯片的结构示意图；
图11是在另一实施例提供的预封装件上设置转接片的结构示意图；
图12是在另一实施例提供的预封装件上设置第一导线和第二导线的结构示意图
附图标记：
1-基板；2-芯片组件；3-封装层；4-粘接层；21-芯片；22-转接片；23-第一导线；24-第二导线；25-第三导线；201-芯片焊盘；202-转接焊盘。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在相关技术中，为解决传统的芯片封装结构的工艺设备兼容性差，以及无法实现多层芯片堆叠封装的问题，一般采用晶圆级重布线的方式，对芯片晶圆进行预处理，在芯片边缘设置焊盘后，将芯片中间的焊盘通过电镀线连接到芯片边缘焊盘。将重布线后的芯片有源面朝上贴装在基板上，再通过焊线将芯片边缘焊盘与基板连接，以将芯片与基板连接，进而实现多芯片堆叠。但这种方式在原有工艺基础上增加的晶圆级重布线预加工，大大增加了封装成本。
基于此，本申请实施例提供一种芯片封装结构及其制备方法，该封装结构在实现芯片多层堆叠封装的同时，有效降低了封装成本，且具有较强的灵活性。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1是是本申请一实施例提供的芯片封装结构的结构示意图。在本实施例中，提供一种芯片封装结构，该芯片封装结构包括基板1、至少一芯片组件2和封装层3。
基板1为芯片组件2提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
每一芯片组件2包括芯片21、转接片22、第一导线23及第二导线24。芯片21设于基板1上，芯片21的有源面背离基板1，且芯片21的有源面设有芯片焊盘201。转接片22设于芯片21的有源面，并位于芯片焊盘201与芯片21的边缘之间；且转接片22背离芯片21的表面设有转接焊盘202；第一导线23电连接芯片焊盘201和转接片22。第二导线24电连接转接片22和基板1，以将芯片21与基板1电连接。
封装层3设于基板1朝向至少一芯片组件2的一侧表面，并覆盖至少一芯片组件2，用于保护芯片组件2，避免芯片组件2受外界机械冲击和环境侵蚀的影响。封装层3可以是半固化片或树脂等。
在本实施例中，通过在芯片21的有源面上设置具有转接焊盘202的转接片22，利用第一导线23连接芯片焊盘201与转接焊盘202，以将芯片21和转接片22电连接，并利用第二导线24连接转接焊盘202与基板焊盘，以将转接片22和基板1电连接，从而利用该转接片22作为芯片21与基板1之间的连接桥梁，实现了芯片21与基板1电连接；并避免了对芯片21进行晶圆级重布线的预处理，即避免了将芯片焊盘201通过电镀线连接到芯片21边缘的工艺，有效降低了封装成本。同时，该芯片封装结构中每一芯片21、转接片22、第一导线23及第二导线24形成独立的芯片组件2，多个芯片组件2可按使用需求实现芯片21有源面朝上的多层堆叠封装，具有较强的灵活性，并实现了芯片封装结构的容量扩展。
请参阅图2a，图2a是图1所示芯片封装结构的除封装层外的产品俯视图。在一具体实施例中，每一芯片组件2包括多个芯片焊盘201和多个转接片22。其中，多个芯片焊盘201呈两列多行分布于芯片21有源面的两侧，多个转接片22沿两列芯片焊盘201的行方向X分布于两列芯片焊盘201的相对两侧。为便于描述，以下实施例将两列芯片焊盘201中，位于图2a左侧的一列芯片焊盘201称之为第一列芯片焊盘，位于图2a右侧的一列芯片焊盘201称之为第二列芯片焊盘。
可以理解，上述多个转接片22中的部分转接片22，位于第一列芯片焊盘与芯片21的左侧边缘之间；多个转接片22中的其余部分转接片22，位于第二列芯片焊盘与芯片21的右侧边缘之间。在具体实施例中，每一芯片焊盘201通过第一导线23与相邻的转接片22电连接；比如，第一列芯片焊盘中的每一芯片焊盘201通过第一导线23与位于该第一列芯片焊盘的左侧的转接片22上的转接焊盘202电连接。第二列芯片焊盘中的每一芯片焊盘201通过第一导线23与位于该第二列芯片焊盘的右侧的转接片22上的转接焊盘202电连接。该连接方式避免了对芯片21进行晶圆级重布线预加工，无需通过在芯片21上设置电镀线将芯片焊盘201连接到芯片21边缘，有效降低了封装成本。
如图2a所示，在一具体实施例中，转接片22的数量为二，两个转接片22沿行方向X分别设于两列芯片焊盘201的相对两侧。具体的，如图2a所示，每一转接片22上沿两列芯片焊盘201的列方向Y设有多个转接焊盘202，同一转接片22上的多个转接焊盘202与相邻的一列芯片焊盘201一一对应设置。比如位于第一列芯片焊盘的左侧的转接片22上的多个转接焊盘202与第一列芯片焊盘中沿列方向Y分布的多个芯片焊盘201一一对应设置。每一芯片焊盘201与对应的转接焊盘202通过第一导线23电连接。具体的，通过第一导线23将芯片焊盘201与相邻转接片22的转接焊盘202电连接，再通过设置第二导线24将转接焊盘202与基板1电连接，从而实现芯片21上每一芯片焊盘201与基板1之间的电连接。
如图2a所示，在一具体实施例中，同一转接片22上的转接焊盘202与对应的芯片焊盘201之间的距离a不大于5毫米，且不小于3毫米，即，3mm≤a≤5mm；以避免连接芯片焊盘201与转接焊盘202的第一导线23的长度过长，导致无法有效控制第一导线23与芯片21有源面沿芯片21厚度方向的直线距离，进而影响后续芯片21堆叠封装，有效降低封装工艺难度。转接焊盘202与芯片21的边缘之间的距离b不大于1mm，且不小于0.2mm，即，0.2mm≤b≤1mm；以避免连接转接焊盘202与基板1的第二导线24的长度过长，导致无法有效控制第二导线24与芯片21有源面沿芯片21厚度方向的直线距离，进而影响后续芯片21堆叠封装，有效降低封装工艺难度。
在另一具体实施例中，参见图2b，图2b是另一实施例提供的芯片封装结构的除封装层外的产品俯视图。沿两列芯片焊盘201的行方向X，每列芯片焊盘201与对应一侧的芯片21的边缘之间设有至少两个转接片22，且沿两列芯片焊盘201的行方向X，至少两个转接片22的转接焊盘202与相邻的一列芯片焊盘201可以一一对应设置。
在该具体实施例中，芯片组件2还包括第三导线25，第三导线25将位于同一列芯片焊盘201与芯片21的边缘之间的至少两个转接片22上的转接焊盘202电连接。在本实施例中，通过设置第一导线23，将每一芯片焊盘201和与其对应的转接焊盘202电连接；设置第三导线25，将位于同一列芯片焊盘201与该侧芯片21边缘之间的至少两个转接片22上的转接焊盘202电连接；再设置第二导线24，将靠近芯片21边缘的转接片22上的转接焊盘202与基板1电连接，从而将芯片21与基板1电连接。通过在每列芯片焊盘201与芯片21的边缘之间设置多个转接片22，避免芯片21沿行方向X上的长度较大时，第一导线23和/或第二导线24的长度过大，对后续堆叠封装造成影响。通过增加第三导线25将位于同一列芯片焊盘201与芯片21的边缘之间的多个转接片22上的转接焊盘202电连接，以减小第一导线23和/或第二导线24的长度，有效降低封装工艺难度。
当然，在其它具体实施例中，为避免芯片21沿行方向X上的长度较大时，第一导线23和/或第二导线24的长度过大，对后续堆叠封装造成影响。参见图2c，图2c是另一实施例提供的芯片封装结构的除封装层外的产品俯视图。转接片22的数量仍然可以为二，两个转接片22沿行方向X分别设于两列芯片焊盘201的相对两侧，且两个转接片22沿行方向X上的长度设置地相对较长。如图2c所示，每一转接片22上设置有多个转接焊盘202，多个转接焊盘202呈两列多行分布于转接片22的相对两侧。每一转接片22上(如右侧转接片22)靠近芯片焊盘201一侧的转接焊盘202与对应的芯片焊盘201之间的距离，以及每一转接片22上靠近芯片对应侧(如右侧)边缘的转接焊盘202与芯片21对应侧的边缘之间的距离均满足预设条件；比如，使每一转接片22上靠近芯片焊盘201一侧的转接焊盘202与对应的芯片焊盘201之间的距离不大于5毫米，且不小于3毫米；每一转接片22上靠近芯片对应侧边缘的转接焊盘202与芯片21对应侧的边缘之间的距离不大于1毫米，且不小于0.2毫米。
在本实施例中，每一转接片22上的两列多行转接焊盘202中，沿行方向X上，每一行的两个转接焊盘202通过转接片22内部的导线电连接。利用第一导线23电连接芯片焊盘201与靠近芯片焊盘201一侧的转接焊盘202，再利用第二导线24电连接基板1与靠近芯片21边缘一侧的转接焊盘202，以此实现基板1与芯片21的电连接。通过增加转接片22沿行方向X上的长度，以减小第一导线23和/或第二导线24的长度，有效降低封装工艺难度。
请参阅图3，图3是本申请另一实施例提供的芯片封装结构的结构示意图。在一具体实施例中，芯片组件2的数量为多个，多个芯片组件2层叠设置，每一芯片组件2的芯片21的有源面背离基板1设置；且相邻的两个芯片组件2之间还设置有粘接层4。粘接层4覆盖相邻两个芯片组件2中靠近基板1一侧的芯片组件2(即下层芯片组件2)的芯片焊盘201、转接片22、第一导线23、以及第二导线24的部分，用以保护下层芯片组件2中的芯片焊盘201、转接片22、第一导线23及第二导线24在堆叠封装时不会被上层芯片组件2压迫，导致元器件损坏。同时，还可固定第一导线23及第二导线24的位置，避免短接。粘接层4具体为导线包裹膜(Film on wire，FOW)，且FOW膜的厚度不大于80微米，且不小于50微米，以避免多个芯片组件2层叠设置时，多个粘接层4对芯片封装结构的厚度造成不利影响，使芯片封装结构的整体厚度偏大。
在一具体实施例中，转接片22具体为单晶硅片，且转接片22的厚度不大于30微米，以保证转接片22、连接转接片22与芯片焊盘201的第一导线23，以及连接转接片22与基板1的第二导线24能够被FOW膜全部覆盖，避免芯片封装结构的整体厚度偏大。
在一具体实施例中，沿芯片21的厚度方向，第一导线23和/或第二导线24与芯片21的有源面之间的最大直线距离小于60微米，以保证第一导线23和第二导线24能够被粘接层4的FOW膜完全覆盖；同时，较小的沿芯片21厚度方向的直线距离也能避免第一导线23和/或第二导线24在被FOW膜覆盖时，第一导线23和/或第二导线24出现被压迫致变形甚至损坏的问题。
本申请提供了一种芯片封装结构，该芯片封装结构包括基板1、至少一芯片组件2和封装层3；每一芯片组件2包括芯片21、转接片22、第一导线23及第二导线24。芯片21设于基板1上，芯片21的有源面背离基板1，且芯片21的有源面设有芯片焊盘201。转接片22设于芯片21的有源面，并位于芯片焊盘201与芯片21的边缘之间；且转接片22背离芯片21的表面设有转接焊盘202。第一导线23电连接芯片焊盘201和转接片22；第二导线24电连接转接片22和基板1，以将芯片21与基板1电连接。封装层3设于基板1朝向至少一芯片组件2的一侧表面，并覆盖至少一芯片组件2，用于保护芯片组件2，避免芯片组件2受外界机械冲击和环境侵蚀的影响。通过在芯片21的有源面上设置具有转接焊盘202的转接片22，利用第一导线23连接芯片焊盘201与转接焊盘202，以将芯片21和转接片22电连接，并利用第二导线24连接转接焊盘202与基板焊盘，以将转接片22和基板1电连接，从而利用该转接片22作为芯片21与基板1之间的连接桥梁，实现了芯片21与基板1电连接；并避免了对芯片21进行晶圆级重布线的预处理，即避免了将芯片焊盘201通过电镀线连接到芯片21边缘的工艺，有效降低了封装成本。同时，该芯片封装结构中每一芯片21、转接片22、第一导线23及第二导线24形成独立的芯片组件2，多个芯片组件2可按使用需求实现芯片21有源面朝上的多层堆叠封装，具有较强的灵活性，并实现了芯片封装结构的容量扩展。
请参阅图4至图9，图4是本申请一实施例提供的芯片封装结构的制备方法的流程图；图5至图9是图4所示芯片封装结构的制备方法的具体流程对应的结构示意图。在本实施例中，提供一种芯片封装结构的制备方法，该制备方法可用于制备上述实施例所提供的芯片封装结构。该方法包括：
步骤S1：提供预封装件，预封装件包括基板和设于基板上的芯片，芯片的有源面背离基板设置，且芯片的有源面设有芯片焊盘。
在具体实施过程中，参阅图5，图5是本申请一实施例提供的预封装件的结构示意图；利用晶片黏结薄膜(Die Attach Film，DAF)将芯片21按芯片21有源面朝向背离基板1的方向贴装在基板1上，且芯片21有源面设有多个芯片焊盘201，具体的，多个芯片焊盘201呈两列多行设置于芯片21的有源面。
步骤S2：在芯片的有源面设置转接片，并使转接片位于芯片焊盘与芯片的边缘之间；转接片背离芯片的表面设有转接焊盘。
在具体实施过程中，在步骤S2之前，还包括转接片的制备。具体的，转接片的制备过程具体包括步骤A-C。
步骤A：提供硅晶圆。
步骤B：采用晶圆级工艺在所述硅晶圆上制备转接焊盘。
在具体实施过程中，通过光刻，溅射，电镀，刻蚀等晶圆级工艺在硅晶圆的每个硅片单元上制备转接焊盘202，具体制备工艺可参见现有技术，在此不再赘述。转接焊盘202的尺寸至少可承接两个焊线点。
在具体实施过程中，步骤B的步骤具体还包括：对转接焊盘202进行表面处理，以使转接焊盘202能与第一导线23及第二导线24连接。具体为，采用电镀工艺在转接焊盘202表面镀一层镍金合金，或采用化学镀工艺在转接焊盘202表面镀一层镍钯金合金。完成转接焊盘202的制备后，硅晶圆的厚度小于30微米。
步骤C：切割所述硅晶圆，以得到多个转接片。
在具体实施过程中，参阅图6，图6是本申请一实施例提供的芯片封装结构中的转接片的结构示意图；如图5所示，每一转接片22上成列设置有多个转接焊盘202。
在具体实施过程中，参阅图7，图7是在一实施例提供的预封装件上设置转接片的结构示意图；可以利用DAF胶膜将转接片22贴装在芯片21的有源面。具体的，转接片22的数量可以为二；两个转接片22沿两列芯片焊盘201的行方向X分布于两列芯片焊盘201的相对两侧。
每一转接片22上的转接焊盘202与对应的芯片焊盘201之间的距离为3mm≤a≤5mm，转接片22上的转接焊盘202与该侧芯片21边缘之间的距离为0.2mm≤b≤1mm。沿两列芯片焊盘201的行方向X上，两个转接片22上的多个转接焊盘202与相邻的一列芯片焊盘201的位置一一对应。
当然，在其它实施方式中，为减小第一导线23和/或第二导线24的长度，从而降低封装工艺难度；如图2b，也可以沿两列芯片焊盘201的行方向X，在每列芯片焊盘201与对应侧的芯片21的边缘之间设有至少两个转接片22。
步骤S3：利用第一导线电连接芯片焊盘和转接焊盘，并利用第二导线电连接转接焊盘和基板，以将芯片与基板电连接，并形成芯片组件。
在具体实施过程中，参阅图8，图8是在一实施例提供的预封装件上设置第一导线和第二导线的结构示意图。在位于芯片21有源面的同一侧一一对应的芯片焊盘201与转接焊盘202之间连接第一导线23，同时在转接焊盘202与基板1之间连接第二导线24，以将芯片21与基板1一一对应电连接。且沿芯片21的厚度方向，第一导线23和/或第二导线24与芯片21的有源面之间的最大直线距离控制在小于60微米的范围内。
当然，在沿两列芯片焊盘201的行方向X，每列芯片焊盘201与对应侧的芯片21的边缘之间设有至少两个转接片22时，步骤S3还包括利用第三导线25电连接位于同一列芯片焊盘201与对应侧的芯片21边缘之间的至少两个转接片22上的转接焊盘202。
步骤S4：在基板朝向至少一芯片组件的一侧表面设置封装层，以覆盖芯片、转接片、第一导线和第二导线。
在具体实施过程中，参阅图9，图9是在一实施例提供的预封装件上设置封装层的结构示意图。本实施例中，采用现有技术中常用的环氧树脂作为封装层3材料，设置封装层3的具体工艺步骤与现有技术相同或相似，在此不再赘述。
当然，在步骤S4之后，本实施例还包括植球、成品切割等步骤，这些步骤与现有技术相同或相似，在此不再赘述。
在另一实施例中，在步骤S3之后，还可进一步包括：在芯片21的有源面设置粘接层4。
具体的，粘接层4为FOW膜，其厚度为50um-80um，粘接层4覆盖芯片焊盘201、转接片22、第一导线23、以及第二导线24的部分。
在本实施例中，在设置粘接层4的步骤之后还包括：在粘接层4背离基板1的一侧表面设置另一芯片21，以形成另一芯片组件2。其中，另一芯片21与上述实施例所涉及的芯片21可以是同一型号或不同型号的芯片21。
在具体实施过程中，参阅图10至图12，图10是在另一实施例提供的预封装件上设置另一芯片的结构示意图，图11是在另一实施例提供的预封装件上设置转接片的结构示意图，图12是在另一实施例提供的预封装件上设置第一导线和第二导线的结构示意图。在粘接层4背离基板1的一侧贴装另一芯片21后，在该芯片21的有源面贴装转接片22，并将该另一芯片21上的芯片焊盘201与该对应芯片21上的转接焊盘202用第一导线23连接，同时将该另一芯片21上的转接焊盘202与基板1用第二导线24连接，以电连接该另一芯片21和基板1。上述步骤的具体实施方式与步骤S3以及步骤S4相同或相似，在此不再赘述。在本实施例中，粘接层4背离基板1一侧的芯片21和与其相连接的第一导线23、第二导线24以及转接片22形成另一芯片组件2。
在设置另一芯片21的步骤之后，还可进一步包括：对粘接层4进行压力烘烤。
具体的，对粘接层4进行压力烘烤的温度为150摄氏度，以使粘接层4靠近基板1一侧的转接焊盘202、转接片22、第一导线23、以及第二导线24的部分埋入粘接层4。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
基板；
至少一芯片组件，每一所述芯片组件包括：
芯片，设于所述基板上；所述芯片的有源面背离所述基板，且所述芯片的有源面设有芯片焊盘；
转接片，设于所述芯片的有源面，并位于所述芯片焊盘与所述芯片的边缘之间；且所述转接片背离所述芯片的表面设有转接焊盘；
第一导线，电连接所述芯片焊盘和所述转接焊盘；
第二导线，电连接所述转接焊盘和所述基板，以将所述芯片与基板电连接；
封装层，设于所述基板朝向至少一所述芯片组件的一侧表面，并覆盖至少一所述芯片组件。
2.根据权利要求1所述的芯片封装结构，其特征在于，
每一所述芯片组件包括多个所述芯片焊盘和多个所述转接片；多个所述芯片焊盘呈两列多行分布，多个所述转接片沿两列所述芯片焊盘的行方向分布于两列所述芯片焊盘的相对两侧，且每一所述芯片焊盘通过所述第一导线与相邻的所述转接片电连接。
3.根据权利要求2所述的芯片封装结构，其特征在于，
所述转接片的数量为二，两个所述转接片分别设于两列所述芯片焊盘的相对两侧；且每一所述转接片上沿两列所述芯片焊盘的列方向设有多个所述转接焊盘，同一所述转接片上的多个所述转接焊盘与相邻的一列所述芯片焊盘一一对应设置。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述转接焊盘与所述芯片焊盘之间的距离不大于5毫米，且不小于3毫米；所述转接焊盘与所述芯片的边缘之间的距离不大于1毫米，且不小于0.2毫米。
5.根据权利要求2所述的芯片封装结构，其特征在于，
沿两列所述芯片焊盘的行方向，每列所述芯片焊盘与所述芯片的边缘之间设有至少两个所述转接片；
所述芯片组件还包括第三导线，所述第三导线将位于同一列所述芯片焊盘与所述芯片的边缘之间的至少两个所述转接片上的转接焊盘电连接。
6.根据权利要求1所述的芯片封装结构，其特征在于，
所述芯片组件的数量为多个，多个所述芯片组件层叠设置，每一所述芯片组件的芯片的有源面背离所述基板设置；且相邻的两个所述芯片组件之间还设置有粘接层；
所述粘接层覆盖相邻两个所述芯片组件中靠近所述基板一侧的所述芯片组件的所述芯片焊盘、所述转接片、所述第一导线、以及所述第二导线的部分。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述转接片为单晶硅片；且所述转接片的厚度不大于30微米。
8.根据权利要求1所述的芯片封装结构，其特征在于，沿所述芯片的厚度方向，所述第一导线和/或所述第二导线与所述芯片的有源面之间的最大直线距离小于60微米。
9.一种芯片封装结构的制备方法，其特征在于，包括：
提供预封装件，所述预封装件包括基板和设于所述基板上的芯片，所述芯片的有源面背离所述基板设置，且所述芯片的有源面设有芯片焊盘；
在所述芯片的有源面设置转接片，并使所述转接片位于所述芯片焊盘与所述芯片的边缘之间；所述转接片背离所述芯片的表面设有转接焊盘；
利用第一导线电连接所述芯片焊盘和所述转接焊盘，并利用第二导线电连接所述转接焊盘和所述基板，以将所述芯片与基板电连接，并形成芯片组件；
在所述基板朝向所述至少一芯片组件的一侧表面设置封装层，以覆盖所述芯片、所述转接片、所述第一导线和所述第二导线。
10.根据权利要求9所述的芯片封装结构的制备方法，其特征在于，
在利用第一导线电连接所述芯片焊盘和所述转接片，并利用第二导线电连接所述转接片和所述基板，以将所述芯片与基板电连接的步骤之后，还包括：
在所述芯片的有源面设置粘接层；所述粘接层覆盖所述芯片焊盘、所述转接片、所述第一导线、以及所述第二导线的部分；
在所述粘接层背离所述基板的一侧表面设置另一芯片，以形成另一芯片组件。
CN202310807117.XA 2023-07-03 2023-07-03 一种芯片封装结构及其制备方法 Pending CN116864459A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310807117.XA CN116864459A (zh) 2023-07-03 2023-07-03 一种芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310807117.XA CN116864459A (zh) 2023-07-03 2023-07-03 一种芯片封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116864459A true CN116864459A (zh) 2023-10-10

Family

ID=88235193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310807117.XA Pending CN116864459A (zh) 2023-07-03 2023-07-03 一种芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116864459A (zh)

Similar Documents

Publication Publication Date Title
US6897552B2 (en) Semiconductor device wherein chips are stacked to have a fine pitch structure
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6717248B2 (en) Semiconductor package and method for fabricating the same
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US7705468B2 (en) Stacked semiconductor package that prevents damage to semiconductor chip when wire-bonding and method for manufacturing the same
US11894358B2 (en) Semiconductor device and manufacturing method thereof
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US20050098879A1 (en) Semiconductor package having ultra-thin thickness and method of manufacturing the same
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
KR100255476B1 (ko) 볼 그리드 어레이 패키지
KR20030018642A (ko) 스택 칩 모듈
KR20110045079A (ko) 몰딩된 초박형 반도체 다이 패키지들, 이를 이용한 시스템들, 및 이를 제조하는 방법들
US20080073786A1 (en) Semiconductor device and method of manufacturing the same
TW201312723A (zh) 晶片封裝結構及其製造方法
US20060102998A1 (en) Flip-chip component
US8368191B2 (en) Semiconductor device and manufacturing method of the same
CN103367265B (zh) 多层半导体装置、印刷电路板和多层半导体装置制造方法
US20220115356A1 (en) Fan-out encapsulation structure and encapsulation method for chip
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
CN220774339U (zh) 一种芯片封装结构
US8035220B2 (en) Semiconductor packaging device
CN116864459A (zh) 一种芯片封装结构及其制备方法
KR0163863B1 (ko) 멀티칩 실장을 위한 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination