CN116845111A - 一种双终端氮化镓基二极管及其制备方法 - Google Patents

一种双终端氮化镓基二极管及其制备方法 Download PDF

Info

Publication number
CN116845111A
CN116845111A CN202310822885.2A CN202310822885A CN116845111A CN 116845111 A CN116845111 A CN 116845111A CN 202310822885 A CN202310822885 A CN 202310822885A CN 116845111 A CN116845111 A CN 116845111A
Authority
CN
China
Prior art keywords
terminal
layer
gan
region
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310822885.2A
Other languages
English (en)
Inventor
黄永
王亦飞
王东
宁静
陈兴
万坤
杨旭豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Research Institute of Xidian University
Original Assignee
Wuhu Research Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Research Institute of Xidian University filed Critical Wuhu Research Institute of Xidian University
Priority to CN202310822885.2A priority Critical patent/CN116845111A/zh
Publication of CN116845111A publication Critical patent/CN116845111A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种双终端氮化镓基二极管及其制备方法，其中的器件包括：衬底以及设置于衬底上的缓冲层、沟道层和势垒层；P‑GaN双终端层，设置于势垒层上除阴极位置区域和阳极位置区域以外区域；P‑GaN双终端层包括分别设置于第一区域和第二区域的第一终端和第二终端，第一区域为P‑GaN双终端层靠近阳极位置区域的端部中的部分区域，第二区域为除第一区域以外的区域；第二终端为对第二区域的P‑GaN材料进行等离子体处理后得到；阴电极，设置于势垒层上的阴极位置区域；阳电极，设置于势垒层上的阳极位置区域，并与第一终端和第二终端均电接触。本发明中的器件，正向工作时电流密度较高、开启电压较低，反向工作时漏电电流较小、击穿电压较高。

Description

一种双终端氮化镓基二极管及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及到一种双终端氮化镓基二极管及其制备方法。
背景技术
氮化镓属于第三代半导体材料之一，具有高的击穿电场、高的饱和电子迁移率、较高的热导率等性能，是一种宽禁带半导体材料。因此，在氮化镓衬底上制备的电力电子器件被广泛应用于能源、航空航天、交通运输等诸多领域，在制备高频和高压大功率器件方面有较大优势。氮化镓基肖特基二极管属于氮化镓功率器件的一种，目前报道的GaNSBD相较于传统硅基SBD在击穿电压、开启电压、反向漏电等方面有很大提升，但距离GaN材料3.4MV/cm的临界击穿电场的理论极限还有一定距离，因此在器件的击穿电压、反向漏电等方面还有很大提升空间。
为了提升GaN基SBD的反向性能，目前一般采用设置P-GaN帽层的方式改善峰值电场的分布，将峰值电场移出肖特基边缘，进而提升器件击穿电压、减小反向漏电。但是，P-GaN的存在会使其下方的二维电子气会因为部分耗尽导致迁移率降低，二维电子气浓度降低，进而带来基肖特基二极管的导通电阻增加，正向工作时的性能较差的问题。
发明内容
因此，本发明要解决的技术问题在于解决现有技术中的设置P-GaN帽层的肖特基二极管虽然击穿电压较高、反向漏电较小，但随之产生的导通电阻较高，正向工作性能较差的问题。
为此，根据第一方面，本发明提供了一种双终端氮化镓基二极管，包括：
衬底以及依次设置于衬底上的缓冲层、沟道层和势垒层；沟道层和势垒层之间形成二维电子气；
P-GaN双终端层，设置于势垒层上的除阴极位置区域和阳极位置区域以外的区域；P-GaN双终端层包括分别设置于第一区域和第二区域的第一终端和第二终端，第一区域为P-GaN双终端层的靠近阳极位置区域的端部中的部分区域，第二区域为P-GaN双终端层上除第一区域以外的其他区域；第二终端为对第二区域的P-GaN材料进行等离子体处理后得到；
阴电极，设置于势垒层上的阴极位置区域；
阳电极，设置于势垒层上的阳极位置区域，并与第一终端和第二终端均电接触。
在可选的实施方式中，第一终端为两个或者两个以上，两个或者两个以上的第一终端沿P-GaN双终端层靠近阳极位置区域的端部间隔设置。
在可选的实施方式中，阳电极还延伸于P-GaN双终端层上，且阳电极延伸于P-GaN双终端层上的部分的长度小于第一终端的长度。
在可选的实施方式中，双终端氮化镓基二极管还包括：
钝化层，设置于P-GaN双终端层上。
根据第二方面，本发明还提供了一种双终端氮化镓基二极管的制备方法，包括如下步骤：
依次在衬底上生长缓冲层、沟道层、势垒层和P-GaN帽层；沟道层和势垒层之间形成二维电子气；
刻蚀去除势垒层上的阴极位置区域和阳极位置区域的P-GaN帽层，形成初始终端层；初始终端层的靠近阳极位置区域的端部中的部分区域为第一区域，初始终端层上除第一区域以外的其他区域为第二区域；
对初始终端层的第二区域进行等离子体处理，形成P-GaN双终端层；P-GaN双终端层上被等离子体处理后的区域形成第二终端，除第二终端以外的区域形成第一终端；
在势垒层上的阴极位置区域形成阴电极；
在势垒层上的阳极位置区域形成阳电极，阳电极与第一终端和第二终端均电接触。
在可选的实施方式中，第一终端为两个或者两个以上，两个或者两个以上的第一终端沿P-GaN双终端层的靠近阳极位置区域的端部间隔设置。
在可选的实施方式中，阳电极还延伸于P-GaN双终端层上，且阳电极延伸于P-GaN双终端层上的部分的长度小于第一终端的长度。
在可选的实施方式中，双终端氮化镓基二极管的制备方法还包括如下步骤：
在P-GaN双终端层上生长钝化层。
本发明提供的技术方案，具有如下优点：
本发明提供的双终端氮化镓基二极管，通过对P-GaN双终端层中的第二区域进行等离子体处理，使该区域内的P-GaN转变为高阻GaN，进而形成第二终端，并保留P-GaN双终端层的靠近阳极位置区域的端部中的部分区域未进行等离子体处理，形成第一终端，最终使得该双终端氮化镓基二极管的等效模型为第一终端对应的第一肖特基二极管与第二终端对应的第二肖特基二极管并联工作；而由于经过等离子体处理后的第二区域下方的二维电子气通道会重新建立，因此当该双终端氮化镓基二极管正向工作时，会率先通过第二肖特基二极管实现器件的提前开启，继续增加正向电压后，第一肖特基二极管会开启，第一肖特基二极管和第二肖特基二极管共同工作，从而能够提高该双终端氮化镓基二极管的电流密度，降低其开启电压；当该双终端氮化镓基二极管反向工作时，第一终端能够将峰值电场从P-GaN双终端层与阳电极接触的侧壁移出，均匀峰值电场的分布，同时，第二终端能够使电势分布会更加均匀，进一步优化电场分布，从而能够减小该双终端氮化镓基二极管的反向漏电，提高其击穿电压。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的双终端氮化镓基二极管的一种结构示意图；
图2为本发明实施例提供的双终端氮化镓基二极管的另一种结构示意图；
图3为本发明实施例提供的双终端氮化镓基二极管的另一种结构示意图；
图4为本发明实施例提供的一种双终端氮化镓基二极管的制备方法的方法流程图；
附图标记说明：
1-衬底；2-缓冲层；3-沟道层；4-势垒层；5-P-GaN双终端层；51-第一终端；52-第二终端；6-阴电极；7-阳电极；8-钝化层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
实施例1
本实施例提供了一种双终端氮化镓基二极管，如图1所示，该双终端氮化镓基二极管包括衬底1、缓冲层2、沟道层3、势垒层4、P-GaN双终端层5、阴电极6和阳电极7。
本实施例中，如图1所示，缓冲层2、沟道层3和势垒层4依次设置于衬底1上，且沟道层3和势垒层4之间形成二维电子气。
具体实施时，可以设置衬底1的材料为硅、碳化硅、氮化镓和氮化铝等中的一种或者多种；可以设置缓冲层2的材料为氮化铝、氮化镓、铝镓氮或者其他Ⅲ族氮化物；可以设置沟道层3的材料为非掺杂的GaN，而基于势垒层4和沟道层3之间形成异质结结构，因而可以设置势垒层4的材料为AlGaN、InAlN或者其他V族氮化物。具体实施时，以沟道层3为GaN沟道层为例，可以设置GaN沟道层的厚度在300nm～1000nm之间；以势垒层4为AlGaN势垒层为例，可以设置AlGaN势垒层的厚度在10nm～30nm之间，且其中的铝组分浓度在0.2～0.3之间。
本实施例中，如图1所示，P-GaN双终端层5设置于势垒层4上的除阴极位置区域和阳极位置区域以外的区域，P-GaN双终端层5包括分别设置于第一区域和第二区域的第一终端51和第二终端52，第一区域为P-GaN双终端层5的靠近阳极位置区域的端部中的部分区域，第二区域为P-GaN双终端层5上除第一区域以外的其他区域；第二终端52为对第二区域的P-GaN材料进行等离子体处理后得到。
具体实施时，可以采用先在势垒层4上生长P-GaN帽层，然后刻蚀去除阴极位置区域和阳极位置区域的P-GaN帽层直至势垒层4显露，再对第二区域的P-GaN帽层进行等离子体处理的方式，制备得到P-GaN双终端层5。
具体实施时，可以采用氢等离子体或者氧等离子体等对第二区域的P-GaN帽层进行等离子体处理；用以进行等离子体处理的设备可以为电感耦合等离子体(ICP)设备或者等离子体增强型化学气相淀积(PECVD)设备等。
具体实施时，可以通过先在势垒层4上生长GaN帽层，再对GaN帽层进行Mg掺杂后退火的方式，制备得到P-GaN帽层。
为了提升本实施例中的双终端氮化镓基二极管中的第一终端51进行峰值电场移出、均匀峰值电场的分布的性能，以及第一终端51和第二终端52共同作用，进一步均匀侧壁峰值电场的分布的性能，如图1所示，可以设置第一终端51为两个或者两个以上，且两个或者两个以上的第一终端51沿P-GaN双终端层5靠近阳极位置区域的端部间隔设置。也即，P-GaN双终端层5靠近阳极位置区域的端部具有第一终端51和第二终端52(图1中以第一终端51为两个为例进行示出)间隔形成的阵列结构。在具体实施方式中，可以设置第一终端51的长度(在如图1中所示的长度方向的长度)在2μm～2.5μm之间。
本实施例中，如图1所示，阴电极6设置于势垒层4上的阴极位置区域。
具体实施时，可以设置阴电极6为采用金属合金材料制备形成，具体地，阴电极6的材料可以为Ti/Al/Ni/Au合金材料或者Mo/Al/Mo/Au合金材料等，且阴电极6可以采用电子束蒸发工艺淀积得到。
本实施例中，如图1所示，阳电极7设置于势垒层4上的阳极位置区域，并与第一终端51和第二终端52均电接触。
具体实施时，可以设置阳电极7为采用功函数范围为4.6eV-6eV的金属合金材料制备形成，具体地，阳电极7的材料可以为Ni/Au金属合金材料或者Ti/Au金属合金材料等，且阳电极7可以采用电子束蒸发工艺淀积得到。
为了保证阳电极7与第一终端51之间以及与第二终端52之间的稳定接触，并进一步均匀器件内的电场分布，在可选的具体实施方式中，如图2所示，可以设置阳电极7还延伸于P-GaN双终端层5上，形成场板结构，且阳电极7延伸于P-GaN双终端层5上的部分的长度小于第一终端51的长度；具体地，以第一终端51的长度为2μm为例，可以设置阳电极7延伸于P-GaN双终端层5上的部分的长度在0.5μm～1μm之间。类似地，为了使阴电极6和P-GaN双终端层5之间形成良好接触，如图2所示，可以设置阴电极6也还延伸至P-GaN双终端层5上。
为了使阳电极7与二维电子气(沟道层3和势垒层4之间形成的)形成更好的接触，进而提升本实施例中的双终端氮化镓基二极管的正向工作性能，在可选的实施方式中，如图3所示，可以设置阳电极7还延伸至势垒层4内，具体实施时，可以设置阳电极7仅穿过部分势垒层4(图3中即是以此情形为例进行示出)，也可以设置阳电极7贯穿势垒层4直至沟道层3的界面处。此实施方式中，在淀积阳电极7之前，先对阳极位置区域的势垒层4进行刻蚀即可。
为了减小本实施例中的双终端氮化镓基二极管表面受到水氧入侵影响的可能性，在可选的实施方式中，如图3所示，可以设置本实施例中的双终端氮化镓基二极管还包括钝化层8，该钝化层8设置于P-GaN双终端层5上。具体实施时，当阳电极7和阴电极6均延伸至P-GaN双终端层5上时，可以设置钝化层8填充于阳电极7和阴电极6之间；也可以设置钝化层8还延伸覆盖于阴电极6和阳电极7上，此时，阴电极6和阳电极7上方的钝化层8中设置有通孔，阴电极6和阳电极7通过该通孔通电工作。
具体实施时，可以设置钝化层8为采用SiNx、Al2O3、AlN、Y2O3、La2O3、Ta2O5、TiO2、HfO2、ZrO2中的一种或多种材料制备形成。
综上，本实施例中的双终端氮化镓基二极管，通过对P-GaN双终端层5中的第二区域进行等离子体处理，使该区域内的P-GaN转变为高阻GaN，进而形成第二终端52，并保留P-GaN双终端层5的靠近阳极位置区域的端部中的部分区域未进行等离子体处理，形成第一终端51，最终使得该双终端氮化镓基二极管的等效模型为第一终端51对应的第一肖特基二极管与第二终端52对应的第二肖特基二极管并联工作；而由于经过等离子体处理后的第二区域下方的二维电子气通道会重新建立，因此当该双终端氮化镓基二极管正向工作时，会率先通过第二肖特基二极管实现器件的提前开启，继续增加正向电压后，第一肖特基二极管会开启，第一肖特基二极管和第二肖特基二极管共同工作，从而能够提高该双终端氮化镓基二极管的电流密度，降低其开启电压；当该双终端氮化镓基二极管反向工作时，第一终端51能够将峰值电场从P-GaN双终端层5与阳电极7接触的侧壁移出，均匀峰值电场的分布，同时，第二终端52能够使电势分布会更加均匀，进一步优化电场分布，从而能够减小该双终端氮化镓基二极管的反向漏电，提高其击穿电压。
实施例2
本实施例提供了一种双终端氮化镓基二极管的制备方法，该方法即为上述实施例1中的双终端氮化镓基二极管的制备方法，因而，部分上述实施例1中已经陈述的内容本实施例中不再重复陈述。
如图4所示，本实施例中的双终端氮化镓基二极管的制备方法包括如下步骤：
S100：依次在衬底1上生长缓冲层2、沟道层3、势垒层4和P-GaN帽层；沟道层3和势垒层4之间形成二维电子气。
本实施例中，可以通过先在势垒层4上生长GaN帽层，再对GaN帽层进行Mg掺杂后退火的方式，完成P-GaN帽层的生长。
S200：刻蚀去除势垒层上的阴极位置区域和阳极位置区域的P-GaN帽层，形成初始终端层；初始终端层的靠近阳极位置区域的端部中的部分区域为第一区域，初始终端层上除第一区域以外的其他区域为第二区域。
本实施例中，在进行刻蚀之前可以先对步骤S100中制备得到的外延片进行清洗，具体地，可以依次采用有机清洗和无机清洗去除外延片表面氧化层与污染物。
本实施例中，可以先在P-GaN帽层上设置光刻胶作为掩膜，再光刻出阴极位置区域和阳极位置区域，再对阴极位置区域和阳极位置区域的P-GaN帽层进行刻蚀。具体实施时，由于下述步骤中还涉及等离子体处理，而干法刻蚀设备可以与等离子体处理设备兼容，因此，本步骤中可以采用干法刻蚀工艺去除阴极位置区域和阳极位置区域的P-GaN帽层，以降低本实施例中的双终端氮化镓基二极管的制备方法的实施成本。
在可选的实施方式中，为了使下述步骤S500中形成的阳电极7可以如图3中所示的延伸至势垒层4内(或者贯穿势垒层4直至沟道层3的界面处)，以使阳电极7与二维电子气(沟道层3和势垒层4之间形成的)形成更好接触，进而提升本实施例中的方法制备得到双终端氮化镓基二极管的正向工作性能，在该步骤S200中，还可以同时刻蚀去除阳极位置区域的部分或者全部势垒层4。
S300：对初始终端层的第二区域进行等离子体处理，形成P-GaN双终端层5；P-GaN双终端层5上被等离子体处理后的区域形成第二终端52，除第二终端52以外的区域形成第一终端51。
本实施例中，可以先在初始终端层上设置光刻胶作为掩膜，再光刻出第二区域，再对第二区域进行等离子体处理。
本实施例中，可以采用氢等离子体或者氧等离子体等对第二区域的P-GaN帽层进行等离子体处理；用以进行等离子体处理的设备可以为电感耦合等离子体(ICP)设备或者等离子体增强型化学气相淀积(PECVD)设备等。具体实施时，若采用氧等离子体表面处理，则相应设备内的参数可以设置为：RF功率为300W，ICP功率为100W，处理时间为20分钟；若采用氢等离子体表面处理，则相应设备内的参数可以设置为：RF功率为80W，ICP功率为300W，NH3流量为20sccm，Ar流量为200sccm，压强为8Pa，处理时间为10S。
S400：在势垒层4上的阴极位置区域形成阴电极6。
本实施例中，在生长阴电极6和阳电极7之前，为了修复前述步骤中的刻蚀损伤，可以先进行退火处理。
本实施例中，阴电极6可以为采用金属合金材料制备形成，具体地，阴电极6的材料可以为Ti/Al/Ni/Au合金材料或者Mo/Al/Mo/Au合金材料等，且阴电极6可以采用电子束蒸发工艺淀积得到；具体实施时，在完成金属材料淀积之后，同样可以进行退火处理。
S500：在势垒层4上的阳极位置区域形成阳电极7，阳电极7与第一终端51和第二终端52均电接触。
本实施例中，阳电极7可以为采用功函数范围为4.6eV-6eV的金属合金材料制备形成，具体地，阳电极7的材料可以为Ni/Au金属合金材料或者Ti/Au金属合金材料等，且阳电极7可以采用电子束蒸发工艺淀积得到；具体实施时，在完成金属材料淀积之后，可以在N2氛围中进行300℃退火处理，以优化阳电极7的肖特基接触特性。
为了保证阳电极7与第一终端51之间以及与第二终端52之间的稳定接触，并进一步均匀器件内的电场分布，在可选的具体实施方式中，如图2所示，可以设置阳电极7还延伸于P-GaN双终端层5上，形成场板结构，且阳电极7延伸于P-GaN双终端层5上的部分的长度小于第一终端51的长度；具体地，以第一终端51的长度为2μm为例，可以设置阳电极7延伸于P-GaN双终端层5上的部分的长度在0.5μm～1μm之间。类似地，为了使阴电极6和P-GaN双终端层5之间形成良好接触，如图2所示，可以设置阴电极6也还延伸至P-GaN双终端层5上。
为了减小制备得到的双终端氮化镓基二极管表面受到水氧入侵影响的可能性，在可选的实施方式中，在具有上述步骤的基础上，本实施例中的双终端氮化镓基二极管的制备方法还可以包括以下步骤：
S600：在P-GaN双终端层5上生长钝化层8。
本实施例中，当阳电极7和阴电极6并未延伸至P-GaN双终端层5上时，可以设置钝化层8覆盖P-GaN双终端层5上表面的全部；而当阳电极7和阴电极6均延伸至P-GaN双终端层5上时，可以设置钝化层8填充阳电极7和阴电极6之间(图3中即以此情形为例进行示出)；无论阳电极7和阴电极6是否延伸至P-GaN双终端层5上，均可以设置钝化层8还延伸覆盖于阴电极6和阳电极7上，此时，阴电极6和阳电极7上方的钝化层8中设置有通孔，阴电极6和阳电极7通过该通孔通电工作。
具体实施时，可以设置钝化层8为采用SiNx、Al2O3、AlN、Y2O3、La2O3、Ta2O5、TiO2、HfO2、ZrO2中的一种或多种材料制备形成，且可以采用等离子体增强型化学气相淀积技术(PECVD)进行制备。
综上，本实施例中的制备方法，能够制备得到正向工作时电流密度较高、开启电压较低，反向工作时漏电电流较小、击穿电压较高的双终端氮化镓基二极管。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (8)

1.一种双终端氮化镓基二极管，其特征在于，包括：
衬底以及依次设置于所述衬底上的缓冲层、沟道层和势垒层；所述沟道层和所述势垒层之间形成二维电子气；
P-GaN双终端层，设置于所述势垒层上的除阴极位置区域和阳极位置区域以外的区域；所述P-GaN双终端层包括分别设置于第一区域和第二区域的第一终端和第二终端，所述第一区域为P-GaN双终端层的靠近所述阳极位置区域的端部中的部分区域，所述第二区域为所述P-GaN双终端层上除所述第一区域以外的其他区域；所述第二终端为对所述第二区域的P-GaN材料进行等离子体处理后得到；
阴电极，设置于所述势垒层上的所述阴极位置区域；
阳电极，设置于所述势垒层上的所述阳极位置区域，并与所述第一终端和所述第二终端均电接触。
2.根据权利要求1所述的双终端氮化镓基二极管，其特征在于，所述第一终端为两个或者两个以上，两个或者两个以上的所述第一终端沿所述P-GaN双终端层靠近所述阳极位置区域的端部间隔设置。
3.根据权利要求1或2所述的双终端氮化镓基二极管，其特征在于，所述阳电极还延伸于所述P-GaN双终端层上，且所述阳电极延伸于所述P-GaN双终端层上的部分的宽度小于所述第一终端的宽度。
4.根据权利要求3所述的双终端氮化镓基二极管，其特征在于，还包括：
钝化层，设置于所述P-GaN双终端层上。
5.一种双终端氮化镓基二极管的制备方法，其特征在于，包括如下步骤：
依次在衬底上生长缓冲层、沟道层、势垒层和P-GaN帽层；所述沟道层和所述势垒层之间形成二维电子气；
刻蚀去除所述势垒层上的阴极位置区域和阳极位置区域的所述P-GaN帽层，形成初始终端层；所述初始终端层的靠近所述阳极位置区域的端部中的部分区域为第一区域，所述初始终端层上除所述第一区域以外的其他区域为第二区域；
对所述初始终端层的所述第二区域进行等离子体处理，形成P-GaN双终端层；所述P-GaN双终端层上被等离子体处理后的区域形成第二终端，除所述第二终端以外的区域形成第一终端；
在所述势垒层上的所述阴极位置区域形成阴电极；
在所述势垒层上的所述阳极位置区域形成阳电极，所述阳电极与所述第一终端和所述第二终端均电接触。
6.根据权利要求5所述的双终端氮化镓基二极管的制备方法，其特征在于，所述第一终端为两个或者两个以上，两个或者两个以上的所述第一终端沿所述P-GaN双终端层的靠近所述阳极位置区域的端部间隔设置。
7.根据权利要求5或6所述的双终端氮化镓基二极管的制备方法，其特征在于，所述阳电极还延伸于所述P-GaN双终端层上，且所述阳电极延伸于所述P-GaN双终端层上的部分的宽度小于所述第一终端的宽度。
8.根据权利要求7所述的双终端氮化镓基二极管的制备方法，其特征在于，还包括如下步骤：
在所述P-GaN双终端层上生长钝化层。
CN202310822885.2A 2023-07-05 2023-07-05 一种双终端氮化镓基二极管及其制备方法 Pending CN116845111A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310822885.2A CN116845111A (zh) 2023-07-05 2023-07-05 一种双终端氮化镓基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310822885.2A CN116845111A (zh) 2023-07-05 2023-07-05 一种双终端氮化镓基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN116845111A true CN116845111A (zh) 2023-10-03

Family

ID=88172232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310822885.2A Pending CN116845111A (zh) 2023-07-05 2023-07-05 一种双终端氮化镓基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN116845111A (zh)

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN112420850B (zh) 一种半导体器件及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN220065702U (zh) 一种增强型hemt器件
CN105448964A (zh) 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法
CN111293173A (zh) 一种硅基氮化镓增强型hemt器件及其制备方法
CN108598182A (zh) 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN116230750A (zh) 一种垂直阶梯场板高压GaN基二极管及其制作方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN115881774A (zh) 一种具有阵列侧栅结构的hemt器件及其制备方法
CN110970499A (zh) GaN基横向超结器件及其制作方法
CN116845111A (zh) 一种双终端氮化镓基二极管及其制备方法
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN115036220A (zh) 氮化镓电子器件及其制备方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
CN218827149U (zh) 氮化镓基高电子迁移率晶体管
CN111415998A (zh) 一种GaN基肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination