CN116830000A - 用于处理工具的主动夹持载体组件 - Google Patents

用于处理工具的主动夹持载体组件 Download PDF

Info

Publication number
CN116830000A
CN116830000A CN202180093650.3A CN202180093650A CN116830000A CN 116830000 A CN116830000 A CN 116830000A CN 202180093650 A CN202180093650 A CN 202180093650A CN 116830000 A CN116830000 A CN 116830000A
Authority
CN
China
Prior art keywords
mask
carrier
carrier assembly
substrates
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180093650.3A
Other languages
English (en)
Inventor
本雅明·B·里奥顿
詹姆斯·D·斯特拉斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN116830000A publication Critical patent/CN116830000A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C21/00—Accessories or implements for use in connection with applying liquids or other fluent materials to surfaces, not provided for in groups B05C1/00 - B05C19/00
    • B05C21/005—Masking devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting

Abstract

本公开内容的实施方式涉及可以夹持多于一个的光学器件基板的载体组件以及用于形成该载体组件的方法。载体组件包括载体、一个或多个基板、和掩模。载体与掩模磁性耦接以保持一个或多个基板。载体组件用于在处理期间支撑和输送一个或多个基板。载体组件还用于在PVD处理期间掩蔽一个或多个基板。本文描述了用于在构建腔室中组装载体组件的方法。

Description

用于处理工具的主动夹持载体组件
技术领域
本公开内容的实施方式一般涉及载体组件。更具体地，本文描述的实施方式提供夹持多于一个的光学器件基板的载体组件以及用于形成该载体组件的方法。
背景技术
光学器件可用于通过空间地(spatially)改变在基板上形成的光学器件的结构的结构参数(如形状、尺寸、定向)来操纵光的传播。光学器件提供空间变化的光学响应，其根据需要塑造光学波前。光学器件的这些结构通过引起局部相位不连续(即，在小于光波长的距离上的相位突然(abrupt)变化)来改变光传播。这些结构可由基板上的不同类型的材料、形状或配置组成，且可基于不同的物理原理来操作。
制造光学器件需要在一个或多个基板上沉积和图案化器件材料。然而，可期望的是，一个或多个基板被夹持，使得在处理步骤期间，将一个或多个基板对准并就位。此外，可期望的是，存在一种在处理期间可以夹持多于一个的光学器件基板的组件。因此，本技术领域中所需要的是夹持多于一个的光学器件基板的载体组件以及用于形成该载体组件的方法。
发明内容
在一个实施方式中，提供了一种载体组件。载体组件包括掩模。掩模包括穿过掩模设置的开口图案。掩模包括销孔。载体组件进一步包括载体。载体包括设置在载体中的磁体。磁铁与掩模磁性耦接。载体组件进一步包括凹入载体中的多个袋部(pocket)。多个袋部中的各袋部具有对应于待设置在其中的基板的宽度。载体组件进一步包括设置在载体中且穿过掩模中的销孔设置的对准销。对准销与多个袋部的侧壁相邻。
在另一个实施方式中，提供了一种载体组件。载体组件包括掩模。掩模包括穿过掩模设置的开口图案。掩模包括销孔。载体组件进一步包括载体。载体包括设置在载体中的磁体。磁铁与掩模磁性耦接。载体组件进一步包括多个唇部，使得多个唇部的相邻唇部之间的距离对应于待设置在多个唇部的相邻唇部上的基板。载体组件进一步包括穿过多个唇部设置的多个销。多个销可操作以围绕设置在多个唇部上的基板。载体组件进一步包括设置在载体中且穿过掩模中的销孔设置的对准销。对准销穿过多个唇部设置。
在又一个实施方式中，提供了一种方法。该方法包括将其上具有掩模的载体插入构建腔室中。载体被夹持到构建腔室中的下真空卡盘。该方法进一步包括以下步骤：升起下真空卡盘。掩模与构建腔室中的上真空卡盘接触。该方法进一步包括降低下真空卡盘。掩模被夹持到上真空卡盘。该方法进一步包括插入待与一个或多个基板卡盘接触的一个或多个基板。一个或多个基板被夹持到一个或多个基板卡盘。该方法进一步包括升起下真空卡盘。载体与掩模磁性耦接。该方法进一步包括降低下真空卡盘。从上真空卡盘释放掩模以及从一个或多个基板卡盘释放一个或多个基板以形成载体组件。
附图说明
为了能够详细地理解本公开内容的上述特征的方式，可以通过参考本案实施来获得上文简要概述的本公开内容的可具体的描述，实施方式中的以下绘示在附图中。然而，值得注意的是，附图只绘示了示例性实施方式且不会视为对其范围的限制，本公开内容可允许其他等效的实施方式。
图1A和1B是根据一个实施方式的基板的透视俯视图。
图2A和图2B是根据一个实施方式的基板的透视侧视图。
图3A是根据一个实施方式的载体组件的示意性俯视图。
图3B是根据一个实施方式的载体组件的示意性截面图。
图3C是根据一个实施方式的载体组件的示意性俯视图。
图3D是根据一个实施方式的载体组件的示意性截面图。
图4是根据一个实施方式的处理系统的示意图。
图5是根据实施方式的构建站的详细示意图。
图6是根据一个实施方式的用于构建载体组件的方法的流程图。
图7A-图7F表示用于执行根据实施方式的方法的构建腔室的示意性截面图。
为便于理解，在可能的情况下，使用相同的附图标记代表图中相同的器件。可以预期的是，一个实施方式中的器件与特征可有利地用于其他实施方式中而无需赘述。
具体实施方式
本公开内容的实施方式一般涉及载体组件。更具体地，本案描述的实施方式提供夹持多于一个的光学器件基板的载体组件以及用于形成该载体组件的方法。该方法包括以下步骤：将其上具有掩模的载体插入构建腔室中。载体被夹持到构建腔室中的下真空卡盘。该方法进一步包括升起下真空卡盘。掩模与构建腔室中的上真空卡盘接触。该方法进一步包括降低下真空卡盘。掩模被夹持到上真空卡盘。该方法进一步包括插入待与一个或多个基板卡盘接触的一个或多个基板。一个或多个基板被夹持到一个或多个基板卡盘。该方法进一步包括升起下真空卡盘。载体与掩模磁性耦接。该方法进一步包括降低下真空卡盘。从上真空卡盘释放掩模以及从一个或多个基板卡盘释放一个或多个基板以形成载体组件。
图1A绘示根据一个实施方式的基板102A的透视俯视图。图1B绘示根据另一个实施方式的基板102B的透视俯视图。应当理解，下文描述的基板102A和102B是示例性光学器件。图1A和1B绘示已经沉积器件材料104的基板102A和102B。图3A-图3D中所示的基板102绘示在沉积器件材料104之前的基板102A或基板102B。
在可以与本文所述的其他实施方式结合的一个实施方式中，基板102A用于产生波导组合器，如增强现实波导组合器。基板102A包括设置在基板102A上的器件材料104。在可以与本文所述的其他实施方式结合的一个实施方式中，器件材料104可以被图案化以形成光学器件结构。在可以与本文描述的其他实施方式结合的另一个实施方式中，器件材料104可以包括光学器件结构。例如，如图1A中所示，当在器件材料104中形成光学器件结构时，器件材料104可以被图案化以对应于与光栅对应的一个或多个区域，如第一区域106a、第二区域106b及第三区域106c。在可以与本文所述的其他实施方式结合的一个实施方式中，基板102A用于产生波导组合器，该波导组合器至少包括对应于输入耦合光栅的第一区域106a和对应于输出耦合光栅的第三区域106c。根据该实施方式的波导组合器(其可以与本文描述的其他实施方式组合)可包括对应于中间光栅的第二区域106b。
在可以与本文所述的其他实施方式结合的一个实施方式中，基板102B用于产生平面光学器件，如超表面(metasurface)。基板102B包括设置在基板102B上的器件材料104。在可以与本文所述的其他实施方式结合的一个实施方式中，器件材料104可以被图案化以形成光学器件结构。在可以与本文描述的其他实施方式结合的另一个实施方式中，器件材料104可以包括光学器件结构。
图2A和2B绘示基板102A和102B的透视侧视图。图2A和2B绘示已经沉积了器件材料104的基板102A和102B。如图2A所示，基板102A对应于图1A的基板102A。如图2B所示，基板102B对应于图1B的基板102B。基板102A和102B也可经选择以传输适量的具有期望波长或波长范围的光，如红外区域到UV区域的一个或多个波长(即，从约700到约1400纳米)。非限制性地，在一些实施方式中，基板102被配置使得基板102传输大于或等于约50％、60％、70％、80％、90％、95％、99％到光谱的UV区域。基板102可由任何合适的材料形成，只要基板102能够充分地传输期望波长或波长范围内的光并且能够作为光学器件的充分支撑件(adequatesupport)即可。在可以与本文所述的其他实施方式结合的一些实施方式中，与器件材料104的折射率相比，基板102A和102B的材料具有相对低的折射率。
基板选择可包括任何合适材料的基板102A和102B，其包括但不限于非晶电介质、结晶电介质、氧化硅、碳化硅、聚合物及其组合。在可以与本文描述的其他实施方式结合的一些实施方式中，基板102包括透明材料。在可以与本文所述的其他实施方式结合的一个实施方式中，基板102A和102B是透明的，其具有小于0.001的吸收系数。合适的示例可包括氧化物、硫化物、磷化物、碲化物或它们的组合。此外，基板选择还可包括不同形状、厚度和直径的基板102A和102B。例如，基板102A和102B可具有约150mm至约300mm的直径。基板102A和102B可以具有圆形、矩形或正方形形状。
基板102A和102B各自包括设置在其上的器件材料104。将器件材料104设置在基板102A和102B上可以包括但不限于以下处理中的一个或多个：液体材料浇注处理、旋涂处理、液体喷涂处理、干粉涂布处理、丝网印刷处理、刮刀(doctor blading)处理、物理气相沉积(PVD)处理、化学气相沉积(CVD)处理、等离子体增强(PECVD)处理、可流动CVD(FCVD)处理和原子层沉积(ALD)处理。在可以与本文所述的其他实施方式结合的另一实施方式中，器件材料104包括但不限于以下各者：二氧化钛(TiO2)、氧化锌(ZnO)、二氧化锡(SnO2)、掺杂铝的氧化锌(AZO)、掺氟氧化锡(FTO)、锡酸镉(氧化锡)(CTO)和锡酸锌(氧化锡)(SnZnO3)、氮化硅(Si3N4)及含有非晶硅(a-Si)的材料。
图3A是载体组件300A的示意性俯视图。图3B是载体组件300A的示意性截面图。载体组件300A包括载体302A、一个或多个基板102(即，基板102A和基板102B)及掩模304。载体组件300A用于在处理期间支撑和运输一个或多个基板102A。载体组件300A还用于在PVD处理期间掩蔽(mask)一个或多个基板102。例如，载体组件300A可以在PVD处理期间被垂直定位并掩蔽一个或多个基板102。此外，载体组件300A用于利用载体组件300A的垂直扫描的处理，如蚀刻处理。在可以与本文所述的其他实施方式结合的一个实施方式中，蚀刻处理是等离子体辅助蚀刻处理。在等离子体辅助蚀刻处理中，载体组件300A被垂直扫描，使得一个或多个基板102垂直于等离子体源。载体组件300A也用于图案化处理。例如，需要移动一个或多个基板102的图案化处理可以利用载体组件300A。
载体302A在基板的外边缘上支撑基板102，从而不会损坏基板102的背侧。在可以与本文所述的其他实施方式结合的一个实施方式中，载体组件300A在处理期间被水平定位。在可与本文所述的其他实施方式结合的另一实施方式中，载体组件300A在处理期间被垂直定位。载体302A包括但不限于硅材料。掩模304包括不锈钢材料或非铁(non-ferrous)材料。例如，不锈钢材料可以是430不锈钢。非铁材料可包括玻璃或硅。在可以与本文所述的其他实施方式结合的一个实施方式中，非铁掩模304接合到铁制冲击板(ferrous strikeplate)。铁制冲击板设置在非铁质掩模304和设置在载体302A中的磁体316之间。
使用对准销306将掩模304与载体302A对准。在可以与本文所述的其他实施方式结合的一个实施方式中，对准销306设置在载体302A中并且延伸穿过销孔308a和308b。在可以与本文所述的其他实施方式结合的另一实施方式中，对准销306设置在掩模304中并延伸穿过载体302A。对准销306穿过销孔308a和308b，使得掩模304定位于一个或多个基板102上方。在可以与本文所述的其他实施方式结合的又一实施方式中，第一销孔308a围绕对准销306的周边紧密定位，且第二销孔308b与第一销孔相对设置且第二销孔308b是槽。当与载体302对准时，第二销孔308b允许调整掩模304的位置。
磁体316是永久的并且设置在载体302A中。磁体316是可操作的以将载体302A磁性耦接到掩模304。掩模304和载体302A之间的磁性耦接允许掩模304和载体302A在处理期间保持耦接且防止一个或多个基板102在处理期间移动。在可以与本文所述的其他实施方式结合的一个实施方式中，掩模304由磁性材料制成(如铁磁(ferromagnetic)材料)，以磁性耦接到载体302A中的磁体316。磁性材料的示例包括铁或镍的钴合金。在可以与本文所述的其他实施方式结合的另一实施方式中，掩模304包括单独的磁体，以磁性耦接到载体302A中的磁体316。
一个或多个基板102保持在载体302A上。一个或多个基板102设置在载体302A和掩模304之间。在可以与本文所述的其他实施方式结合的一个实施方式中，一个或多个基板利用多个销312而保持在载体302A上，如图3A所示。多个销312围绕一个或多个基板102的周边，使得一个或多个基板102保持在适当位置。多个销312穿过载体302A设置。在可以与本文所述的其他实施方式结合的另一实施方式中，对准销306可用作多个销312中的一个。在载体组件300A垂直定位的实施方式中，多个销312防止一个或多个基板102移位。任何数量、尺寸或形状的基板102都可以保持在载体302A上以用于处理。根据一个或多个基板102的配置，多个销312将定位在载体302A中。
如图3B所示，载体302A包括多个唇部314。多个唇部314设置在载体302A上，且一个或多个基板102中的每个基板102设置在多个唇部314上。多个唇部314将一个或多个基板102定位在载体302A上方，使得一个或多个基板102的背侧在处理期间不被损坏。多个销312穿过载体302A和多个唇部314设置。
掩模304包括穿过掩模304设置的开口310的图案。开口310的图案设置在一个或多个基板102上方。基于开口310的图案，一个或多个基板102将被选择性地暴露至处理条件(如沉积处理或蚀刻处理)。开口310的图案允许器件材料104穿过开口310的图案设置以在基板102上形成期望的图案。对准销306和多个销312以特定定向对准掩模304和一个或多个基板102，使得器件材料104可以穿过开口310的图案设置在一个或多个基板102上。
在可以与本文所述的其他实施方式结合的一个实施方式中，开口310的图案对应于第一区域106a、第二区域106b和第三区域106c，如图1A所示。在可以与本文描述的其他实施方式结合的另一个实施方式中，掩模304可以是夹持环，即，掩模304包括穿过掩模304的中心设置的单个开口。夹持环可以用于开放式蚀刻处理。在可以与本文所述的其他实施方式结合的又一实施方式中，夹持环对应于器件材料104的图案，如图1B所示。
图3C是载体组件300B的示意性俯视图。图3D绘示包括多个袋部318的载体组件300B。载体组件300B包括载体302B、一个或多个基板102和掩模304。载体组件300B用于在处理期间支撑和运输一个或多个基板102。载体组件300B还用于在PVD处理期间掩蔽(mask)一个或多个基板102。例如，载体组件300B可以在PVD处理期间被垂直定位并掩蔽一个或多个基板102。此外，载体组件300B用于利用载体组件300B的垂直扫描的处理，如蚀刻处理。在可以与本文所述的其他实施方式结合的一个实施方式中，蚀刻处理是等离子体辅助蚀刻处理。在等离子体辅助蚀刻处理中，载体组件300B被垂直扫描，使得一个或多个基板102垂直于等离子体源。载体组件300B也用于图案化处理。例如，需要移动一个或多个基板102的图案化处理可以利用载体组件300B。
载体302B在基板的外边缘上支撑基板102，从而不会损坏基板102的背侧。在可以与本文所述的其他实施方式结合的一个实施方式中，载体组件300B在处理期间被水平定位。在可与本文所述的其他实施方式结合的另一实施方式中，载体组件300B在处理期间被垂直定位。载体302B包括但不限于硅材料。掩模304包括不锈钢材料或非铁材料。例如，不锈钢材料可以是430不锈钢。非铁材料可包括玻璃或硅。在可以与本文所述的其他实施方式结合的一个实施方式中，非铁掩模304接合到铁制冲击板(ferrous strike plate)。铁制冲击板设置在非铁掩模304和设置在载体302B中的磁体316之间。
利用对准销306将掩模304与载体302B对准。对准销306穿过销孔308a和308b，使得掩模304定位于一个或多个基板102上方。在可以与本文所述的其他实施方式结合的又一实施方式中，第一销孔308a围绕对准销306的周边紧密定位，且第二销孔308b与第一销孔相对设置且第二销孔308b是槽。
载体302B进一步包括磁体316。磁体316是永久的并且设置在载体302B中。磁体316是可操作的以将载体302B磁性耦接到掩模304。掩模304和载体302B之间的磁性耦接允许掩模304和载体302B在处理期间保持耦接且防止一个或多个基板102在处理期间移动。
一个或多个基板102保持在载体302B上。一个或多个基板102设置在载体302B和掩模304之间。载体302B包括多个袋部318。多个袋部318凹入载体302中。一个或多个基板102设置在多个袋部318中。一个或多个基板102邻接多个袋部318的侧壁320。侧壁320在处理期间将一个或多个基板102保持在适当位置。任何数量、尺寸或形状的基板102都可以保持在载体302B上以用于处理。
掩模304包括穿过掩模304设置的开口310的图案。开口310的图案设置在一个或多个基板102上方。基于开口310的图案，一个或多个基板102将被选择性地暴露至处理条件(如沉积处理或蚀刻处理)。开口310的图案允许器件材料104穿过开口310的图案设置以在基板102上形成期望的图案。对准销306和多个袋部318以特定定向对准掩模304和一个或多个基板102，使得器件材料104可以穿过开口310的图案设置在一个或多个基板102上。
图4是处理系统400的示意图。处理系统400包括耦接到装载锁定402的传送腔室401。应当理解，虽然图4中示出了两个装载锁定402，但是可以设想，可使用单个装载锁定402或者可使用多于两个的装载锁定402。因此，本文讨论的实施方式不限于两个装载锁定402。装载锁定402耦接到工厂接口404。装载端口站405耦接到工厂接口404。在一个实施方式中，如图4所示，存在四个装载端口站405。应当理解，虽然图4中示出了四个装载端口站405，但是可以预期，可使用任何数量的装载端口站405。因此，本文讨论的实施方式不限于四个装载端口站405。在一个实施方式中，处理系统400可以是蚀刻处理腔室。在另一个实施方式中，处理系统400可以是PVD处理腔室。装载端口站405将包含一个或多个载体组件300A或300B。载体组件300将在与装载端口站405和工厂接口404分开的位置处被组装。
载体组件300A和300B将在构建站515中被组装。构建站515用于以自动化形式构建和拆除(unbuild)一个或多个载体组件300A和300B。自动构建载体组件300更效率、及时(timely)且成本高，以及防止潜在的颗粒损坏或破损。与如果手动构建载体组件300A和300B相比，自动构建载体组件300A或300B也产生更高品质的产品。
图5是构建站515的详细示意图。构建站515用于组装载体组件300A和300B。离线构建站515具有工厂接口404和装载端口站405A-405D。前开式标准舱(FOUP)501A和501B分别位于装载端口站405A和405B。基板FOUP 502位于装载端口站405D。翻转装置503位于装载端口站405C。两个致动器506和507设置在工厂接口404内。在一个实施方式中，致动器506是300mm的选择顺应性装配机械手臂(SCARA)机器人。在一个实施方式中，致动器507是200mm的SCARA机器人。致动器506和507彼此独立。致动器506和507具有致动器臂508和509。致动器臂508和509使致动器506和507能够接收和运输载体组件300A和300B的部件。对准器定位在工厂接口404中的致动器506和507之间的对准器站512处。构建腔室700设置在对准器站512上方。
FOUP 501A装载有载体302A或302B和掩模304。FOUP 501A是300mm的FOUP。通用FOUP是具有25个槽的盒(cassette)。基板FOUP 502装载有一个或多个基板102。在一个实施方式中，基板FOUP 502是300mm的基板FOUP。在另一个实施方式中，基板FOUP 502是200mm的基板FOUP。在可以与本文所述的其他实施方式结合的一个实施方式中，FOUP 501A包括载体302A或302B和掩模304，而FOUP 501B包括载体组件300A或300B中的一个或多个。在可以与本文所述的其他实施方式组合的另一实施方式中，FOUP 501A包括载体组件300A或300B中的一个或多个，而在一个或多个基板102被翻转之后，FOUP 501B包括载体组件300A或300B。
对准器站512用于在XY方向上定向掩模304、一个或多个基板102及载体302A或302B。对准器站512能够旋转360度。对准器站512旋转掩模304、一个或多个基板102或载体302A或302B，以找到掩模301、基板102和载体302A或302B的中心514。对准器站512能够以约0.001英吋的准确度定位掩模304、一个或多个基板102或载体302A或302B的中心514。在可以与本文所述的其他实施方式结合的一个实施方式中，对准器站512包括真空卡盘。
图6是用于构建载体组件300A或300B的方法600的流程图。图7A-图7F绘示用于执行方法600的构建腔室700的示意性截面图。尽管图7A-图7F绘示了载体组件300B，但载体组件300A可以用方法600构建。尽管图7A-图7F绘示了载体302B，但是载体302A可以用于方法600中。在操作601处，如图7A所示，致动器臂508将掩模304和载体302B放置到构建腔室700中。在掩模304和载体302B进入构建腔室700之前，通过致动器臂508将掩模304和载体302B从FOUP 501A中移除。致动器臂508将掩模304和载体302B传送到对准器站512。对准器站512找到掩模304和载体302B的中心514以及在掩模304和载体302B进入构建腔室700之前对准掩模304和载体302B。致动器臂508从对准器站512移除掩模304和载体302B。在操作602处，致动器臂508将掩模304和载体302B放置在构建腔室700中的下真空卡盘702上。将电力施加到下真空卡盘702以将载体302B夹持到下真空卡盘702。致动器臂508从构建腔室700缩回。
在操作603处，如图7B所示，升起下真空卡盘702。升起下真空卡盘702，使得掩模304与上真空卡盘704接触。在操作604处，将电力施加于上真空卡盘704以将掩模304夹持到上真空卡盘704。在操作605处，如图7C所示，降低下真空卡盘702。载体302B被夹持到下真空卡盘702并且掩模304被夹持到上真空卡盘704。
在操作606，如图7D所示，致动器臂509将一个或多个基板102中的第一基板706和第二基板708放置为与第一基板卡盘710和第二基板卡盘712接触。尽管在图7A-7D中仅绘示一个或多个基板102中的两个基板102，但是在载体组件300A或300B的组件中可以包括任意数量的基板102。例如，在可以与本文所述的其他实施方式结合的一个实施方式中，在操作604处，第三和第四真空卡盘可以夹持第三和第四基板102。在操作604之前，通过致动器臂509将第一基板706从基板FOUP 502移除。致动器臂509将第一基板706传送到对准器站512。对准器站512找到第一基板706的中心514并且在第一基板706进入构建腔室700之前对准第一基板706。致动器臂509从对准器站512移除第一基板706并且将第一基板706放置成与第一基板卡盘710接触。在操作607处，将电力施加于第一基板卡盘710以将第一基板706夹持到第一基板卡盘710。致动器臂509将第二基板708从基板FOUP 502移除。致动器臂509将第二基板708传送到对准器站512。对准器站512找到第二基板708的中心514并在第二基板708进入构建腔室700之前对准第二基板708。致动器臂509从对准器站512移除第二基板708并将第二基板708放置成与第二基板卡盘712接触。在操作608处，将电力施加到第二基板卡盘712以将第二基板708夹持到第二基板卡盘712。
在操作609处，如图7E所示，升起下真空卡盘702。升起下真空卡盘702，使得载体302B与掩模304接触。在操作610处，载体302B和掩模304磁性夹持以保持一个或多个基板102中的第一基板706和第二基板708。在操作611处，关闭第一基板卡盘710、第二基板卡盘712和上真空卡盘704的电源以释放第一基板706、第二基板708和掩模304。
在操作612处，如图7F所示，降低下真空卡盘702。利用下真空卡盘降低包括有载体302B、掩模304、第一基板706和第二基板708的载体组件300B。在可以与本文所述的其他实施方式结合的一个实施方式中，耦接到构建腔室700的激光传感器(未图示)验证载体组件300B的对准。关闭下真空卡盘702的电源以释放载体组件300B。在操作613处，致动器臂508从构建腔室700移除载体组件300B。组装好的载体组件放置在FOUP 501B中。重复方法600，直到组装了期望数量的载体组件300B并将它们放置在FOUP 501B中。
在可以与本文所述的其他实施方式组合的一个实施方式中，一个或多个基板102需要在前侧表面和背侧表面上进行处理。翻转装置503允许一个或多个基板102被翻转，使得一个或多个基板102可在随后的处理中在背侧表面上被处理。例如，在处理之后翻转一个或多个基板102的实施方式中，致动器臂508从FOUP 501A移除载体组件300B。致动器臂508将载体组件300B传送到对准器站512。对准器站512找到载体组件300B的中心514并且在载体组件300B进入构建腔室700之前对准载体组件300B。致动器臂508从对准器站512移除载体组件300B并且将载体组件放置在构建腔室700中的下真空卡盘702上。然后升起下真空卡盘702。升起下真空卡盘702，使得掩模304与上真空卡盘704接触。电力被施加到上真空卡盘704、第一基板卡盘710和第二基板卡盘712。与上真空卡盘704接触的掩模304被夹持。与第一基板卡盘710和第二基板卡盘712接触的一个或多个基板102中的第一基板706和第二基板708被夹持。降低下真空卡盘702。载体302B被夹持到下真空卡盘702。致动器臂509移除一个或多个基板102并将它们放置在翻转装置503中以进行翻转。然后执行操作604以使一个或多个基板102与第一基板卡盘710和第二基板卡盘712接触。在操作604之前，将一个或多个基板102从翻转装置503传送到对准器站512进行对准。执行操作605-607以完成包括已翻转的一个或多个基板102的载体组件300B的组装。一个或多个基板102的背侧表面暴露在载体组件300B中。
在可以与本文所述的其他实施方式结合的另一实施方式中，需要拆卸载体组件300B以移除一个或多个基板102。构建站515是可操作的以拆卸载体组件300B。例如，在处理之后拆卸载体组件300B的实施方式中，致动器臂508从FOUP 501A移除载体组件300B。致动器臂508将载体组件300B传送到对准器站512。对准器站512找到载体组件300B的中心514并且在载体组件300B进入构建腔室700之前对准载体组件300B。致动器臂508从对准器站512移除载体组件300B并且将载体组件放置在构建腔室700中的下真空卡盘702上。然后升起下真空卡盘702。升起下真空卡盘702，使得掩模304与上真空卡盘704接触。电力被施加到上真空卡盘704、第一基板卡盘710和第二基板卡盘712。与上真空卡盘704接触的掩模304被夹持。与第一基板卡盘710和第二基板卡盘712接触的一个或多个基板102中的第一基板706和第二基板708被夹持。降低下真空卡盘702。载体302B被夹持到下真空卡盘702。致动器臂509移除一个或多个基板102并将它们放置在基板FOUP 502中。然后升起下真空卡盘702以与具有载体302B的掩模304磁性夹持。关闭上真空卡盘704的电源并且降低下真空卡盘702。关闭下真空卡盘702的电源，使得掩模304和载体302B不再被夹持并且可以被致动器臂508移除。致动器臂508将掩模304和载体302B传送到FOUP 501B。
在又一个实施方式中，本文公开的方法可以在没有掩模304的情况下完成。在不需要掩模304的实施方式中，不使用上真空卡盘704，并且一个或多个基板102被放置在没有掩模304的载体302B中。
总而言之，本文所述的实施方式提供了一种载体组件，该载体组件包括载体、一个或多个基板和掩模。载体与掩模磁性耦接以保持一个或多个基板。载体组件用于在处理期间支撑和运输一个或多个基板。载体组件还用于在PVD处理期间掩蔽一个或多个基板。本文描述了用于在构建腔室中组装载体组件的方法。
虽然前述内容针对本公开内容的实施方式，但在不背离本公开内容的实质范围下，可设计本公开内容的其他与进一步的实施方式，且本公开内容的范围由随附权利要求书所确定。

Claims (20)

1.一种载体组件，包括：
掩模，所述掩模包含穿过所述掩模设置的开口图案，所述掩模包含销孔；
载体，所述载体包含：
磁体，所述磁体设置在所述载体中，所述磁体与所述掩模磁性地耦接；
多个袋部，所述多个袋部凹入所述载体中，所述多个袋部中的每个袋部具有对应于待设置在其中的基板的宽度；及
对准销，所述对准销设置在所述载体中且穿过所述掩模中的所述销孔设置，所述对准销邻近所述多个袋部的侧壁。
2.根据权利要求1所述的载体组件，其中所述掩模包括开口图案。
3.根据权利要求2所述的载体组件，其中所述开口图案对应于波导组合器的第一区域、第二区域和第三区域。
4.根据权利要求1所述的载体组件，其中所述掩模包括不锈钢材料或非铁(non-ferrous)材料。
5.根据权利要求1所述的载体组件，其中包括非铁材料的所述掩模接合到铁制冲击板，所述铁制冲击板设置在所述掩模和所述磁体之间。
6.根据权利要求1所述的载体组件，其中所述掩模是夹持环。
7.根据权利要求1所述的载体组件，其中所述载体组件是可操作的，以在处理期间被垂直扫描。
8.一种载体组件，包括：
掩模，所述掩模包含穿过所述掩模设置的开口图案，所述掩模包含销孔；
载体，所述载体包含：
磁体，所述磁体设置在所述载体中，所述磁体与所述掩模磁性地耦接；
多个唇部，所述多个唇部的相邻唇部之间的距离对应于待设置在所述多个唇部的所述相邻唇部上的基板；
多个销，所述多个销穿过所述多个唇部设置，所述多个销是可操作的，以围绕设置在所述多个唇部上的所述基板；及
对准销，所述对准销设置在所述载体中且穿过所述掩模中的所述销孔设置，所述对准销穿过所述多个唇部设置。
9.根据权利要求8所述的载体组件，其中所述掩模包括开口图案。
10.根据权利要求9所述的载体组件，其中所述开口图案对应于波导组合器的第一区域、第二区域和第三区域。
11.根据权利要求8所述的载体组件，其中所述掩模是夹持环。
12.根据权利要求8所述的载体组件，其中所述掩模包括不锈钢材料或非铁材料。
13.根据权利要求8所述的载体组件，其中所述载体组件是可操作的，以在处理期间被垂直扫描。
14.根据权利要求8所述的载体组件，其中所述载体包括硅材料。
15.一种方法，包括以下步骤：
将其上具有掩模的载体插入到构建腔室中，所述载体被夹持到所述构建腔室中的下真空卡盘；
升起所述下真空卡盘，所述掩模与所述构建腔室内的上真空卡盘接触；
降低所述下真空卡盘，所述掩模被夹持到所述上真空卡盘；
插入待与一个或多个基板卡盘接触的一个或多个基板，所述一个或多个基板被夹持到所述一个或多个基板卡盘；
升起所述下真空卡盘，所述载体与所述掩模磁性耦接；及
降低所述下真空卡盘，从所述上真空卡盘释放的所述掩模与从所述一个或多个基板卡盘释放的所述一个或多个基板形成载体组件。
16.根据权利要求15所述的方法，其中所述方法进一步包括以下步骤：在所述载体和所述掩模进入所述构建腔室之前，将所述载体和所述掩模插入对准器站中。
17.根据权利要求15所述的方法，其中所述方法进一步包括以下步骤：在所述一个或多个基板进入所述构建腔室之前，将所述一个或多个基板插入对准器站中。
18.根据权利要求15所述的方法，其中在所述载体和所述掩模进入所述构建腔室之前，所述载体和所述掩模设置在前开式标准舱中。
19.根据权利要求15所述的方法，进一步包括以下步骤：
拆卸所述载体组件；
将所述一个或多个基板放置到翻转装置中以翻转所述一个或多个基板，以暴露所述基板的背面；
并且在所述基板的所述背面被暴露的情况下，形成所述载体组件。
20.根据权利要求15所述的方法，其中一个或多个致动器将所述载体、所述掩模和所述一个或多个基板移送到所述构建腔室中。
CN202180093650.3A 2020-12-11 2021-12-01 用于处理工具的主动夹持载体组件 Pending CN116830000A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/119,382 US11715662B2 (en) 2020-12-11 2020-12-11 Actively clamped carrier assembly for processing tools
US17/119,382 2020-12-11
PCT/US2021/061404 WO2022125354A1 (en) 2020-12-11 2021-12-01 Actively clamped carrier assembly for processing tools

Publications (1)

Publication Number Publication Date
CN116830000A true CN116830000A (zh) 2023-09-29

Family

ID=81942974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180093650.3A Pending CN116830000A (zh) 2020-12-11 2021-12-01 用于处理工具的主动夹持载体组件

Country Status (5)

Country Link
US (2) US11715662B2 (zh)
EP (1) EP4260109A1 (zh)
CN (1) CN116830000A (zh)
TW (1) TW202238669A (zh)
WO (1) WO2022125354A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11818944B2 (en) * 2020-03-02 2023-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Deposition system for high accuracy patterning

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511599A (en) * 1983-03-01 1985-04-16 Sigmatron Associates Mask for vacuum depositing back metal electrodes on EL panel
US4915057A (en) * 1985-10-23 1990-04-10 Gte Products Corporation Apparatus and method for registration of shadow masked thin-film patterns
US4746548A (en) * 1985-10-23 1988-05-24 Gte Products Corporation Method for registration of shadow masked thin-film patterns
US6581278B2 (en) 2001-01-16 2003-06-24 St Assembly Test Service Ltd. Process and support carrier for flexible substrates
US6749690B2 (en) * 2001-12-10 2004-06-15 Eastman Kodak Company Aligning mask segments to provide an assembled mask for producing OLED devices
JP4349531B2 (ja) * 2006-10-27 2009-10-21 Ｔｄｋ株式会社 マスク装置
JP2010196126A (ja) * 2009-02-26 2010-09-09 Canon Inc 真空蒸着装置の重石板およびそれを用いた真空蒸着装置
US9325007B2 (en) 2009-10-27 2016-04-26 Applied Materials, Inc. Shadow mask alignment and management system
EP2397905A1 (en) 2010-06-15 2011-12-21 Applied Materials, Inc. Magnetic holding device and method for holding a substrate
ITUD20110079A1 (it) * 2011-06-06 2012-12-07 Applied Materials Italia Srl Unita' di supporto e trasporto di un substrato di stampa per un impianto di deposizione di tracce di stampa, e relativo procedimento di deposizione
TWI555862B (zh) * 2011-09-16 2016-11-01 V科技股份有限公司 蒸鍍遮罩、蒸鍍遮罩的製造方法及薄膜圖案形成方法
SG11201406746RA (en) * 2012-04-19 2015-03-30 Intevac Inc Dual-mask arrangement for solar cell fabrication
US9082799B2 (en) * 2012-09-20 2015-07-14 Varian Semiconductor Equipment Associates, Inc. System and method for 2D workpiece alignment
US9570309B2 (en) 2012-12-13 2017-02-14 Varian Semiconductor Equipment Associates, Inc. Mask alignment system for semiconductor processing
US9000455B2 (en) * 2013-03-10 2015-04-07 Tsmc Solid State Lighting Ltd. Shadow mask assembly
CN105144421B (zh) * 2013-04-22 2018-10-26 应用材料公司 主动对准的精细金属掩模
US9490153B2 (en) * 2013-07-26 2016-11-08 Varian Semiconductor Equipment Associates, Inc. Mechanical alignment of substrates to a mask
US11075105B2 (en) 2017-09-21 2021-07-27 Applied Materials, Inc. In-situ apparatus for semiconductor process module
JP2020500413A (ja) 2017-11-10 2020-01-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ キャリアを位置合わせする方法、キャリアを位置合わせするための装置、及び真空システム
US11047039B2 (en) 2018-01-08 2021-06-29 Applied Materials, Inc. Substrate carrier having hard mask
US11056277B2 (en) 2018-12-28 2021-07-06 Applied Materials, Inc. Magnetized substrate carrier apparatus with shadow mask for deposition

Also Published As

Publication number Publication date
WO2022125354A1 (en) 2022-06-16
US11715662B2 (en) 2023-08-01
EP4260109A1 (en) 2023-10-18
US20220189815A1 (en) 2022-06-16
US20230352336A1 (en) 2023-11-02
TW202238669A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
KR102502793B1 (ko) 멀티-스테이션 프로세싱 및 전-프로세싱 스테이션 및/또는 후-프로세싱 스테이션을 갖는 컴팩트 기판 프로세싱 툴
JP6728412B2 (ja) 有機発光ダイオード（ｏｌｅｄ）デバイスを封止する方法及びシステム
EP2852469B1 (en) System architecture for vacuum processing
US10679883B2 (en) Wafer plate and mask arrangement for substrate fabrication
US10062600B2 (en) System and method for bi-facial processing of substrates
EP3108030B1 (en) System and method for bi-facial processing of substrates
CN100468824C (zh) 掩模的制造方法
WO2017059373A1 (en) Wafer plate and mask arrangement for substrate fabrication
KR20130034583A (ko) 기판처리장치 및 기판처리방법
US20120037819A1 (en) Mask carrier, mask handling module and method for adjusting a mask
US20230352336A1 (en) Actively clamped carrier assembly for processing tools
TW201802999A (zh) 傳送腔室與具有其之處理系統以及對應處理基板之方法
JP2018529236A (ja) 大面積デュアル基板処理システム
JP3879093B2 (ja) コンビナトリアルデバイス作製装置
KR101417942B1 (ko) 웨이퍼 로더 및 이를 갖는 기판 처리 장치
JP7322175B2 (ja) 光学デバイスのための多重深度膜
TWI739543B (zh) 處理工具以及處理晶圓的方法
WO2024062801A1 (ja) 成膜装置及び成膜方法
JP2000138203A (ja) Ｘ線マスク用カセット、ｘ線マスク製造装置及び製造方法
US20050133158A1 (en) Mask handler apparatus
KR20100028346A (ko) 서브 웨이퍼 홀더를 포함하는 반도체 제조설비

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination