CN116828168A - 视频信号处理装置 - Google Patents

视频信号处理装置 Download PDF

Info

Publication number
CN116828168A
CN116828168A CN202310278030.8A CN202310278030A CN116828168A CN 116828168 A CN116828168 A CN 116828168A CN 202310278030 A CN202310278030 A CN 202310278030A CN 116828168 A CN116828168 A CN 116828168A
Authority
CN
China
Prior art keywords
video
video signal
determination
divided image
image areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310278030.8A
Other languages
English (en)
Inventor
竹之下忠
小口政孝
本桥拓哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lanbishi Technology Co ltd
Original Assignee
Lanbishi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lanbishi Technology Co ltd filed Critical Lanbishi Technology Co ltd
Publication of CN116828168A publication Critical patent/CN116828168A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/147—Scene change detection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/10—Automotive applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Devices (AREA)

Abstract

本发明提供一种在抑制电路规模的增大的同时检测视频的冻结的视频信号处理装置。包括：选择输出部，接收视频信号，依次选择并输出第一～第k分割图像区域的图像数据片的序列；CRC运算电路，对从选择输出部输出的像素数据片的序列执行CRC运算；运算结果分配部，基于CRC运算的结果，生成与第一～第k分割图像区域对应的第一～第k检查值；固定判定部，基于与一个帧对应的第一～第k检查值和与其他的帧对应的第一～第k检查值，判定在第一～第k分割图像区域的视频中是否存在帧间的变化；以及视频冻结检测部，判定在视频中没有变化的状态是否跨越规定数量的帧期间持续，由此，检测在视频中是否产生冻结。

Description

视频信号处理装置
技术领域
本发明涉及一种对视频信号的固定进行检测的视频信号处理装置。
背景技术
近年来，在使由车载摄像机拍摄的视频显示在显示器中的车辆用显示系统等中，提出了具备对视频信号的固定、所谓的冻结进行检测的功能的视频信号处理装置(例如，专利文献1)。
在上述的视频信号处理装置中，将由摄像机拍摄的当前帧的视频数据与前一帧的视频数据进行比较，在两者一致的情况下，判断为视频冻结了。此时，一般地，视频数据的数据量大，因此，进行如下的操作：将一帧的量的视频数据分割为多个数据片，比较对应的数据片彼此来判定冻结的有无。
现有技术文献
专利文献
专利文献1：日本特开2020-123950号公报。
发明内容
发明要解决的课题
在上述现有技术那样的冻结检测电路中，对分割后的各个数据片进行CRC运算，比较针对当前帧的运算结果和前一帧的运算结果，由此，判定冻结的有无。因此，存在如下那样的问题：需要设置与分割后的数据片的数量对应的数量的CRC运算电路，电路规模变大。
本发明是鉴于上述问题而完成的，其目的在于提供一种能够在抑制电路规模的增大的同时检测视频的冻结的视频信号处理装置。
用于解决课题的方案
本发明的半导体装置的特征在于，包括：选择输出部，接收跨越多个帧并且包括多个像素数据片的序列的视频信号，依次选择并输出分别跨越所述多个帧处于相同的位置的第一～第k分割图像区域的图像数据片的序列，其中，k为2以上的整数；CRC(CyclicRedundancyCheck，循环冗余校验)运算电路，对从所述选择输出部输出的所述像素数据片的序列执行CRC运算；运算结果分配部，基于所述CRC运算电路的运算结果，生成分别与所述第一～第k分割图像区域对应的第一～第k检查值；固定判定部，基于与所述视频信号的一个帧对应的所述第一～第k检查值和与其他的帧对应的所述第一～第k检查值，判定在所述第一～第k分割图像区域的视频中是否存在帧间的变化，生成表示每一个的判定结果的第一～第k固定判定信号；以及视频冻结检测部，基于所述第一～第k固定判定信号，判定在视频中没有变化的状态是否跨越规定数量的帧期间持续，由此，检测在基于所述视频信号的视频中是否产生冻结。
发明效果
根据本发明的视频信号处理装置，能够在抑制电路规模的增大的同时神测视频的冻结。
附图说明
图1是示出包括本发明的视频信号处理装置的驾驶支持系统的概略结构的框图。
图2是示出实施例1的视频冻结检测电路的内部结构的框图。
图3是示出进行针对与多个区域对应的各个视频数据片的CRC运算和运算结果保持的处理的定时的图。
图4是示出比较例的视频冻结检测电路的内部结构的框图。
图5是示出实施例2的视频冻结检测电路的内部结构的框图。
具体实施方式
以下，参照附图对本发明的实施例进行说明。再有，在以下的各实施例的说明以及附图中，对实质上相同或等效的部分标注相同的参照符号。
[实施例1]
图1是示出包括本发明的视频信号处理装置的驾驶支持系统10的概略结构的框图。驾驶支持系统10具有摄像机100、视频信号处理装置200、行进支持装置300以及显示部400。
摄像机100设置在车辆上，拍摄车辆的前方、后方以及车辆的两侧的风景，生成包括与各像素对应的像素数据片的序列的视频信号并将其作为拍摄视频信号VD供应到视频信号处理装置200。
拍摄视频信号VD中包括的一个像素的量的像素数据片由分别用8比特表示例如红色的亮度级别、绿色的亮度级别以及蓝色的亮度级别的24比特的数据构成。因此，在拍摄视频信号VD中的一帧的像素数为n(n为2以上的整数)个的情况下，按每一帧向视频信号处理装置200供应包括n个由24比特的数据构成的像素数据片的拍摄视频信号VD。
视频信号处理装置200包括视频冻结检测电路21和视频调整电路22。视频冻结检测电路21基于拍摄视频信号VD，检测由摄像机100拍摄的拍摄视频是否处于未变化的状态、所谓的冻结的状态，并将示出其检测结果的冻结检测信号FS供应到视频调整电路22。即，视频冻结检测电路21向视频调整电路22供应冻结检测信号FS，所述冻结检测信号FS在拍摄视频处于冻结状态的情况下示出“有冻结”并且在拍摄视频不是冻结状态的情况下示出“无冻结”。
视频调整电路22在接收到示出“无冻结”的冻结检测信号FS的情况下，将对拍摄视频信号VD实施色调、亮度、对比度等的调整而得到的信号作为拍摄视频信号VCD供应到行进支持装置300。另一方面，在接收到示出“有冻结”的冻结检测信号FS的情况下，视频调整电路22将表示其意思的视频信号作为拍摄视频信号VCD供应到行进支持装置300。例如，视频调整电路22将用文字或全画面单一颜色(例如，蓝色)示出拍摄视频处于冻结状态的拍摄视频信号VCD向行进支持装置300供应。
行进支持装置300基于拍摄视频信号VCD进行例如以将与前方车辆的距离保持固定的方式使本车辆行进的车间控制、促使沿行进车道的行进的车道偏离防止控制、通知其他车辆的接近的接近通知控制、碰撞避免控制等各种行进支持控制。此时，行进支持装置300将表示与该行进支持控制相伴的各种警告或指示消息的视频作为行进支持图像信号供应到显示部400。再有，行进支持装置300也可以将在基于拍摄视频信号VCD的视频上重叠了上述的警告或指示消息的视频信号、或者拍摄视频信号VCD自身作为监视视频信号供应到显示部400。
进而，行进支持装置300具有进行到自身的当前位置以及目的地为止的道路引导的导航功能，将表示包括该自身的当前位置的周边的地图图像的地图图像信号供应到显示部400。
除了对基于上述的地图图像信号以及行进支持图像信号的视频进行显示的主显示器之外，显示部400还包括例如搭载在车门后视镜上的发光指示器、或担任车内后视镜的后方监视用显示器。例如，在摄像机100拍摄车辆后方的风景的情况下，后方监视用显示器显示基于拍摄视频信号VCD的视频。再有，在视频冻结检测电路21检测到摄像机100的拍摄视频处于冻结状态的情况下，主显示器和后方监视用显示器显示用文字或全画面单一颜色表示其意思的视频。
接着，对视频冻结检测电路21的详细结构进行说明。
图2是示出视频冻结检测电路21的内部结构的一例的框图。视频冻结检测电路21包括区域判定控制部11、选择部12、CRC运算电路13、CRC运算结果分配部14、运算结果保持部15、固定判定部16、连续次数判定部17A～17D以及4区域判定部18。
区域判定控制部11是如下的块：进行用于使选择部12从拍摄视频信号VD中选择成为CRC运算的对象的视频信号(即，像素数据片的序列)的控制。在本实施例中，一帧的量的图像区域中的4个区域被预先设定在设置在区域判定控制部11内的寄存器(未图示)中来作为视频的冻结检测的对象区域即CRC运算的对象区域。该四个区域是跨越多个帧位于一个画面之中的相同的位置的分割图像区域。
图3是示出作为视频的冻结的检测的对象区域(以下，称为固定判定对象区域)的4个图像区域的示例的图。在此，示出了如下的情况：一帧的量的图像FM中的第一区域A1、第二区域A2、第三区域A3以及第四区域A4分别被设定为固定判定对象区域。这样，固定判定对象区域彼此不一定是连续的区域，此外，也可以是彼此不同的大小的区域。
固定判定对象区域是例如基于垂直方向的位置和宽度以及水平方向的位置和宽度被设定的。在本实施例中，由于视频信号处理装置200搭载于驾驶支持系统10，所以，将例如仪表或警告灯的显示位置等包括对驾驶支持有用的信息的图像区域设定为固定判定对象区域。
区域判定控制部11依次判定拍摄视频信号VD中包括的像素数据片的序列的每一个是否对应于固定判定区域，基于判定结果来控制选择部12的选择动作。
再次参照图2，选择部12根据由区域判定控制部11进行的固定判定对象区域的判定和控制，按每个像素数据片，按每一行选择作为CRC运算的对象的像素数据片的序列，并供应到CRC运算电路13。例如，在图3所示的示例中，第一行的像素数据片的序列中的从第p列到第q列即相当于第二区域A2的第一行的区域被选择为成为CRC运算的对象的像素数据片的序列。此外，在第二行中，从第n列到第m列以及从第p列到第q列即相当于第一区域A1以及第二区域A2的区域被选择为成为CRC运算的对象的像素数据片的序列。
换言之，区域判定控制部11和选择部12构成了如下的选择输出部：从拍摄视频信号VD依次选择并输出分别跨越所述多个帧处于相同的位置的4个分割图像区域的图像数据片的序列。
CRC运算电路13对从选择部12供应的每一行的像素数据片的序列执行CRC(CyclicRedundancy Check)运算。即，CRC运算电路13计算与该像素数据片的序列对应的比特序列除以规定的生成多项式时的余数。然后，CRC运算电路13将计算出的余数作为运算值Cr供应到CRC运算结果分配部14。
CRC运算结果分配部14将作为CRC运算电路13的运算结果的运算值Cr分配为与4个固定判定对象区域对应的运算值Cr1～Cr4。例如，分别地，运算值Cr1是与第一区域A1对应的运算结果，运算值Cr2是与第二区域A2对应的运算结果，运算值Cr3是与第三区域A3对应的运算结果，运算值Cr4是与第四区域A4对应的运算结果。
运算结果保持部15将从CRC运算结果分配部14输出的运算值Cr1～Cr4保持一帧期间，之后输出。运算结果保持部15由第一运算结果保持部15A、第二运算结果保持部15B、第三运算结果保持部15C以及第四运算结果保持部15D构成。
第一运算结果保持部15A保持从CRC运算结果分配部14输出的运算值Cr1，将延迟了一帧期间的量的值作为延迟运算值Cd1输出。第二运算结果保持部15B保持从CRC运算结果分配部14输出的运算值Cr2，将延迟了一帧期间的量的值作为延迟运算值Cd2输出。第三运算结果保持部15C保持从CRC运算结果分配部14输出的运算值Cr3，将延迟了一帧期间的量的值作为延迟运算值Cd3输出。第四运算结果保持部15D保持从CRC运算结果分配部14输出的运算值Cr4，将延迟了一帧期间的量的值作为延迟运算值Cd4输出。
固定判定部16基于从CRC运算结果分配部14输出的运算值Cr1～Cr4以及从运算结果保持部15输出的延迟运算值Cd1～Cd4，判定在帧间是否产生视频的固定。固定判定部16由第一固定判定部16A、第二固定判定部16B、第三固定判定部16C以及第四固定判定部16D构成。
第一固定判定部16A判定运算值Cr1和延迟运算值Cd1是否相同，将在两者相同的情况下示出“无变化”并且如果两者互不相同则示出“有变化”的固定判定信号C1供应到连续次数判定部17A。同样地，第二固定判定部16B判定运算值Cr2和延迟运算值Cd2是否相同，将示出判定结果的固定判定信号C2供应到连续次数判定部17B。第三固定判定部16C判定运算值Cr3和延迟运算值Cd3是否相同，将示出判定结果的固定判定信号C3供应到连续次数判定部17C。第四固定判定部16D判定运算值Cr4和延迟运算值Cd4是否相同，将示出判定结果的固定判定信号C4供应到连续次数判定部17D。
连续次数判定部17A接收固定判定信号C1的供应，判定“无变化”的判定结果是否跨越M(M为1以上的整数)帧以上的期间连续，输出示出该判定结果的判定结果J1。同样地，连续次数判定部17B～17D接收固定判定信号C2～C4的供应，判定“无变化”的判定结果是否跨越M帧以上的期间连续，分别输出示出该判定结果的判定结果J2～J4。
4区域判定部18基于从连续次数判定部17A～17D供应的判定结果J1～J4，判定是否产生视频的冻结，输出示出判定结果的冻结检测信号FS。例如，对固定检测对象区域(即，第一区域A1～第四区域A4)预先赋予优先顺序，4区域判定部18通过根据该优先顺序对判定结果J1～J4进行加权，从而判定是否产生了视频的冻结。再有，4区域判定部18也可以仅使用判定结果J1～J4中的任意的判定结果来判定是否产生了视频的冻结。
如以上那样，在本实施例的视频冻结检测电路21中，选择部12将与固定判定对象区域对应的每一行的像素数据片的序列供应到CRC运算电路13。由此，利用时间分割依次执行CRC运算。
图4是示出比较例的视频冻结检测电路21A的结构的框图，在比较例的视频冻结检测电路21A中，与本实施例的视频冻结检测电路21不同，按4个固定判定对象区域的每一个设置有CRC运算电路。
在比较例的视频冻结检测电路21A中，视频信号分割部32按每一帧分割拍摄视频信号VD，生成分割视频信号SP1、SP2、SP3和SP4。分割视频信号SP1、SP2、SP3和SP4是与4个固定判定对象区域对应的视频信号。
此外，在比较例的视频冻结检测电路21A中，与分割视频信号SP1～SP4中的每一个对应地设置有第一CRC运算电路13A、第二CRC运算电路13B、第三CRC运算电路13C和第四CRC运算电路13D。第一CRC运算电路13A～第四CRC运算电路13D分别个别地进行CRC运算，输出判定结果。
与此相对，在本实施例的视频冻结检测电路21中，如上述那样，以CRC运算电路13从选择部12接收像素数据片的序列的供应并且按时间分割依次执行CRC运算的方式构成。因此，设置一个CRC运算电路即可，不需要如比较例那样设置多个CRC运算电路。
因此，根据本实施例的视频冻结检测电路21，能够在抑制电路规模的同时检测视频的冻结。
[实施例2]
接着，对本发明的实施例2进行说明。实施例2的视频信号处理装置在视频冻结检测电路的结构上与实施例1的视频信号处理装置不同。
图5是示出实施例2的视频冻结检测电路21B的结构的框图。视频冻结检测电路21B具有固定判定时间分割处理部26和连续次数判定时间分割处理部27。
固定判定时间分割处理部26是按时间分割进行每个分割图像区域的固定判定处理的处理部。即，固定判定时间分割处理部26按时间分割依次执行基于运算值Cr1与延迟运算值Cd1的比较的针对第一固定判定对象区域(第一区域A1)的固定判定、基于运算值Cr2与延迟运算值Cd2的比较的针对第二固定判定对象区域(第二区域A2)的固定判定、基于运算值Cr3与延迟运算值Cd3的比较的针对第三固定判定对象区域(第三区域A3)的固定判定、以及基于运算值Cr4与延迟运算值Cd4的比较的针对第四固定判定对象区域(第四区域A4)的固定判定。固定判定时间分割处理部26例如具有未图示的内部计数器，基于该内部计数器的计数值按时间分割执行处理。
连续次数判定时间分割处理部27是按时间分割进行每个分割图像区域的连续次数判定处理的处理部。即，连续次数判定时间分割处理部27接收示出针对第一固定判定对象区域(第一区域A1)的固定判定的结果的固定判定信号C1、示出针对第二固定判定区域(第二区域A2)的固定判定的结果的固定判定信号C2、示出针对第三固定判定区域(第三区域A3)的固定判定的结果的固定判定信号C3、示出针对第四固定判定区域(第四区域A4)的固定判定的结果的固定判定信号C4的供应，基于这些来判定“无变化”的判定结果是否跨越M(M为1以上的整数)帧以上的期间连续，输出针对每一个分割图像区域示出其判定结果的判定结果J1～J4。连续次数判定时间分割处理部27例如具有未图示的内部计数器，基于该内部计数器的计数值按时间分割执行处理。
在本实施例的视频冻结检测电路21B中，各1个地设置有分别按时间分割执行处理的固定判定时间分割处理部26和连续次数判定时间分割处理部27。因此，和与4个固定判定对象区域中的每一个对应地分别各4个地设置有固定判定部和连续次数判定部的实施例1的视频冻结检测电路21相比较，能够进一步抑制电路规模。
即，根据具备本实施例的视频冻结检测电路21B的视频信号处理装置，能够在进一步抑制电路规模的增大的同时检测视频的冻结。
再有，本发明不限于上述实施例所示的发明。例如，在上述实施例中，以对4个固定判定对象区域进行固定判定的情况为例进行了说明。但是，成为固定判定对象的分割图像区域的数量不限于此，只要对k个(k为2以上的整数)固定判定对象区域进行固定判定即可。
此外，在上述实施例中，以如下的情况为例进行了说明：4区域判定部18接收针对第一～第四固定判定区域的判定结果J1～J4的供应并对这些进行加权或取舍选择，由此，判定是否产生视频的冻结。但是，也可以以如下的方式构成：区域判定部18不是接收判定结果J1～J4全部的供应，而是在其之前的阶段进行判定结果的取舍选择。例如，也可以在仅需要针对第一区域A1～第四区域A4中的第一区域A1以及第二区域A2的固定判定的结果的情况下，仅使用与第一区域A1以及第二区域A2对应的运算结果来执行由固定判定部16进行的固定判定、由连续判定部17A～17D进行的连续判定。
此外，在上述实施例2中，以固定判定时间分割处理部26和连续次数判定时间分割处理部27分别按时间分割进行处理的情况为例进行了说明。但是，也可以构成为它们中的至少一个按时间分割进行处理，另一个如实施例1那样个别地进行处理。
此外，在上述实施例中，以视频冻结的判定结果被使用于支持车辆的驾驶的驾驶支持系统的情况为例进行了说明。但是，本发明的视频信号处理装置不限于搭载于驾驶支持系统的情况，能够普遍应用于需要检测视频的冻结的系统。
附图标记的说明
10：驾驶支持系统
21：视频冻结检测电路
100：摄像机
200：视频信号处理装置
300：行进支持装置
400：显示部
11：区域判定控制部
12：选择部
13：CRC运算电路
14：CRC运算结果分配部
15：运算结果保持部
15A：第一运算结果保持部
15B：第二运算结果保持部
15C：第三运算结果保持部
15D：第四运算结果保持部
16：固定判定部
16A：第一固定判定部
16B：第二固定判定部
16C：第三固定判定部
16D：第四固定判定部
17A～17D：连续次数判定部
18：4区域判定部
22：视频调整电路
26：固定判定时间分割处理部
27：连续次数判定时间分割处理部。

Claims (6)

1.一种视频信号处理装置，其特征在于，包括：
选择输出部，接收跨越多个帧并且包括多个像素数据片的序列的视频信号，依次选择并输出分别跨越所述多个帧处于相同的位置的第一～第k分割图像区域的图像数据片的序列，其中，k为2以上的整数；
CRC(Cyclic Redundancy Check，循环冗余校验)运算电路，对从所述选择输出部输出的所述像素数据片的序列执行CRC运算；
运算结果分配部，基于所述CRC运算电路的运算结果，生成分别与所述第一～第k分割图像区域对应的第一～第k检查值；
固定判定部，基于与所述视频信号的一个帧对应的所述第一～第k检查值和与其他的帧对应的所述第一～第k检查值，判定在所述第一～第k分割图像区域的视频中是否存在帧间的变化，生成表示每一个的判定结果的第一～第k固定判定信号；以及
视频冻结检测部，基于所述第一～第k固定判定信号，判定在视频中没有变化的状态是否跨越规定数量的帧期间持续，由此，检测在基于所述视频信号的视频中是否产生冻结。
2.根据权利要求1所述的视频信号处理装置，其特征在于，
所述视频冻结检测部包括：第一～第k连续次数判定部，对所述第一～第k分割图像区域中的每一个分别执行对在所述视频中没有变化的状态是否跨越所述规定数量的帧期间持续进行判定的连续次数判定处理，
基于针对所述第一～第k分割图像区域中的至少一个分割图像区域的所述连续次数判定处理的处理结果，检测在基于所述视频信号的视频中是否产生冻结。
3.根据权利要求1或2所述的视频信号处理装置，其特征在于，
所述固定判定部包括：第一～第k固定判定电路，分别判定在所述第一～第k分割图像区域的视频中是否存在帧间的变化。
4.根据权利要求1或2所述的视频信号处理装置，其特征在于，
所述固定判定部基于所述第一～第k检查值，针对所述第一～第k分割视频区域中的每一个，按时间分割依次判定在帧间的视频中是否存在变化。
5.根据权利要求1至4中任一项所述的视频信号处理装置，其特征在于，
所述视频冻结检测部针对所述第一～第k分割图像区域中的每一个，按时间分割依次判定在所述视频中没有变化的状态是否跨越所述规定数量的帧期间持续。
6.根据权利要求1至5中任一项所述的视频信号处理装置，其特征在于，
所述视频信号由按每一帧分别由像素数据片的序列构成的多个行构成，
所述选择输出部按与所述视频信号的一行对应的每个像素数据片的序列，依次选择并输出第一～第k分割图像区域的图像数据片的序列。
CN202310278030.8A 2022-03-28 2023-03-20 视频信号处理装置 Pending CN116828168A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022051531A JP2023144519A (ja) 2022-03-28 2022-03-28 映像信号処理装置
JP2022-051531 2022-03-28

Publications (1)

Publication Number Publication Date
CN116828168A true CN116828168A (zh) 2023-09-29

Family

ID=88122914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310278030.8A Pending CN116828168A (zh) 2022-03-28 2023-03-20 视频信号处理装置

Country Status (3)

Country Link
US (1) US20230328223A1 (zh)
JP (1) JP2023144519A (zh)
CN (1) CN116828168A (zh)

Also Published As

Publication number Publication date
JP2023144519A (ja) 2023-10-11
US20230328223A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
JP6060282B2 (ja) 車載カメラ画像処理装置
US6370194B2 (en) Motion vector estimation circuit and method
CN100529952C (zh) 图像处理系统，投影机以及图像处理方法
EP1895766B1 (en) Camera with two or more angles of view
US20080111886A1 (en) Image display device and method thereof
US7102599B2 (en) Identification method for generated position of dynamic false contour, processing method for image signal, and processing apparatus for image signal
JP5759907B2 (ja) 車載撮像装置
US11652953B2 (en) Video signal processing device, video freeze detection circuit and video freeze detection method
CN116828168A (zh) 视频信号处理装置
WO2010064319A1 (ja) 映像表示制御装置、映像表示装置、その方法、そのプログラムおよびそのプログラムを記録した記録媒体
JP2000175081A (ja) ノイズ低減回路
EP1262933B1 (en) Image processing apparatus, image processing method, and vehicle monitoring system
JP7333135B2 (ja) 信号処理回路
JP3945333B2 (ja) 撮像表示システム
CN113892259B (zh) 粘连判断装置以及粘连判断方法
WO2017056412A1 (ja) モニタ制御システム、モニタ制御方法、及び、モニタ制御プログラム
EP3588945B1 (en) Semiconductor device and method for outputting a message image
KR20130029962A (ko) 차량용 영상 표시 장치 및 차량용 카메라로부터 입력된 급격한 영상 변화 표시 방법
GB2341678A (en) Testing display image quality with a camera
US11934734B2 (en) Display apparatus of vehicle and method for operating the same
US20230283912A1 (en) Imaging device and image processing device
JPH10322684A (ja) カメラ装置
JP3392431B2 (ja) 映像情報表示装置
US20190275940A1 (en) Vehicle periphery display system, display control device, and recording medium
JP6655973B2 (ja) 車載表示制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication