CN116820857A - 一种存储芯片保护系统、方法、设备及介质 - Google Patents
一种存储芯片保护系统、方法、设备及介质 Download PDFInfo
- Publication number
- CN116820857A CN116820857A CN202310797480.8A CN202310797480A CN116820857A CN 116820857 A CN116820857 A CN 116820857A CN 202310797480 A CN202310797480 A CN 202310797480A CN 116820857 A CN116820857 A CN 116820857A
- Authority
- CN
- China
- Prior art keywords
- memory chip
- control module
- power supply
- main control
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000006870 function Effects 0.000 claims description 39
- 230000004044 response Effects 0.000 claims description 24
- 238000004590 computer program Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 208000033498 Non-syndromic pontocerebellar hypoplasia Diseases 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 208000017262 paroxysmal cold hemoglobinuria Diseases 0.000 description 1
- 208000004351 pontocerebellar hypoplasia Diseases 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明属于计算机领域，具体涉及一种存储芯片保护系统、方法设备及介质。其中系统包括电源控制模块和主控模块，电源控制模块配置用于检测存储芯片上电后默认供电电路的电流信息，并将所述电流信息传输给所述主控模块，以及接收主控模块的控制指令并根据控制指令切换对存储芯片的供电电路；主控模块与存储芯片相连，配置用于基于电源控制模块的电流信息判断所述存储芯片的接入是否正确，并根据判断结果切换与存储芯片相连的引脚的功能以及向电源控制模块发送控制指令。通过本发明提出的一种存储芯片保护系统，通过备用供电电路对接反后存储芯片进行供电，可有效解决传统的存储芯片接入系统的安全问题，提高存储芯片的所在电路的稳定性。
Description
技术领域
本发明属于计算机领域，具体涉及一种存储芯片保护系统、方法设备及介质。
背景技术
服务器的BIOS与BMC的固件储存于SPI Flash内，在服务器设计开发阶段需要经常针对BIOS与BMC固件做更新。在服务器开发的初期会在PCB放上Socket，BIOS与BMC固件开发工程师会大量的针对SPI Flash做烧录的动作，因大量烧录的关系常常将SPI Flash烧坏，若是将SPI Flash直接打件在PCB上，SPI Flash烧坏需要更换一颗新的SPI Flash时，需要执行解焊，然而大量重复更换SPI Flash会造成PCB受损且更换SPI Flash耗时。为了方便固件工程师开发，在PCB放上Socket，一旦SPI Flash IC烧坏了，只需要从Socket内取出SPIFlash，更换一颗新的SPI Flash，节省SPI Flash在PCB上多次重工的时间。
但SPI Flash放回socket时有可能IC方向放错，导致SPI power/GND pin接反，容易造成Flash烧毁，严重情况可能造成系统其他组件受损，反而需要花更多时间除错。
因此，亟需一种有效的方案来解决上述问题。
发明内容
为解决上诉问题，本发明提出一种存储芯片保护系统，包括电源控制模块和主控模块，其中：
所述电源控制模块配置用于检测存储芯片上电后默认供电电路的电流信息，并将所述电流信息传输给所述主控模块，以及接收所述主控模块的控制指令并根据控制指令切换对所述存储芯片的供电电路；
所述主控模块与所述存储芯片相连，并且所述主控模块配置用于基于电源控制模块的电流信息判断所述存储芯片的接入是否正确，并根据所述判断结果切换与所述存储芯片相连的引脚的功能以及向所述电源控制模块发送控制指令。
在本发明的一些实施方式中，主控模块与其他逻辑模块相连，并且所述主控模块进一步配置用于：
响应于接收到其他逻辑模块的对所述存储芯片的访问请求，根据与所述存储芯片相连的引脚建立所述存储芯片与其他逻辑模块的数据通道。
在本发明的一些实施方式中，电源控制模块包括：
默认供电电路，所述默认供电电路与所述存储芯片在正确接入下的供电引脚相连，并且所述默认供电电路配置用于基于所述控制模块的控制指令选择开启或关闭对所述存储芯片的供电；
备用供电电路，所述备用供电电路与所述存储芯片在错误接入下的供电引脚相连，并且所述备用供电电路配置用于基于所述控制模块的控制指令选择开启或关闭对所述存储芯片的供电；
电流感应电路，所述电流感应电路配置用于检测所述默认供电电路上的电流值，并将检测到的电流值转换成数字信号发送到所述主控模块。
本发明的另一方面还提出一种存储芯片保护方法，包括：
响应于对存储芯片供电，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反；
响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚；以及
根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电。
在本发明的一些实施方式中，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反的步骤包括：
检测对所述存储芯片供电的默认供电电路的供电时的电流值，并判断所述电流值是否超过预定值；
响应于所述电流值超过预定值，向主控模块发送第一预定信号；
响应于所述电流值未超过预定值，向主控模块发送第二预定信号。
在本发明的一些实施方式中，响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚的步骤包括：
响应于接收到第一预定信号，所述主控模块向对所述存储芯片供电的默认供电电路发出第一预定信号切断所述默认供电电路对所述存储芯片的供电；以及
将所述主控模块与所述存储芯片相连的引脚的功能根据预设的引脚功能表进行复用。
在本发明的一些实施方式中，根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电的步骤包括：
通过所述主控模块向对所述存储芯片供电的备用供电电路发出第二预定信号。
在本发明的一些实施方式中，方法还包括：
响应于接收到其他逻辑模块的对所述存储芯片的访问请求，通过控制模块上与所述存储芯片相连的引脚建立所述存储芯片与其他逻辑模块的数据通道。
本发明的又一方面还提出一种电子设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现上述实施方式中任意一项所述方法的步骤。
本发明的再一方面还提出一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述实施方式中任意一项所述方法的步骤。
通过本发明提出的一种存储芯片保护系统，对存储芯片的供电电流进行即时监测，根据监测结果判断存储芯片是否接反，在确定接反之后重新定义存储芯片接反之后的相关引脚的功能，并通过备用供电电路对接反后存储芯片进行供电，可有效解决传统的存储芯片接入系统的安全问题，提高存储芯片的所在电路的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的传统的服务器存储芯片的连接关系示意图；
图2为本发明实施例提供的传统的服务器存储芯片采用快速连接的电路示意图；
图3为本发明实施例提供的一种存储芯片保护系统的结构示意图；
图4为本发明实施例提供的一种存储芯片保护系统的电源控制模块的结构示意图；
图5为本发明实施例提供的一种存储芯片保护系统的采用CPLD实现的电路连接结构示意图；
图6为本发明实施例提供的采用CPLD对Flash正确放置情况下的引脚配置示意图；
图7为本发明实施例提供的采用CPLD对Flash错误放置情况下的引脚配置示意图；
图8为本发明实施例提供的采用CPLD对Flash正确放置和错误放置情况下对应的引脚配置对照表；
图9为本发明实施例提供的采用CPLD对Flash正确放置和错误放置的处理流程示意图；
图10为本发明实施例提供的一种存储芯片保护方法的方法流程示意图；
图11为本发明实施例提供的一种电子设备的结构示意图；
图12为本发明实施例提供的一种计算机可读存储介质的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明旨在解决传统的Flash芯片在安装到电路板上时存在的安装错误问题，如图1和图2所示，Flash芯片常用在服务器领域中为BMC或PCH等提供固件启动程序或者缓存一些重要的数据如日志等，属于服务器上不可少的器件。进一步，如图2所示，图二为Flash与Socket co-layout的原理图，从原理图中可看出SPI SOIC 16的脚位定义，Flash的第二脚为电源(VCC)，第十脚接地(GND)，当Flash放反的时候，电源与GND行成短路，这种情况下容易造成Flash烧毁，当短路状态太久，有机会造成系统上零件受损，造成维修需要花时间去排查问题。并且，当Flash方向放反了，也会造成不开机，固件工程师会浪费些许时间去排查，增加固件开发时间延长，当排查发现是Flash放反的时候，固件工程师将Flash再正确放回Socket内后，服务器即可正常运作，固件工程师即可继续做服务器的固件开发。
如图3所示，为解决上诉问题，本发明提出一种存储芯片保护系统，包括电源控制模块1和主控模块2，其中：
所述电源控制模块1配置用于检测存储芯片上电后默认供电电路的电流信息，并将所述电流信息传输给所述主控模块2，以及接收所述主控模块2的控制指令并根据控制指令切换对所述存储芯片的供电电路；
所述主控模块2与所述存储芯片相连，主控模块2配置用于基于电源控制模块的电流信息判断所述存储芯片的接入是否正确，并根据所述判断结果切换与所述存储芯片相连的引脚的功能以及向所述电源控制模块发送控制指令。
在本发明的一些实施例中，本发明提出的存储芯片保护系统包括电源控制模块1和主控模块2，其中电源控制模块1是为存储芯片供电的供电模块，同时检测对存储芯片供电的电路的电流信息，并将电流信息发送给主控模块2。
主控模块2在接收到该电流信息时，按照预设的处理逻辑给出对该电流信息的响应结果，即向电源控制模块1发出对应的控制指令，用来控制电源控制模块1是否切换对存储芯片供电的电路。
在本发明的一些实施例中，切换对存储芯片的供电电路是指将默认情况下向存储芯片某个引脚供电的电路关闭并接地，在存储芯片位置不发生改变的情况下对存储芯片的相对应的另外一个引脚进行通过备用的供电电路进行供电。
在本发明的一些实施方式中，主控模块2与其他逻辑模块相连，并且主控模块2进一步配置用于：
响应于接收到其他逻辑模块的对所述存储芯片的访问请求，根据与所述存储芯片相连的引脚建立所述存储芯片与其他逻辑模块的数据通道。
在本发明的实施例中，主控模块2与其他逻辑模块进行通信连接，并且连接方式与主控模块2和存储芯片的连接方式相同，当其他逻辑模块访问存储芯片时，在主控模块2内部将主控模块2与其他逻辑模块2相连的引脚和主控模块2与存储芯片相连的引脚按照通信协议建立一一对应的连接关系，使得其他逻辑模块可以直接通过主控模块2直接访问到存储芯片。
在本发明的一些实施方式中，电源控制模块1包括：
默认供电电路，所述默认供电电路与所述存储芯片在正确接入下的供电引脚相连，并且默认供电电路配置用于基于所述控制模块的控制指令选择开启或关闭对所述存储芯片的供电；
备用供电电路，所述备用供电电路与所述存储芯片在错误接入下的供电引脚相连，并且备用供电电路配置用于基于所述控制模块的控制指令选择开启或关闭对所述存储芯片的供电；
电流感应电路，所述电流感应电路配置用于检测所述默认供电电路上的电流值，并将检测到的电流值转换成数字信号发送到所述主控模块。
进一步，如图4所述，电源控制模块1包括默认供电电路11，默认供电电路11在电路板上与存储芯片正确放置情况下，存储芯片的供电引脚相连，用于在正常情况下对存储芯片进行供电，同时默认供电电路11对存储芯片的供电取决于主控模块2发出的控制指令，如果控制指令为0时，默认供电电路11对存储芯片进行供电，若干控制指令为1时，则默认供电电路停止向存储芯片供电。
进一步，电源控制模块1包括备用供电电路12，与默认供电电路相同，备用供电电路12也受主控模块2的控制指令向存储芯片进行供电，区别在于，备用供电电路12的供电引脚连接位置是存储芯片错误放置情况下，存储芯片的供电引脚所对应的位置，在正确放置的情况下，备用供电电路12是与存储芯片上对应的引脚相连，但会在主控模块2的控制下不对存储芯片供电。
进一步，电源控制模块1还包括电流感应电路13，电流感应电路13与默认供电电路用来检测默认供电电路11上通过的电流信息，并将电流信息发送给控制模块2。
实施例：
在本实施例中，本发明以服务器为应用场景介绍本发明的实现过程。
具体地，参考图5，图5示出了本发明存储芯片保护芯片的结构，即由CPLD通过SPI总线与服务器上的BMC的Flash和BIOS的Flash连接，同时CPLD也通过SPI总线分别与BMC和PCH相连。根据需要通过CPLD将SPI总线讯号bypass到SPI Flash。
对于任意一个Flash，CPLD与其连接方式可参考图5，图5示出了以CPLD作为主控模块2，通过电源控制模块的默认供电电路11对采用SPI总线的Flash进行供电，图5中示出的Flash是接入正确的Flash，默认供电电路连接到Flash的第2个引脚，即VCC引脚；备用供电电路12连接到Flash的第10个引脚，即GND引脚。
其中，默认供电电路11中包含两个MOS管，即Q1和Q2，CPLD控制MOS ON/OFF的脚位预设为low，Q1导通Q2关闭，让P3V3_STBY可以连接至SPI Flash的VCC脚位。
备用供电电路12的开关特性正好与默认供电电路11的开关特性相反，且备用供电电路12包含三个MOS管，即图中的Q3、Q4和Q5，Q5的目的是为了做反向，即当备用供电电路12和默认供电电路11接收到来自主控模块即CPLD发送的相同的电位信号时，备用供电电路12和默认供电电路11的开关特性正好相反，即默认供电电路11打开，备用供电电路12因为Q5为关闭，Q3关闭Q4导通，SPI Flash的GND脚位会通过Q4接地。
进一步，上述Q1～Q5基于CPLD的ON/OFF控制指令的变化的真值表如下表所示：
进一步，如图5所示，电流感应电路13通过在VCC的路径上加一个小阻值的电阻(Rsense)做电源检测，在Rsense两端分别接到电流感测器(current sense)，当Flash装反的时候因VCC会接到GND，此时会产生大电流，电流感测器会发送过电流讯号给CPLD，这时候CPLD会识别Flash放反了，将Flash上的电源做切换，不需要花时间去检测，也可以避免Flash与零件烧毁的风险。
进一步，图6为SPI Flash放置方向正确图，图7为SPI Flash放置方向错误图，当CPLD侦测到SPI Flash放置方向正确或错误，CPLD配置给SPI Bus的脚位配置如下图8所示。当CPLD通过电流感应电路13确定Flash放反之后，便按照图8所示的配置表将与Flash相连的引脚的功能进行重新定义。
进一步，如图9所示，本发明提出基于CPLD实现的存储芯片保护系统的执行具体过程如下：
1)AC上电，通过电流感测器判定SPI Flash是否放反了。
2)当Flash放置正确时，电流感测器没有识别到大电流，输出“0”讯号给CPLD，当Flash放反，电流感测器识别到大电流输出“1”讯号。
3)当CPLD侦测到比较器送过来的讯号为“0”，表示Flash没有放反，CPLD ON/OFF脚位输出为“0”控制SPI Flash电源来源以及将CPLD配置给SPI Bus的脚位设定为SPI Flash放置正确的配置。
4)当CPLD侦测到比较器送过来的讯号为“1”，表示Flash放反了，此时CPLD ON/OFF脚位输出为“1”控制SPI Flash电源来源以及将CPLD配置给SPI Bus的脚位设定为SPIFlash放置错误的配置。
通过本发明提出的一种存储芯片保护系统，可适用各种服务器平台，CPLD根据电流检测结果，切换SPI Flash的电源来源，避免SPI Flash放置SPI socket内放反，造成短路进而造成SPI Flash本身或是其他PCB上组件损毁。CPLD根据电流检测结果配置脚位提供SPI Bus讯号，无需从Socket内取出SPI Flash，重新将Flash放置正确的位置。
如图10所示，本发明的另一方面还提出一种存储芯片保护方法，包括：
步骤S1、响应于对存储芯片供电，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反；
步骤S2、响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚；以及
步骤S3、根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电。
在本发明的一些实施例中，在步骤S1中，当对存储芯片进行供电后，通过对存储芯片供电的引脚的供电电路上的电路信息来判断存储芯片是否接反。
在步骤S2中，如果通过步骤S1中的判断得到接反的结果，则通过立即停止对存储芯片的供电，并按照如图8所示的存储芯片错误配置芯片引脚的配置对照表，重新定义主控模块与存储芯片相连的引脚的功能，同时确定存储芯片的供电引脚在错误放置情况下对应的位置。
在步骤S3中，根据确定的存储芯片错误放置情况下的供电引脚，在主控模块上断开该引脚与存储芯片的连接，并激活预设的备用供电电路对该引脚进行供电。
在本发明的一些实施方式中，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反的步骤包括：
检测对所述存储芯片供电的默认供电电路的供电时的电流值，并判断所述电流值是否超过预定值；
响应于所述电流值超过预定值，向主控模块发送第一预定信号；
响应于所述电流值未超过预定值，向主控模块发送第二预定信号。
在本发明的一些实施例中，根据存储芯片供电的供电电压确定在供电电压下供电电路接地时的短路电流和正常工作时的工作电流，并从工作电流和短路电流之间选择合适的电路值作为预定值。
当检测到存储芯片的供电电路的电流值超过预定值后，向主控模块发送低电平信号或高电平信号(具体根据实际需要设定)。
在本发明的一些实施方式中，响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚的步骤包括：
响应于接收到第一预定信号，所述主控模块向对所述存储芯片供电的默认供电电路发出第一预定信号切断所述默认供电电路对所述存储芯片的供电；以及
将所述主控模块与所述存储芯片相连的引脚的功能根据预设的引脚功能表进行复用。
在本实施例中，当接收到表示存储芯片接反的信号之后，首先切断与存储芯片的供电电路的供电。然后将主控模块上与存储芯片相连的引脚的功能重新按照错误放置的配置表进行复用。
在本发明的一些实施方式中，根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电的步骤包括：
通过所述主控模块向对所述存储芯片供电的备用供电电路发出第二预定信号。
在本发明的一些实施例中，进一步在主控模块与存储芯片的引脚功能复用之后，向备用供电电路发送第二预定信号，激活第二供电电路对错误放置的存储芯片进行供电。
在本发明的一些实施方式中，方法还包括：
响应于接收到其他逻辑模块的对所述存储芯片的访问请求，通过控制模块上与所述存储芯片相连的引脚建立所述存储芯片与其他逻辑模块的数据通道。
进一步，在本发明的一些实施例中，当有其他逻辑器件向存储芯片发起访问时，主控模块则根据当前与存储芯片的功能引脚，将该功能引脚在主控模块内部实现主控模块与其他逻辑器件的连接引脚的联通。
即如前所述，如果主控模块为CPLD，并且通过SPI总线与BMC或BIOS相连，并且CPLD同时与存储芯片也使用SPI总线向量，则通过CPLD实现BMC或BIOS通过SPI总线与存储芯片的桥接。
如图11所示，本发明的又一方面还提出一种电子设备，包括：
至少一个处理器2001；以及
存储器2002，所述存储器2002存储有可在所述处理器2001上运行的计算机指令2003，所述指令2003由所述处理器2001执行时实现一种存储芯片保护方法，包括：
响应于对存储芯片供电，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反；
响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚；以及
根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电。
在本发明的一些实施方式中，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反的步骤包括：
检测对所述存储芯片供电的默认供电电路的供电时的电流值，并判断所述电流值是否超过预定值；
响应于所述电流值超过预定值，向主控模块发送第一预定信号；
响应于所述电流值未超过预定值，向主控模块发送第二预定信号。
在本发明的一些实施方式中，响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚的步骤包括：
响应于接收到第一预定信号，所述主控模块向对所述存储芯片供电的默认供电电路发出第一预定信号切断所述默认供电电路对所述存储芯片的供电；以及
将所述主控模块与所述存储芯片相连的引脚的功能根据预设的引脚功能表进行复用。
在本发明的一些实施方式中，根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电包括：
通过所述主控模块向对所述存储芯片供电的备用供电电路发出第二预定信号。
在本发明的一些实施方式中，方法还包括：
响应于接收到其他逻辑模块的对所述存储芯片的访问请求，通过控制模块上与所述存储芯片相连的引脚建立所述存储芯片与其他逻辑模块的数据通道。
如图12所示，本发明的再一方面还提出一种计算机可读存储介质401，所述计算机可读存储介质401存储有计算机程序402，所述计算机程序402被处理器执行时实现一种存储芯片保护方法，包括：
响应于对存储芯片供电，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反；
响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚；以及
根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电。
在本发明的一些实施方式中，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反的步骤包括：
检测对所述存储芯片供电的默认供电电路的供电时的电流值，并判断所述电流值是否超过预定值；
响应于所述电流值超过预定值，向主控模块发送第一预定信号；
响应于所述电流值未超过预定值，向主控模块发送第二预定信号。
在本发明的一些实施方式中，响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚的步骤包括：
响应于接收到第一预定信号，所述主控模块向对所述存储芯片供电的默认供电电路发出第一预定信号切断所述默认供电电路对所述存储芯片的供电；以及
将所述主控模块与所述存储芯片相连的引脚的功能根据预设的引脚功能表进行复用。
在本发明的一些实施方式中，根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电包括：
通过所述主控模块向对所述存储芯片供电的备用供电电路发出第二预定信号。
在本发明的一些实施方式中，方法还包括：
响应于接收到其他逻辑模块的对所述存储芯片的访问请求，通过控制模块上与所述存储芯片相连的引脚建立所述存储芯片与其他逻辑模块的数据通道。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种存储芯片保护系统，其特征在于，包括电源控制模块和主控模块，其中：
所述电源控制模块配置用于检测存储芯片上电后默认供电电路的电流信息，并将所述电流信息传输给所述主控模块，以及接收所述主控模块的控制指令并根据控制指令切换对所述存储芯片的供电电路；
所述主控模块与所述存储芯片相连，并且所述主控模块配置用于基于电源控制模块的电流信息判断所述存储芯片的接入是否正确，并根据所述判断结果切换与所述存储芯片相连的引脚的功能以及向所述电源控制模块发送控制指令。
2.根据权利要求1所述的系统，其特征在于，所述主控模块与其他逻辑模块相连，并且所述主控模块进一步配置用于：
响应于接收到其他逻辑模块的对所述存储芯片的访问请求，根据与所述存储芯片相连的引脚建立所述存储芯片与其他逻辑模块的数据通道。
3.根据权利要求1所述的系统，其特征在于，所述电源控制模块包括：
默认供电电路，所述默认供电电路与所述存储芯片在正确接入下的供电引脚相连，并且所述默认供电电路配置用于基于所述控制模块的控制指令选择开启或关闭对所述存储芯片的供电；
备用供电电路，所述备用供电电路与所述存储芯片在错误接入下的供电引脚相连，并且所述备用供电电路配置用于基于所述控制模块的控制指令选择开启或关闭对所述存储芯片的供电；
电流感应电路，所述电流感应电路配置用于检测所述默认供电电路上的电流值，并将检测到的电流值转换成数字信号发送到所述主控模块。
4.一种存芯片保护方法，其特征在于，包括：
响应于对存储芯片供电，检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反；
响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚；以及
根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电。
5.根据权利要求4所述的方法，其特征在于，所述检测对所述存储芯片供电的电路的电流信息，并根据所述电流信息判断所述存储芯片是否接反的步骤包括：
检测对所述存储芯片供电的默认供电电路的供电时的电流值，并判断所述电流值是否超过预定值；
响应于所述电流值超过预定值，向主控模块发送第一预定信号；
响应于所述电流值未超过预定值，向主控模块发送第二预定信号。
6.根据权利要求5所述的方法，其特征在于，所述响应于所述判断的结果为接反，停止对所述存储芯片供电，并根据所述存储芯片引脚的布局将与所述存储芯片相连的主控模块的引脚的功能按照预设的引脚功能表进行重新定义，并重新确定所述存储芯片的供电引脚的步骤包括：
响应于接收到第一预定信号，所述主控模块向对所述存储芯片供电的默认供电电路发出第一预定信号切断所述默认供电电路对所述存储芯片的供电；以及
将所述主控模块与所述存储芯片相连的引脚的功能根据预设的引脚功能表进行复用。
7.根据权利要求6所述的方法，其特征在于，所述根据所述重新确定的所述存储芯片的供电引脚对所述存储芯片重新供电的步骤包括：
通过所述主控模块向对所述存储芯片供电的备用供电电路发出第二预定信号。
8.根据权利要求7所述的方法，其特征在于，还包括：
响应于接收到其他逻辑模块的对所述存储芯片的访问请求，通过控制模块上与所述存储芯片相连的引脚建立所述存储芯片与其他逻辑模块的数据通道。
9.一种电子设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求4-8任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现权利要求4-8任意一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310797480.8A CN116820857A (zh) | 2023-06-30 | 2023-06-30 | 一种存储芯片保护系统、方法、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310797480.8A CN116820857A (zh) | 2023-06-30 | 2023-06-30 | 一种存储芯片保护系统、方法、设备及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116820857A true CN116820857A (zh) | 2023-09-29 |
Family
ID=88123826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310797480.8A Pending CN116820857A (zh) | 2023-06-30 | 2023-06-30 | 一种存储芯片保护系统、方法、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116820857A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117539703A (zh) * | 2024-01-10 | 2024-02-09 | 长城信息股份有限公司 | 一种内存条防反插装置及方法 |
-
2023
- 2023-06-30 CN CN202310797480.8A patent/CN116820857A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117539703A (zh) * | 2024-01-10 | 2024-02-09 | 长城信息股份有限公司 | 一种内存条防反插装置及方法 |
| CN117539703B (zh) * | 2024-01-10 | 2024-04-23 | 长城信息股份有限公司 | 一种内存条防反插装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204360323U (zh) | 用于启用主电源的连接的控制电路、计算系统及装置 | |
| JP2003263373A (ja) | Ｕｓｂ装置 | |
| CN116820857A (zh) | 一种存储芯片保护系统、方法、设备及介质 | |
| JP2001298875A (ja) | バックアップ電源モジュール、バックアップ電源装置及びコンピュータ | |
| JP5319246B2 (ja) | スイッチング電源保護システム及び計算機 | |
| CN107153591B (zh) | 一种存储器供电架构的检测方法及装置 | |
| CN109301919B (zh) | 一种不间断电源旁路接管控制方法 | |
| JP2024512316A (ja) | 拡張カードの独立スロット制御 | |
| US20050289257A1 (en) | Self-powered USB device with USB power line reset and related USB host and USB system | |
| CN111831498A (zh) | 一种断电测试方法、装置及设备 | |
| CN105790360B (zh) | 充电电路、电子设备及信息处理方法 | |
| CN218824636U (zh) | 一种用于服务器硬盘背板的电源检测装置 | |
| CN217606356U (zh) | 一种切换控制电路、主板及电子设备 | |
| CN115795568A (zh) | 一种液冷服务器漏液保护方法、装置、设备及存储介质 | |
| CN113280467B (zh) | 一种采样控制方法、装置及空调器 | |
| CN107273239B (zh) | 一种服务器启动代码的保护系统及保护方法 | |
| CN112805186B (zh) | Cpu模式控制电路、车载主机设备和车辆 | |
| CN115051461A (zh) | 供电线路控制装置及ups系统 | |
| KR102410515B1 (ko) | 제어장치 및 이를 제어하는 방법 | |
| JP4966610B2 (ja) | 情報処理システム、情報処理システムの緊急時電源断方法 | |
| JP4479002B2 (ja) | Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法 | |
| JPH1118430A (ja) | 温度異常検出保護回路 | |
| CN112131055B (zh) | 多模式三机动态容错系统 | |
| CN211790718U (zh) | 一种usb过流保护电路 | |
| CN114647293B (zh) | 掉电保护方法、装置、电源监控组件以及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |