CN116798984A - 一种封装基板及其制备方法、封装芯片、电子设备 - Google Patents
一种封装基板及其制备方法、封装芯片、电子设备 Download PDFInfo
- Publication number
- CN116798984A CN116798984A CN202310998640.5A CN202310998640A CN116798984A CN 116798984 A CN116798984 A CN 116798984A CN 202310998640 A CN202310998640 A CN 202310998640A CN 116798984 A CN116798984 A CN 116798984A
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- layer
- layers
- region
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 238000004806 packaging method and process Methods 0.000 title abstract description 12
- 238000002360 preparation method Methods 0.000 title abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052802 copper Inorganic materials 0.000 claims abstract description 54
- 239000010949 copper Substances 0.000 claims abstract description 54
- 238000007872 degassing Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000007704 transition Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000003475 lamination Methods 0.000 abstract description 9
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明适用于芯片封装技术领域，尤其涉及一种封装基板及其制备方法、封装芯片、电子设备，该封装基板包括：芯板和设置在所述芯板的上下表面的积层，所述积层包括压合的至少两层的绝缘介质层，在芯板和绝缘介质层之间，以及任两个绝缘介质层之间设置有印刷电路层，所述印刷电路层包括中心区域和边框区域，所述中心区域的铜层处设置有印刷电路，所述边框区域的铜层处设置有脱气孔，所述脱气孔用于在所述印刷电路层上压合绝缘介质层时进行排气，降低压合过程中流胶、气泡等现象的出现，从而改善基板的结构，提高基板和芯片的使用寿命。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种封装基板及其制备方法、封装芯片、电子设备。
背景技术
随着芯片产业的发展，芯片基板的封装成为影响芯片质量的重要因素之一，常见的芯片封装包括倒装芯片球栅格阵列(Flip Chip Ball Grid Array，FCBGA)封装、无芯封装和埋入式封装等。例如，针对FCBGA封装的基板，该基板上制备有电路，芯片在基板上安装以连接电路，从而实现芯片的信号输入和输出。目前，就FCBGA封装基板而言，通常使用味之素积层介质薄膜(Ajinomoto Build-up Film，ABF)作为积层绝缘介质与芯板进行压合，由于压合过程中受到积层结构的影响，可能会存在流胶、皱褶、气泡等现象，使得压合不紧密，存在ABF分层的风险，降低了基板和芯片的使用寿命。因此，如何改善基板结构，以降低压合过程中流胶、气泡等现象的出现，从而提高基板和芯片的使用寿命成为亟待解决的问题。
发明内容
本发明实施例提供一种封装基板及其制备方法、封装芯片、电子设备，以解决如何改善基板结构，以降低压合过程中流胶、气泡等现象的出现，从而提高基板和芯片的使用寿命的问题。
第一方面，本发明提供一种封装基板，包括：芯板和设置在所述芯板的上下表面的积层，所述积层包括压合的至少两层的绝缘介质层，在芯板和绝缘介质层之间，以及任两个绝缘介质层之间设置有印刷电路层，所述印刷电路层包括中心区域和边框区域，所述中心区域的铜层处设置有印刷电路，所述的铜层处设置有脱气孔，所述脱气孔用于在所述印刷电路层上压合绝缘介质层时进行排气。
在一实施方式中，所述边框区域包括边缘区域以及连接所述边缘区域和所述中心区域的边界的过渡区域，所述过渡区域中设置有所述脱气孔，所述边缘区域内的铜层为平面设置。
在一实施方式中，所述过渡区域在设置所述脱气孔后的残铜率与所述中心区域的印刷电路的残铜率的差异小于预设差异。
在一实施方式中，所述封装基板中相邻的两个印制电路层中的脱气孔在所述封装基板的层叠方向上为错开排列设置。
在一实施方式中，所述脱气孔为盲孔。
第二方面，本发明提供一种封装基板的制备方法，所述制备方法包括：
提供一芯板；
在所述芯板的上下表面分别制备铜层，在所述铜层的中心区域制备印刷电路，在所述铜层的边框区域制备脱气孔，形成印刷电路层；
在所述印刷电路层的表面制备一绝缘介质层，在所述绝缘介质层的表面制备铜层后，返回执行在所述铜层的中心区域制备印刷电路，在所述铜层的边框区域制备脱气孔，形成印刷电路层的步骤，直至绝缘介质层达到预设层数。
在一实施方式中，
若所述边框区域包括边缘区域以及连接所述边缘区域和所述中心区域的边界的过渡区域，则在所述铜层的边框区域制备脱气孔，包括：
在所述铜层的边框区域中的过渡区域内制备脱气孔，保留所述边缘区域处的铜层。
在一实施方式中，
制备脱气孔，包括：
对所述铜层的表面进行蚀刻得到所述脱气孔。
第三方面，本发明提供一种封装芯片，所述封装芯片包括如第一方面及其改进所述的封装基板和设置在所述封装基板上的芯片。
第四方面，本发明提供一种电子设备，所述电子设备包括如第三方面及其改进所述的封装芯片。
本发明实施例与现有技术相比存在的有益效果是：
本发明的封装基板包括芯板和设置在所述芯板的上下表面的积层，所述积层包括压合的至少两层的绝缘介质层，在芯板和绝缘介质层之间，以及任两个绝缘介质层之间设置有印刷电路层，所述印刷电路层包括中心区域和边框区域，所述中心区域的铜层处设置有印刷电路，所述边框区域的铜层处设置有脱气孔，所述脱气孔用于在所述印刷电路层上压合绝缘介质层时进行排气，降低压合过程中流胶、气泡等现象的出现，从而改善基板的结构，提高基板和芯片的使用寿命。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种封装基板的侧视结构示意图；
图2是本发明实施例二提供的一种封装基板的印刷电路层的俯视结构示意图；
图3是本发明实施例三提供的一种封装基板的制备方法的流程示意图；
其中，101、芯板，102、绝缘介质层，103、印刷电路层，1031、中心区域，1032、边框区域，1033、脱气孔，1034、印刷电路区域1035、边缘区域，1036、过渡区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与公开所属本领域的普通技术人员通常理解的相同含义。将进一步理解，本文使用的术语应被解释为具有与其在本说明书和相关技术的上下文中的含义一致的含义，并且除非本文明确如此定义，否则不会以理想化或过于正式的意义进行解释。
参见图1，为本发明实施例一提供的一种封装基板的侧视结构示意图，如图1所示，为一种FCBGA基板，该封装基板包括芯板101和设置在芯板101的上下表面的积层，积层包括压合的至少两层的绝缘介质层102，在芯板和绝缘介质层之间，以及任两个绝缘介质层102之间设置有印刷电路层103，印刷电路层包括中心区域1031和边框区域1032，中心区域1031的铜层处设置有印刷电路，边框区域1032的铜层设置有脱气孔1033，该脱气孔1033用于在印刷电路层103上压合绝缘介质层102时进行排气，从而使得封装基板之间的压合更加紧密，减少分层现象的出现，在图1中，中心区域1031中的印刷电路区域1035承载上述印刷电路，印刷电路的图形根据需求来设置。
上述边框区域中脱气孔1033的个数和规则等可以根据实际需求设置，同时，为了避免脱气孔1033占用绝缘介质层102的面积过多，导致绝缘介质层102在边框区域1032强度降低，从而造成安装芯片后在边框区域1032与中心区域1031连接处出现凹陷、倾斜等情况的发生，需要合理的配置脱气孔1033的规格和个数。
在一实施方式中，边框区域1032设置脱气孔1033之后，该边框区域1032的残铜率与中心区域1033的残铜率差异较小，从而保证边框区域1032与中心区域1033的结构强度一致，避免芯片安装后，边缘出现凹陷或者倾斜等情况。
在一实施方式中，封装基板中相邻的两个印制电路层103中的脱气孔1033在封装基板的层叠方向上为错开排列设置，避免脱气孔1033重叠导致重叠区域凹陷，造成封装基板表面不平整的问题。
参见图2，为本发明实施例二提供的一种封装基板的印刷电路层的俯视结构示意图，在上述图1所示的实施例一的基础上，印刷电路层103的边框区域1032可以划分为边缘区域1035以及连接边缘区域1035和中心区域1031的边界的过渡区域1036，过渡区域1036制备有脱气孔1033，边缘区域1035的铜层为未经过刻蚀的铜层，该边缘区域1035内的铜层表面为平整的平面，在压合ABF时，使得ABF能够紧贴该平面，提高绝缘介质层与印刷电路层之间吸附力，降低分层的风险。
参见图3，为本发明实施例三提供的一种封装基板的制备方法的流程示意图。如图1至2所示，该制备方法包括：
步骤S301，提供一芯板。
其中，芯板101可以为陶瓷材料、聚合材料等材料形成的薄板，该芯板101可以通过相应的制作工艺制作而成，例如，针对FCBGA封装基板而言，其芯板101的制作要求芯板101两面导通，导通方式即通过制作通孔以及对通孔进行覆铜得到，这样可以使得在芯板101两面制作的印刷电路能够导通。当然，芯板101也可以为仅在一边制作电路的场景中使用。
步骤S302，在所述芯板的上下表面分别制备铜层，在所述铜层的中心区域制备印刷电路，在所述铜层的边框区域制备脱气孔，形成印刷电路层。
在芯板101的上下表面通过磨板、覆铜等步骤制备铜层，对铜层的中心区域1031通过贴膜、曝光、显影、蚀刻、褪膜等步骤制作中心区域1031的印制电路，对边框区域1032通过蚀刻工艺制备脱气孔1033，形成印制电路层103。
步骤S303，在所述印刷电路层的表面制备一绝缘介质层，在所述绝缘介质层的表面制备铜层后，返回执行在所述铜层的中心区域制备印刷电路，在所述铜层的边框区域制备脱气孔，形成印刷电路层的步骤，直至绝缘介质层达到预设层数。
在印制电路层上通过压合绝缘介质得到绝缘介质层102，在绝缘介质层102的表面通过磨板、覆铜等步骤制备铜层，进行步骤S402中对铜层的中心区域1031通过贴膜、曝光、显影、蚀刻、褪膜等步骤制作中心区域1031的印制电路，对铜层的边框区域1032通过蚀刻工艺制备脱气孔1033，形成印制电路层103，直至绝缘介质层102达到预设层数。
在一实施方式中，若边框区域包括边缘区域以及连接边缘区域和中心区域的边界的过渡区域，则在铜层的边框区域制备脱气孔，包括：
在铜层的边框区域中的过渡区域内制备脱气孔，保留边缘区域处的铜层。
若边框区域1032包括边缘区域1035以及连接边缘区域1035和中心区域1031的边界的过渡区域1036，则在过渡区域1036通过蚀刻工艺制备脱气孔1035，保留铜层在边缘区域1035的铜层。
在一实施例中，提供一种封装芯片，该封装芯片包括封装基板，芯片连接上述任一实施例中的封装基板，如果封装基板为FCBGA基板，在制作完成后，进行芯片的封装，此时，一个FCBGA基板可以分割为四个子基板，则在每个子基板上进行植球等操作，随后进行芯片的焊接，得到对应的封装芯片。
在一实施例中，提供一种电子设备，上述实施例中的封装芯片设置在电子设备中。
以上示出的实施方式以仅有一层芯板和四层绝缘介质层的封装基板这两种结构为例进行说明，可理解的是，本发明同样适用于有多层芯板和多层绝缘介质层的封装基板，本发明可适用于任意一种封装基板。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种封装基板，其特征在于，包括：芯板和设置在所述芯板的上下表面的积层，所述积层包括压合的至少两层的绝缘介质层，在芯板和绝缘介质层之间，以及任两个绝缘介质层之间设置有印刷电路层，所述印刷电路层包括中心区域和边框区域，所述中心区域的铜层处设置有印刷电路，所述边框区域的铜层处设置有脱气孔，所述脱气孔用于在所述印刷电路层上压合绝缘介质层时进行排气。
2.如权利要求1所述的封装基板，其特征在于，所述边框区域包括边缘区域以及连接所述边缘区域和所述中心区域的边界的过渡区域，所述过渡区域中设置有所述脱气孔，所述边缘区域内的铜层为平面设置。
3.如权利要求2所述的封装基板，其特征在于，所述过渡区域在设置所述脱气孔后的残铜率与所述中心区域的印刷电路的残铜率的差异小于预设差异。
4.如权利要求1所述的封装基板，其特征在于，所述封装基板中相邻的两个印制电路层中的脱气孔在所述封装基板的层叠方向上为错开排列设置。
5.如权利要求1至4任意一项所述的封装基板，其特征在于，所述脱气孔为盲孔。
6.一种封装基板的制备方法，其特征在于，所述制备方法包括：
提供一芯板；
在所述芯板的上下表面分别制备铜层，在所述铜层的中心区域制备印刷电路，在所述铜层的边框区域制备脱气孔，形成印刷电路层；
在所述印刷电路层的表面制备一绝缘介质层，在所述绝缘介质层的表面制备铜层后，返回执行在所述铜层的中心区域制备印刷电路，在所述铜层的边框区域制备脱气孔，形成印刷电路层的步骤，直至绝缘介质层达到预设层数。
7.如权利要求6所述的制备方法，其特征在于，若所述边框区域包括边缘区域以及连接所述边缘区域和所述中心区域的边界的过渡区域，则在所述铜层的边框区域制备脱气孔，包括：
在所述铜层的边框区域中的过渡区域内制备脱气孔，保留所述边缘区域处的铜层。
8.如权利要求6或7所述的制备方法，其特征在于，制备脱气孔，包括：
对所述铜层的表面进行蚀刻得到所述脱气孔。
9.一种封装芯片，其特征在于，所述封装芯片包括如权利要求1至5任一项所述的封装基板和设置在所述封装基板上的芯片。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求9所述的封装芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310998640.5A CN116798984A (zh) | 2023-08-08 | 2023-08-08 | 一种封装基板及其制备方法、封装芯片、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310998640.5A CN116798984A (zh) | 2023-08-08 | 2023-08-08 | 一种封装基板及其制备方法、封装芯片、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116798984A true CN116798984A (zh) | 2023-09-22 |
Family
ID=88049910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310998640.5A Pending CN116798984A (zh) | 2023-08-08 | 2023-08-08 | 一种封装基板及其制备方法、封装芯片、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116798984A (zh) |
-
2023
- 2023-08-08 CN CN202310998640.5A patent/CN116798984A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
| CN110519912B (zh) | 一种内嵌导热体的pcb制作方法及pcb | |
| US8450617B2 (en) | Multilayer wiring substrate | |
| US20080145975A1 (en) | Method for fabricating circuit board structure with embedded semiconductor chip | |
| WO2017107535A1 (zh) | 刚挠结合板及其制备方法 | |
| JPWO2010113448A1 (ja) | 回路基板の製造方法および回路基板 | |
| US20130153266A1 (en) | Printed circuit board and method of manufacturing the same | |
| CN110621123A (zh) | 一种导热pcb的制作方法及pcb | |
| CN111148378A (zh) | 一种局部厚铜板的制作方法 | |
| US6703262B2 (en) | Method for planarizing circuit board and method for manufacturing semiconductor device | |
| JP2002076530A (ja) | プリント回路基板およびプリント回路基板の製造方法 | |
| CN109195363B (zh) | 一种z向互连的pcb的制作方法及pcb | |
| KR101019423B1 (ko) | 매립형 패턴을 이용한 인쇄회로기판 제조방법 | |
| CN116798984A (zh) | 一种封装基板及其制备方法、封装芯片、电子设备 | |
| JP7176045B2 (ja) | 特徴層構造なしの中継基板およびその製造方法 | |
| JP4967325B2 (ja) | 多層配線板 | |
| KR20220061099A (ko) | 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 | |
| JP2005285945A (ja) | 導電路形成方法 | |
| CN110785028A (zh) | 一种内埋嵌陶瓷片的pcb板制作方法及其pcb板 | |
| TWI823520B (zh) | 線路板及其製備方法 | |
| US7841074B2 (en) | Method of fabricating paste bump for printed circuit board | |
| TWI519224B (zh) | 多層軟性線路結構的製作方法 | |
| US20240188216A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
| JP2005123493A (ja) | 配線基板及び素子実装基板 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: No. 1321 Zhixin Road, Huangpu District, Guangzhou City, Guangdong Province, 510700 Applicant after: Guangzhou Guangxin packaging substrate Co.,Ltd. Address before: Room 643, Room 406, No. 1, Yichuang Street, Huangpu District, Guangzhou City, Guangdong Province, 510700 (for office only) Applicant before: Guangzhou Guangxin packaging substrate Co.,Ltd. Country or region before: China |