CN116795174A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN116795174A
CN116795174A CN202210250413.XA CN202210250413A CN116795174A CN 116795174 A CN116795174 A CN 116795174A CN 202210250413 A CN202210250413 A CN 202210250413A CN 116795174 A CN116795174 A CN 116795174A
Authority
CN
China
Prior art keywords
data line
touch signal
pads
electronic device
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210250413.XA
Other languages
English (en)
Inventor
蓝嘉彦
温世达
陈建铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202210250413.XA priority Critical patent/CN116795174A/zh
Priority to TW111138011A priority patent/TWI830424B/zh
Priority to US18/164,005 priority patent/US20230299091A1/en
Publication of CN116795174A publication Critical patent/CN116795174A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种电子装置，包含基板、多个第一接垫、多个第二接垫、第一数据线以及触控信号线。基板具有第一接合区以及第二接合区。多个第一接垫设置于第一接合区中且沿第一方向排列。多个第二接垫设置于第二接合区中且沿第二方向排列，且第一方向与第二方向的间具有夹角。第一数据线设置于基板上且电性连接多个第一接垫或多个第二接垫的至少一者。触控信号线设置于第一数据在线且电性连接多个第一接垫或多个第二接垫的至少一者。并且，第一数据线与触控信号线至少部分地重叠。

Description

电子装置
技术领域
本公开是关于电子装置，且特别是关于电子装置的布线结构设计。
背景技术
包含显示面板在内的电子产品，例如平板计算机、笔记本电脑、智能型手机、显示器及电视，已成为现代社会不可或缺的必需品。随着这类便携式电子产品的蓬勃发展，消费者对这些产品的质量、功能或价格抱有很高的期望。
近年来，显示面板朝向减少数组基板的周边区面积的窄边框设计发展，其中周边区中的扇出(fan-out)区域的布线配置为影响周边区的面积的关键要素的一。发展可进一步缩减电子装置的周边区面积的布线结构设计仍为目前业界致力研究的课题的一。
发明内容
根据本公开一些实施例，提供一种电子装置，包含基板、多个第一接垫、多个第二接垫、第一数据线以及触控信号线。基板具有第一接合区以及第二接合区。多个第一接垫设置于第一接合区中且沿第一方向排列。多个第二接垫设置于第二接合区中且沿第二方向排列，且第一方向与第二方向的间具有夹角。第一数据线设置于基板上且电性连接多个第一接垫或多个第二接垫的至少一者。触控信号线设置于第一数据在线且电性连接多个第一接垫或多个第二接垫的至少一者。并且，第一数据线与触控信号线至少部分地重叠。
为让本公开的特征或优点能更明显易懂，下文特举出一些实施例，并配合所附附图，作详细说明如下。
附图说明
图1显示根据本公开一些实施例中，电子装置的上视结构示意图；
图2显示根据本公开一些实施例中，电子装置的局部结构的上视示意图；
图3A显示根据本公开一些实施例中，图1中的区域R1的放大结构示意图；
图3B显示根据本公开一些实施例中，图3A中的区域R2的放大结构示意图；
图3C显示根据本公开一些实施例中，图3B中的区域R3的放大结构示意图；
图4A显示根据本公开一些实施例中，电子装置的局部结构的上视示意图；
图4B显示根据本公开一些实施例中，电子装置的局部结构的上视示意图；
图4C显示根据本公开一些实施例中，图4B中的区域R4的放大结构示意图。
【符号说明】
10:电子装置
10a、10b、10c:子像素
10P:像素
100:基板
110-1、110-1(DL)、110-1(TP)、110-1(DM):第一接垫
110b-1:下边缘
110-2、110-2(DL)、110-2(TP):第二接垫
110b-2:下边缘
BA:周边区
d1、d2:高度差
DA:显示区
DL、DL-1、DL-2、DL-3:数据线
D1、D2、D3、D4:距离
e1:侧边缘
E1:第一方向
E2:第二方向
H1、H2:高度
OB1:第一接合区
OB2:第二接合区
RR、R1、R2、R3、R4:区域
TP:触控信号线
TR1、TR2:转折部
u1、u2、u3、u4:上边缘
W1、W2:宽度
θ1、θ2、θ3、θ3’:夹角
具体实施方式
以下针对本公开实施例的电子装置作详细说明。应了解的是，以下的叙述提供许多不同的实施例，用以实施本公开一些实施例的不同态样。以下所述特定的组件及排列方式仅为简单清楚描述本公开一些实施例。当然，这些仅用以举例而非本公开的限定。此外，在不同实施例中可能使用类似及/或对应的标号标示类似及/或对应的组件，以清楚描述本公开。然而，这些类似及/或对应的标号的使用仅为了简单清楚地叙述本公开一些实施例，不代表所讨论的不同实施例及/或结构的间具有任何关联性。
应理解的是，实施例中可能使用相对性用语，例如「较低」或「底部」或「较高」或「顶部」，以描述附图的一个组件对于另一组件的相对关系。可理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在「较低」侧的组件将会成为在「较高」侧的组件。本公开实施例可配合附图一并理解，本公开的附图亦被视为公开说明的一部分。应理解的是，本公开的附图并未按照比例绘制，事实上，可能任意的放大或缩小组件的尺寸以便清楚表现出本公开的特征。
再者，当述及一第一材料层位于一第二材料层上或的上时，可能包含第一材料层与第二材料层直接接触的情形或第一材料层与第二材料层的间可能不直接接触，亦即第一材料层与第二材料层的间可能间隔有一或更多其它材料层的情形。但若第一材料层直接位于第二材料层上时，即表示第一材料层与第二材料层直接接触的情形。
此外，应理解的是，说明书与权利要求书中所使用的序数例如「第一」、「第二」等的用词用以修饰组件，其本身并不意涵及代表该(或这些)组件有任何的前的序数，也不代表某一组件与另一组件的顺序、或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的组件得以和另一具有相同命名的组件能作出清楚区分。权利要求书与说明书中可不使用相同用词，例如，说明书中的第一组件在权利要求书中可能为第二组件。
在本公开一些实施例中，关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构的间。且此关于接合、连接的用语亦可包含两个结构都可移动，或者两个结构都固定的情况。此外，用语「电性连接」或「电性耦接」包含任何直接及间接的电性连接手段。
于文中，「约」、「实质上」的用语通常表示在一给定值或范围的10％内、或5％内、或3％的内、或2％的内、或1％的内、或0.5％的内。用语「范围介于第一数值至第二数值的间」表示所述范围包含第一数值、第二数值以及它们的间的其它数值。
应理解的是，以下所举实施例可以在不脱离本公开的精神下，可将数个不同实施例中的特征进行替换、重组、结合以完成其它实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本公开所属技术领域的技术人员通常理解的相同涵义。能理解的是，这些用语例如在通常使用的字典中定义用语，应被解读成具有与相关技术及本公开的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本公开实施例有特别定义。
根据本公开的实施例，提供一种电子装置，其具有以特定布线方式配置的数据线以及触控信号线，例如借由接垫重新排列、数据线以及触控信号线重叠等方式，使数据线以及触控信号线的数量分别与像素匹配，借此缩减扇出区域的布线配置面积，进而减少周边区的面积，实现电子装置的窄边框设计。
根据本公开的实施例，电子装置可包含显示设备、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。显示设备可为非自发光型显示设备或自发光型显示设备。感测装置可为感测电容、光线、热能或超声波的感测装置，但不以此为限。电子组件可包含无源组件与有源组件，例如电容、电阻、电感、二极管、晶体管等。二极管可包含发光二极管或光电二极管。发光二极管可例如包括有机发光二极管(organic lightemitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot LED)，但不以此为限。拼接装置可例如为显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。下文将以显示设备作为电子装置以说明本公开内容，但本公开不以此为限。
请参照图1，图1显示根据本公开一些实施例中，电子装置10的上视结构示意图。应理解的是，为了清楚说明，本公开的附图中省略电子装置10的部分组件，仅示意地示出部分组件。根据一些实施例，可添加额外特征于以下所述的电子装置10。根据另一些实施例，以下所述电子装置10的部分特征可以被取代或省略。
电子装置10可包含基板100，基板100可具有显示区DA以及周边区BA，周边区BA可环绕显示区DA设置。根据一些实施例，基板100可具有第一接合区OB1以及第二接合区OB2，第一接合区OB1以及第二接合区OB2可设置于周边区BA。第一接合区OB1以及第二接合区OB2可为信号线与其它电子组件接合的区域。根据一些实施例，其它电子组件可包含集成电路(integrated circuit，IC)、微型芯片(microchip)、或可提供电子信号或逻辑信号的其它合适的电子组件，但不限于此。
具体而言，基板100可作为驱动基板，驱动电路(未示出)可设置在基板100上，驱动电路可包含有源式驱动电路及/或无源式驱动电路。根据一些实施例，驱动电路可包含薄膜晶体管(thin-film transistor，TFT)(例如，开关晶体管、驱动晶体管、重置晶体管、或其它薄膜晶体管)、数据线、扫描线、触控信号线、导电垫、介电层、电容或其它线路等，但不限于此。此外，薄膜晶体管可为上栅极(top gate)薄膜晶体管、下栅极(bottom gate)薄膜晶体管、或双栅极(dual gate或double gate)薄膜晶体管。薄膜晶体管包含至少一个半导体层，半导体层包含但不限于非晶硅(amorphous silicon)、低温多晶硅(low-temppolysilicon，LTPS)、金属氧化物、其它合适的材料、或前述的组合，但不限于此。金属氧化物可包含铟镓锌氧化物(indium gallium zinc oxide，IGZO)、氧化铟锌(indium zincoxide，IZO)、铟镓锌锡氧化物(indium gallium zinc tin oxide，IGZTO)、其它合适的材料、或前述的组合，但不限于此。
再者，基板100可包含刚性基板或可挠式基板。根据一些实施例，基板100的材料可包含玻璃、石英、蓝宝石(sapphire)、聚酰亚胺(polyimide，PI)、聚碳酸酯(polycarbonate，PC)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚二甲基硅氧烷(polydimethylsiloxane，PDMS)其它合适的材料或前述材料的组合，但不限于此。根据一些实施例，基板100可包含软性印刷电路板(flexible printed circuit，FPC)。
此外，电子装置10可包含多个像素10P，像素10P可设置显示区DA中，像素10P可借由信号线与第一接合区OB1或第二接合区OB2电性连接。根据一些实施例，像素10P可具有多个子像素，例如，具有子像素10a、子像素10b以及子像素10c。根据一些实施例，子像素10a、子像素10b以及子像素10c可分别为红色子像素、绿色子像素以及蓝色子像素，但不限于此。
根据一些实施例，一个子像素可对应于一个发光单元，发光单元可为发光二极管(LED)，例如包含微型发光二极管(micro-LED)、次毫米发光二极管(mini-LED)、有机发光二极管(organic light emitting diode，OLED)、无机发光二极管(inorganic light-emitting diode)、或量子点发光二极管(QLED、QDLED)，但不以此为限。
应理解的是，虽然于附图所示出的实施例中，电子装置10具有两个接合区，但本公开不以此为限，根据不同的布线设计，电子装置10可具有其它合适数量的接合区。相似地，虽然于附图所示出的实施例中，一个像素10P具有三个子像素，但本公开不以此为限，根据不同的实施例，像素可具有其它合适数量或颜色的子像素。
接着，请参照图2，图2显示根据本公开一些实施例中，电子装置10的局部结构的上视示意图，详细而言，图2显示电子装置10的第一接合区OB1以及第二接合区OB2的上视示意图。应理解的是，图2仅示出设置于第一接合区OB1以及第二接合区OB2中的接垫，以清楚说明它们的排列态样。
如图2所示，电子装置10可具有多个第一接垫110-1以及多个第二接垫110-2，第一接垫110-1可设置于第一接合区OB1中且沿第一方向E1排列，第二接垫110-2可设置于第二接合区OB2中且沿第二方向E2排列，并且，第一方向E1与第二方向E2的间具有夹角θ1。根据一些实施例，第一方向E1与第二方向E2的间的夹角θ1介于约0度至约45度的间(0度≤夹角θ1≤45度)。换言的，第一接垫110-1以及第二接垫110-2可以非水平(例如，非沿着附图中的X方向)的方式排列，例如，以逐渐向上抬升或向下降低的方式排列。
根据本公开的实施例，第一方向E1指的是，多个(至少两个)第一接垫110-1的下边缘的间的联机的延伸方向，例如，与触控信号线TP电性连接的第一接垫110-1的下边缘110b-1的间的联机的延伸方向。根据本公开的实施例，第二方向E2指的是，多个(至少两个)第二接垫110-2的下边缘的间的联机的延伸方向，例如，与触控信号线TP电性连接的第二接垫110-2的下边缘110b-2的间的联机的延伸方向。
再者，根据一些实施例，第一接垫110-1以及第二接垫110-2的材料可包含金属材料，例如可包含铜(Cu)、铝(Al)、钼(Mo)、铟(In)、钌(Ru)、锡(Sn)、金(Au)、铂(Pt)、锌(Zn)、银(Ag)、钛(Ti)、铅(Pb)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、镁(Mg)、钯(Pd)、锂(Li)、前述金属的合金、其它合适的金属材料或前述的组合，但不限于此。再者，第一接垫110-1的材料可与第二接垫110-2的材料相同或不同。
请先同时参照图2以及图3C，电子装置10可包含多个条数据线DL(例如，数据线DL-1、数据线DL-2及数据线DL-3)以及多个条触控信号线TP，数据线DL以及触控信号线TP可设置于基板100上，一部分的触控信号线TP设置于数据线DL上，数据线DL电性连接多个第一接垫110-1或多个第二接垫110-2的至少一者，触控信号线TP电性连接多个第一接垫110-1或多个第二接垫110-2的至少一者。并且，于基板100的法线方向(例如，附图中的Z方向)上，数据线DL与触控信号线TP至少部分地重叠。根据一些实施例，数据线DL-1、数据线DL-2及数据线DL-3分别与子像素10a、子像素10b以及子像素10c电性连接。根据一些实施例，数据线DL-1、数据线DL-2以及数据线DL-3分别用以控制红色子像素的信号、绿色子像素的信号以及蓝色子像素的信号。
如图2所示，根据一些实施例，电性连接数据线DL的第一接垫110-1(为方便说明，图中标示为110-1(DL))与电性连接触控信号线TP的第一接垫110-1(为方便说明，110-1(TP))相邻，且电性连接数据线DL的第一接垫110-1(DL)的上边缘u1与电性连接触控信号线TP的第一接垫110-1(TP)的上边缘u2并未对齐。换言的，根据一些实施例，相邻的第一接垫110-1(DL)以及第一接垫110-1(TP)可以非水平(例如，非沿着附图中的X方向)的方式排列。具体而言，根据一些实施例，相邻的第一接垫110-1(DL)的上边缘u1以及第一接垫110-1(TP)的上边缘u2具有高度差d。根据一些实施例，高度差d1介于约1微米至约10微米的间(1μm≤高度差d1≤10μm)。
相似地，根据一些实施例，于第二接合区OB2中，电性连接数据线DL的第二接垫110-2(为方便说明，图中标示为110-2(DL))与电性连接触控信号线TP的第二接垫110-2(为方便说明，110-2(TP))相邻，且电性连接数据线DL的第二接垫110-2(DL)的上边缘u3与电性连接触控信号线TP的第二接垫110-2(TP)的上边缘u4并未对齐。换言的，根据一些实施例，相邻的第二接垫110-2(DL)以及第二接垫110-2(TP)可以非水平(例如，非沿着附图中的X方向)的方式排列。具体而言，根据一些实施例，相邻的第二接垫110-2(DL)的上边缘u3以及第二接垫110-2(TP)的上边缘u4具有高度差d2。根据一些实施例，高度差d2介于约1微米至约10微米的间(1μm≤高度差d2≤10μm)。
根据本公开的实施例，前述高度差d1指的是，两相邻第一接垫110-1(DL)的上边缘u1的延伸线与第一接垫110-1(TP)的上边缘u2的延伸线的间的最小距离。根据本公开的实施例，前述高度差d2指的是，两相邻第二接垫110-2(DL)的上边缘u3的延伸线与第二接垫110-2(TP)的上边缘u4的延伸线的间的最小距离。
再者，应理解的是，根据本公开的实施例，可使用光学显微镜(opticalmicroscope，OM)、扫描式电子显微镜(scanning electron microscope，SEM)、薄膜厚度轮廓测量仪(α-step)、椭圆测厚仪、聚焦离子束(focused ion beam，FIB)显微镜、穿透式显微镜(transmission electron microscope，TEM)或其它合适的方式测量各组件的厚度、距离或高度、或组件的间的间距或距离。详细而言，根据一些实施例，可使用扫描式电子显微镜取得包含欲测量的组件的剖面结构影像，并测量各组件的厚度、距离或高度、或组件的间的间距或距离。
此外，根据本公开的实施例，电性连接数据线DL的第一接垫110-1(DL)以及电性连接触控信号线TP的第一接垫110-1(TP)可以特定的顺序进行排列，使得一部分的数据线DL与触控信号线TP可于基板100的法线方向上重叠(请参照图3C)，借此缩减布线配置的面积。如图2所示，根据一些实施例，第一接垫110-1(DL)以及第一接垫110-1(TP)并非以一致的间隔交替排列。
根据一些实施例，为了使一部分的数据线DL与触控信号线TP可于基板100的法线方向上重叠，会产生子像素数量与触控信号线TP数量不匹配的问题。根据一些实施例，为了解决上述问题，可将数据线DL与触控信号线TP以特定方式排序及分配。
举例而言，于一示例性实施例中，电子装置的分辨率为1200*2000，子像素的总数量为1200个，触控信号线TP的总数量为1440条(30*48)，子像素的数量与触控信号线TP的数量不匹配，平均5个子像素需搭配6条触控信号线TP排列，因此多出了240条触控信号线TP。在此实施例中，使用两颗处理器(例如:IC)进行信号处理，所以一颗处理器会多出120条触控信号线TP，故有120条触控信号线TP可安排为单层导电层，同时为了使触控信号线TP的耦合情况一致，可将数据线DL安排为单层导电层(例如，设置于基板100上的第一导电层(未标示))，并且使触控信号线TP位于上层导电层(例如，设置于第一导电层上的第二导电层(未标示))且不转层(例如，借由导通孔从第二导电层转为第一导电层)。关于第一导电层以及第二导电层的详细结构将于下文进一步说明。此外，考虑到数据线DL会与不同颜色的子像素电性连接(例如，数据线DL-1、数据线DL-2及数据线DL-3分别与红色子像素、绿色子像素以及蓝色子像素电性连接)而在对视觉效果影响较小的情况下，可将控制绿色子像素的数据线DL(例如，数据线DL-2)皆安排为单层导电层(例如，第一导电层)，使触控信号线TP皆位于上层导电层(例如，第二导电层)，且使600条触控信号线TP与控制红色子像素的数据线DL(例如，数据线DL-1)重叠，以及120条触控信号线TP与控制蓝色子像素的数据线DL(例如，数据线DL-3)重叠。借由前述数据线DL与触控信号线TP的排序及分配方式，可以解决子像素数量与触控信号线TP数量不匹配的问题。
再者，于另一示例性实施例中，电子装置的分辨率为1200*1920，触控信号线TP的总数量为1536条(32*48)，触控信号区可区分为8个36*40的触控信号区块以及24个38*40的触控信号区块，于36*40的触控信号区块中，36个子像素需搭配48条触控信号线TP，平均每3个子像素有4条触控信号线TP，可将控制绿色子像素的数据线DL(例如，数据线DL-2)皆安排为单层导电层(例如，第一导电层)，使触控信号线TP皆位于上层导电层(例如，第二导电层)，且使36条触控信号线TP与控制红色子像素的数据线DL(例如，数据线DL-1)重叠，以及12条触控信号线TP与控制蓝色子像素的数据线DL(例如，数据线DL-3)重叠，借此使触控信号线TP的耦合情况一致。于38*40的触控信号区块中，38个子像素需搭配48条触控信号线TP，将其拆分成2组3个子像素搭配4条触控信号线TP以及8组4个子像素搭配5条触控信号线TP，可将控制绿色子像素的数据线DL(例如，数据线DL-2)皆安排为单层导电层(例如，第一导电层)，使触控信号线TP皆位于上层导电层(例如，第二导电层)，且使38条触控信号线TP与控制红色子像素的数据线DL(例如，数据线DL-1)重叠，5条触控信号线TP与控制蓝色子像素的数据线DL(例如，数据线DL-3)重叠，以及5条触控信号线TP与控制绿色子像素的数据线DL(例如，数据线DL-2)重叠，借此使触控信号线TP的耦合情况一致。借由前述数据线DL与触控信号线TP的排序及分配方式，可以解决子像素数量与触控信号线TP数量不匹配的问题。
相似地，电性连接数据线DL的第二接垫110-2(DL)以及电性连接触控信号线TP的第二接垫110-2(TP)亦可以特定的顺序进行排列，使得一部分的数据线DL与触控信号线TP可于基板100的法线方向上重叠，借此缩减布线配置的面积。第二接垫110-2排列方式的详细说明可以参照前述第一接垫110-1部分所述的设计方式，于此便不再重复。
值得注意的是，根据本公开的实施例，借由前述将第一接垫110-1以及第二接垫110-2以非水平的方式排列(例如，以逐渐向上抬升或向下降低的方式排列)以及以特定的顺序排列第一接垫110-1以及第二接垫110-2(亦即，将数据线DL与触控信号线TP以特定方式排序及分配)，使得数据线DL有重新布线的空间以及使一部分的数据线DL与触控信号线TP重叠，借此缩减布线配置的面积，进而减少周边区的面积，实现电子装置的窄边框设计。
接着，请参照图3A至图3C，图3A显示根据本公开一些实施例中，图1中区域R1的电子装置10的放大结构示意图，图3B显示图3A中的区域R2的放大结构示意图，图3C显示图3B中的区域R3的放大结构示意图。应理解的是，为了清楚表示，图3A中标示为DL+TP的区域表示数据线DL与触控信号线TP交错配置的区域。
如图3A以及图3B所示，根据一些实施例，数据线DL以及触控信号线TP可于区域RR中重新匹配，区域RR可为周边区BA的扇出区域，其中一部分的数据线DL与触控信号线TP重叠，数据线DL以及触控信号线TP可分别与第一接垫110-1连接。根据一些实施例，区域RR的两侧可具有不同的高度，举例而言，区域RR的一侧具有高度H1，另一侧具高度H2，高度H1小于高度H2。根据一些实施例，高度H1可介于约30微米至约300微米的间(30μm≤高度H1≤300μm)，例如，100μm、150μm、200μm或250μm。根据一些实施例，高度H2可介于约500微米至约3000微米的间(500μm≤高度H2≤3000μm)，例如，750μm、1500μm或2000μm。
根据本公开的实施例，前述高度H1指的是，最靠近基板100的侧边缘e1(请参照图1)的区域RR的高度，前述高度H2指的是，最远离基板100的侧边缘e1(请参照图1)的区域RR的高度，详细来说，高度H1可以是在区域RR中，最靠近基板100的侧边缘e1的第一接垫110-1与数据线DL转折处的间的最短距离，也可以是最靠近基板100的侧边缘e1的第一接垫110-1与触控信号线转折处的间的最短距离，但不以此为限。高度H2可以是在区域RR中，最远离基板100的侧边缘e1的第一接垫110-1与数据线DL转折处的间的最短距离，也可以是最远离基板100的侧边缘e1的第一接垫110-1与触控信号线转折处的间的最短距离，但不以此为限。
请参照图3C，图3C显示数据线DL与触控信号线TP的详细连接结构(应理解的是，为了方便说明，附图中标记于数据线DL上的数字1、2及3分别代表数据线DL-1、数据线DL-2以及数据线DL-3)。承前述，根据一些实施例，数据线DL-1、数据线DL-2以及数据线DL-3可分别用以控制红色子像素的信号、绿色子像素的信号以及蓝色子像素的信号。如图3C所示，根据一些实施例，由于数据线DL与触控信号线TP以特定方式排序及分配，触控信号线TP可设置于数据线DL-1与数据线DL-3的间，触控信号线TP可设置于数据线DL-2与数据线DL-3的间。
根据一些实施例，数据线DL-1与相邻的数据线DL-2的间的距离D1不同于数据线DL-1与相邻的数据线DL-3的间的距离D2。根据一些实施例，数据线DL-1与数据线DL-2的间的距离D1介于约6微米至约8微米的间(6μm≤距离D1≤8μm)，例如，6.5μm、7μm或7.5μm。根据一些实施例，数据线DL-1与相邻的数据线DL-3的间的距离D2介于约14微米至约18微米的间(14μm≤距离D2≤18μm)，例如，14.5μm、15μm、15.5μm、16μm、16.5μm、17μm或17.5μm。
根据本公开的实施例，前述距离D1指的是，于第一接合区OB1(或第二接合区OB2)中，在与数据线DL-1的延伸方向垂直的方向(例如，附图中的X方向)上，数据线DL-1与相邻的数据线DL-2的间的最小距离。前述距离D2指的是，于第一接合区OB1(或第二接合区OB2)中，在与数据线DL-1的延伸方向垂直的方向(例如，附图中的X方向)上，数据线DL-1与相邻的数据线DL-3的间的最小距离。
再者，根据一些实施例，用以控制像素10P(请参照图1)的其中一者的数据线DL-2与数据线DL-3的间的距离D3不同于用以控制像素10P的另一者的数据线DL-2与数据线DL-3的间的距离D4。换言的，控制不同的像素10P的数据线DL-2与数据线DL-3的间的距离可为不同的。根据一些实施例，控制其中一像素10P的数据线DL-2与数据线DL-3的间的距离D3介于约14微米至约18微米的间(14μm≤距离D3≤18μm)，例如，14.5μm、15μm、15.5μm、16μm、16.5μm、17μm或17.5μm。根据一些实施例，控制另一像素10P的数据线DL-2与数据线DL-3的间的距离D4介于约6微米至约8微米的间(6μm≤距离D4≤8μm)，例如，6.5μm、7μm或7.5μm。
根据本公开的实施例，前述距离D3以及距离D4指的是，于第一接合区OB1(或第二接合区OB2)中，在与数据线DL-2的延伸方向垂直的方向(例如，附图中的X方向)上，数据线DL-2与相邻的数据线DL-3的间的最小距离。
此外，承前述，电子装置10可包含第一导电层(未标示)以及第二导电层(未标示)，第一导电层以及第二导电层可设置于基板100上，且第二导电层设置于第一导电层上方。触控信号线TP以及数据线DL(包含数据线DL-1、数据线DL-2以及数据线DL-3)均属于第一导电层或第二导电层。再者，根据一些实施例，电子装置10可进一步包含设置于第一导电层以及第二导电层的间的绝缘层(未示出)，用以使第一导电层与第二导电层电性绝缘。
根据一些实施例，第一导电层以及第二导电层的材料可包含金属材料、透明导电材料、其它合适的材料或前述的组合，但不限于此。例如，金属材料可包含铜、铝、钼、铟、钌、锡、金、铂、锌、银、钛、铅、镍、钕、铱、铬、镁、钯、锂、前述金属的合金、其它合适的金属材料或前述的组合，但不限于此。例如，透明导电材料例如可包含透明导电氧化物(transparentconductive oxide，TCO)，例如可包含氧化铟锡(indium tin oxide，ITO)、氧化锑锌(antimony zinc oxide，AZO)、氧化锡(tin oxide，SnO)、氧化锌(zinc oxide，ZnO)、氧化铟锌(indium zinc oxide，IZO)、氧化铟镓锌(indium gallium zinc oxide，IGZO)、氧化铟锡锌(indium tin zinc oxide，ITZO)、氧化锑锡(antimony tin oxide，ATO)、其它合适的透明导电材料、或前述的组合，但不限于此。再者，第一导电层的材料可与第二导电层的材料相同或不同。
根据一些实施例，绝缘层的材料可包含有机材料、无机材料、其它合适的材料或前述的组合，但不限于此。例如，无机材料可包含氮化硅、氧化硅、氮氧化硅、氧化铝、其它合适的材料或前述的组合，但不限于此。例如，有机材料可包含环氧树脂(epoxy resins)、硅氧树脂、压克力树脂(acrylic resins)(例如聚甲基丙烯酸甲酯(polymethylmetacrylate，PMMA)、聚亚酰胺(polyimide)、全氟烷氧基烷烃(perfluoroalkoxy alkane，PFA)、其它合适的材料或前述的组合，但不限于此。
根据一些实施例，触控信号线TP设置于数据线DL-2以及数据线DL-3的间，且至少部分的数据线DL-2可属于第一导电层。更具体而言，根据一些实施例，触控信号线TP设置于控制绿色子像素的数据线DL-2以及控制蓝色子像素的数据线DL-3的间，且控制绿色子像素的数据线DL-2可属于第一导电层(也有部分的数据线DL-2属于第二导电层)。
如图3C所示，根据一些实施例，触控信号线TP可横跨多个条数据线DL连接至第一接垫110-1。根据一些实施例，触控信号线TP横跨多个条数据线DL时可形成转折部TR1，转折部TR1具有夹角θ2。根据一些实施例，夹角θ2介于约60度至约150度的间(60度≤夹角θ2≤150度)，例如，90度、110度或130度。
再者，根据一些实施例，部分的第一接垫110-1可并未与触控信号线TP或数据线DL连接，此类第一接垫110-1(标示为第一接垫110-1(DM))可作为虚设接垫(dummy pad)。应理解的是，虽然图3C中未示出出与数据线DL-1、数据线DL-2及数据线DL-3连接的第一接垫110-1，但数据线DL-1、数据线DL-2及数据线DL-3实际上亦分别与第一接垫110-1连接。
接着，请参照图4A至图4C，图4A以及图4B显示根据本公开一些实施例中，电子装置10的局部结构的上视示意图。图4C显示图4B中的区域R4的放大结构示意图。应理解的是，图4A以及图4B仅示出电子装置10的触控信号线TP、数据线DL-1、数据线DL-2及数据线DL-3，以清楚说明它们的布线态样。
如图4A所示，根据一些实施例，触控信号线TP、数据线DL-1、数据线DL-2及数据线DL-3均具有转折部(未标示)，且于基板100的法线方向(例如，附图中的Z方向)上，触控信号线TP可与数据线DL-1以及数据线DL-3部分地重叠。
如图4B所示，根据一些实施例，触控信号线TP与数据线DL-3相邻，触控信号线TP可跨过数据线DL-3且于基板100的法线方向上与数据线DL-2重叠，并且数据线DL-2属于第二导电层。再者，根据一些实施例，触控信号线TP跨过数据线DL-3的部分具有宽度W2，而触控信号线TP未跨过数据线DL-2的部分具有宽度W1，宽度W2可大于宽度W1。换言的，触控信号线TP于跨线区的宽度W2可大于非跨线区的宽度W1。根据一些实施例，宽度W2与宽度W1的差异可介于约0.5微米至约3微米的间(0.5μm≤宽度W2-宽度W1≤3μm)，例如，1μm、1.5μm、2μm或2.5μm。在另一些实施例中，宽度W2可与宽度W1大致上相等，但不以此为限。
值得注意的是，触控信号线TP于跨线区的宽度W2大于非跨线区的宽度W1的配置，可以降低触控信号线TP于跨线区域断裂的风险，改善线路结构的可靠度。
如图4B以及图4C所示，根据一些实施例，触控信号线TP可具有至少两个转折部TR2，且一个转折部TR2可具有转角θ3以及转角θ3’，且转角θ3以及转角θ3’分别介于约30度至约60度的间(30度≤转角≤60度)，例如，35度、40度、45度、50度或55度。再者，根据一些实施例，转折部TR2可具有弧形转角。
值得注意的是，具有转折部TR2的触控信号线TP可以减少尖端放电(coronadischarge)导致的静电放电破坏的发生，改善线路结构的可靠度。
综上所述，根据本公开实施例，提供的电子装置具有以特定布线方式配置的数据线以及触控信号线，例如借由接垫重新排列、数据线以及触控信号线重叠等方式，使数据线以及触控信号线的数量分别与像素匹配，借此缩减扇出区域的布线配置面积，进而减少周边区的面积，实现电子装置的窄边框设计。
虽然本公开的实施例及其优点已公开如上，但应该了解的是，任何本领域技术人员，在不脱离本公开的精神和范围内，当可作更动、替代与润饰。本公开实施例的间的特征只要不违背发明精神或相冲突，均可任意混合搭配使用。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本公开揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开使用。因此，本公开的保护范围包含上述制程、机器、制造、物质组成、装置、方法及步骤。本公开的保护范围当视后附的权利要求范围所界定者为准。本公开的任一实施例或权利要求不须达成本公开所公开的全部目的、优点、特点。

Claims (10)

1.一种电子装置，其特征在于，包括：
一基板，具有一第一接合区以及一第二接合区；
多个第一接垫，设置于该第一接合区中且沿一第一方向排列；
多个第二接垫，设置于该第二接合区中且沿一第二方向排列，且该第一方向与该第二方向的间具有一夹角；
一第一数据线，设置于该基板上且电性连接该多个第一接垫或该多个第二接垫的至少一者；以及
一触控信号线，设置于该基板上且电性连接该多个第一接垫或该多个第二接垫的至少另一者；
其中，该第一数据线与该触控信号线至少部分地重叠。
2.如权利要求1所述的电子装置，其特征在于，其中电性连接该第一数据线的该多个第一接垫的其中一者与电性连接该触控信号线的该多个第一接垫的其中另一者相邻，且电性连接该第一数据线的该多个第一接垫的其中一者的上边缘与电性连接该触控信号线的该多个第一接垫的其中一者的上边缘并未对齐。
3.如权利要求1所述的电子装置，其特征在于，更包括多个像素、一第二数据线以及一第三数据线，该多个像素、该第二数据线以及该第三数据线设置于该基板上，且该多个像素的至少一者包括一红色子像素、一绿色子像素以及一蓝色子像素，其中该第一数据线、该第二数据线以及该第三数据线分别用以控制该红色子像素的信号、该绿色子像素的信号以及该蓝色子像素的信号。
4.如权利要求3所述的电子装置，其特征在于，其中该第一数据线与该第二数据线的间的距离不同于该第二数据线与该第三数据线的间的距离。
5.如权利要求4所述的电子装置，其特征在于，其中该第一数据线与该第二数据线的间的距离介于6微米至8微米的间。
6.如权利要求4所述的电子装置，其特征在于，其中该第二数据线与该第三数据线的间的距离介于14微米至18微米的间。
7.如权利要求3所述的电子装置，其特征在于，其中用以控制该多个像素的其中一者的该第二数据线与该第三数据线的间的第一距离不同于用以控制该多个像素的另一者的该第二数据线与该第三数据线的间的第二距离。
8.如权利要求3所述的电子装置，其特征在于，其中该触控信号线设置于该第二数据线以及该第三数据线的间。
9.如权利要求3所述的电子装置，其特征在于，其中该触控信号线跨过该第三数据线且与该第二数据线重叠。
10.如权利要求3所述的电子装置，其特征在于，其中该触控信号线跨过该第三数据线的部分的宽度大于未跨过该第三数据线的部分的宽度。
CN202210250413.XA 2022-03-15 2022-03-15 电子装置 Pending CN116795174A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210250413.XA CN116795174A (zh) 2022-03-15 2022-03-15 电子装置
TW111138011A TWI830424B (zh) 2022-03-15 2022-10-06 電子裝置
US18/164,005 US20230299091A1 (en) 2022-03-15 2023-02-03 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210250413.XA CN116795174A (zh) 2022-03-15 2022-03-15 电子装置

Publications (1)

Publication Number Publication Date
CN116795174A true CN116795174A (zh) 2023-09-22

Family

ID=88033224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210250413.XA Pending CN116795174A (zh) 2022-03-15 2022-03-15 电子装置

Country Status (3)

Country Link
US (1) US20230299091A1 (zh)
CN (1) CN116795174A (zh)
TW (1) TWI830424B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM524953U (zh) * 2016-02-03 2016-07-01 Emerging Display Tech Corp 觸控面板邊框的堆疊式線路結構
CN110989233B (zh) * 2019-12-20 2022-09-30 厦门天马微电子有限公司 显示面板及显示装置
CN113363281A (zh) * 2020-03-05 2021-09-07 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
TW202338584A (zh) 2023-10-01
US20230299091A1 (en) 2023-09-21
TWI830424B (zh) 2024-01-21

Similar Documents

Publication Publication Date Title
US11580912B2 (en) Display device
CN110660322B (zh) 显示装置
US11460948B2 (en) Touch panel and preparation method thereof, and display apparatus
CN110737348B (zh) 具有触摸传感器的显示设备
US11762502B2 (en) Electronic device
US20060232738A1 (en) Active-matrix display panel
US11322489B2 (en) Tiled display device
WO2017022620A1 (ja) アクティブマトリクス基板及び表示パネル
CN113010048A (zh) 显示设备
CN113345931A (zh) 显示装置
US20220330430A1 (en) Bonding pad structure
CN116795174A (zh) 电子装置
KR101883152B1 (ko) 반도체 장치
CN111831173A (zh) 触控显示面板
US20230215782A1 (en) Electronic device
US20230225052A1 (en) Connection structure and electronic device
US11516919B2 (en) Display device
CN218649159U (zh) 显示设备
US20230378096A1 (en) Electronic device
EP3869925A1 (en) Display device
US20240090282A1 (en) Display device and method of providing the same
KR20230094571A (ko) 표시 장치
KR20230103248A (ko) 표시 장치
KR20220141948A (ko) 표시 장치
CN118173607A (zh) 电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination