CN116780920A - 一种负电压比较电路 - Google Patents
一种负电压比较电路 Download PDFInfo
- Publication number
- CN116780920A CN116780920A CN202311069526.0A CN202311069526A CN116780920A CN 116780920 A CN116780920 A CN 116780920A CN 202311069526 A CN202311069526 A CN 202311069526A CN 116780920 A CN116780920 A CN 116780920A
- Authority
- CN
- China
- Prior art keywords
- mos tube
- mos
- electrically connected
- electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 28
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- DGLFSNZWRYADFC-UHFFFAOYSA-N chembl2334586 Chemical compound C1CCC2=CN=C(N)N=C2C2=C1NC1=CC=C(C#CC(C)(O)C)C=C12 DGLFSNZWRYADFC-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 102220101353 rs61735044 Human genes 0.000 description 1
- 102220208211 rs767215118 Human genes 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及电压比较技术领域，公开了一种负电压比较电路，包括向MOS管NM1、MOS管NM2和MOS管NM12提供偏置电流的偏置电流产生单元；MOS管NM2的源极用于输入检测电压，MOS管NM2的漏极与MOS管NM12的栅极电连接；MOS管NM12的源极接地；MOS管NM1的源极与温度补偿单元电连接；MOS管NM12的漏极与第一信号处理单元电连接；本发明在使用时通过MOS管NM1和温度补偿单元可以设置比较电压，而通过判断比较电压与检测电压的大小可以控制MOS管NM12的通断，控制MOS管NM12的通断可以决定MOS管NM12的漏极是否为低电平状态，而通过检测MOS管NM12的漏极电平状态可以判断检测电压是否小于比较点电压，无需引入额外的参考电压产生电路和负电源电路，从而节省了芯片面积和成本。
Description
技术领域
本发明涉及同步整流技术领域，具体涉及一种负电压比较电路。
背景技术
在开关电源控制领域，为提高转换效率，通常采用同步整流控制技术替代肖特基二极管进行整流。其中同步整流控制技在控制同步整流MOSFET的开启时需要对同步整流MOSFET的漏源电压VDS进行采样，当漏源电压VDS低于某一设定电压（例如-240mV）后，同步整流控制芯片输出开启信号开启同步整流MOSFET，在此之前，续流由同步整流MOSFET的体二极管进行，由于同步整流MOSFET的体二极管的压降在600mV左右，所以通过体二极管续流的时间越短越好，因此，需要设计一种又能进行负电压比较，又具有快速响应速度的比较器电路。
目前，负电压比较一般有三种方法：
1、将负电压信号转化为正电压信号，再使用传统比较器进行比较；
2、使用全差分比较器直接对负电压进行比较；
3、比较器的输入差分对人为加入偏移量，通过改变比较器的失调电压进行电压比较。
其中第一种和第二种方法需要多引入一路参考电压，尤其是第二种方法需要引入负电源电压和负参考电压，这样就需要额外的参考电压产生电路；第三种通过改变失调电压的方法在集成电路制造过程中无法精确把控其失调量，在大规模生产时无法具有较好的参数一致性。与此同时，上面三种比较方式如果采用传统的比较器电路结构又无法做到极高的响应速度和极短的延时，若采用高速比较器又会增加功耗和芯片面积。
发明内容
鉴于背景技术的不足，本发明是提供了一种负电压比较电路，所述解决的技术问题是现有负电压比较电路需要额外的参考电压产生电路，在增加失调量时不能保证参数一致性。
为解决以上技术问题，本发明提供了如下技术方案：一种负电压比较电路，包括
MOS管NM1、MOS管NM2和MOS管NM12；所述MOS管NM1的漏极分别与MOS管NM1的栅极和MOS管NM2的栅极电连接；MOS管NM2的源极用于输入比较电压，MOS管NM2的漏极与MOS管NM12的栅极电连接；MOS管NM12的源极接地；
偏置电流产生单元，分别向MOS管NM1、MOS管NM2和MOS管NM12提供偏置电流；
温度补偿单元，与所述MOS管NM1的源极电连接，基于偏置电流产生单元向MOS管NM12提供的偏置电流产生用于温度补偿的压降；
第一信号处理单元，用于降低输入信号的振荡，包括输入端和输出端，所述输入端与所述MOS管NM12的漏极电连接，所述输出端输出处理后的信号。
在某种实施方式中，所述第一信号处理单元包括施密特触发器SMIT，所述施密特触发器SMIT的输入端与所述MOS管NM12的漏极电连接，所述施密特触发器SMIT的输出端输出处理后的信号。
在某种实施方式中，所述温度补偿单元包括正温度系数的电阻R1，所述MOS管NM1的源极通过电阻R1接地。
在某种实施方式中，本发明还包括分流单元，所述分流单元与所述MOS管NM1的漏极电连接，在所述第一信号处理单元输出低电平状态的信号时产生旁支电流，所述旁支电流由所述偏置电流产生单元提供，且小于偏置电流产生单元向MOS管NM1提供的偏置电流。
在某种实施方式中，所述分流单元包括第二信号处理单元和MOS管NM5，所述第二信号处理单元的输入端与所述第一信号处理单元的输出端电连接，对输入的信号进行反相，所述第二信号处理单元的输出端与MOS管NM5的栅极电连接，所述MOS管NM5的漏极与MOS管NM1的漏极电连接，所述MOS管NM5的源极与偏置电流产生单元电连接。
在某种实施方式中，所述第二信号处理单元包括反相器，所述第一信号处理单元的输出端通过所述反相器与所述MOS管NM5的栅极电连接。
在某种实施方式中，所述偏置电流产生单元包括第一电流镜、第二电流镜、第三电流镜和第四电流镜；
所述第一电流镜包括第一主支路和分别复制流过所述第一主支路电流的第二从支路、第三从支路和第四从支路；所述第二电流镜包括第五主支路和复制流过所述第五主支路电流的第五从支路；所述第三电流镜包括第六主支路和复制流过第六主支路电流的第六从支路；所述第四电流镜包括第七主支路和复制流过第七主支路电流的第七从支路；
所述MOS管NM5的源极与所述第二从支路电连接；所述第五主支路与第三从支路电连接，所述第五从支路与所述MOS管NM1的漏极电连接，向MOS管NM1的漏极提供偏置电流I8；
所述第六主支路与第四从支路电连接，所述第六从支路与所述MOS管NM12的漏极电连接，向MOS管NM12的漏极提供偏置电流I13；
所述第七从支路与所述MOS管NM2的漏极电连接，向所述MOS管NM2的漏极提供偏置电流I1。
在某种实施方式中，所述第一主支路产生的偏置电流I1与第七主支路产生的偏置电流I10相同；所述第二从支路、第三从支路和第四从支路均等比例复制偏置电流I1，分别产生偏置电流I2、偏置电流I4和偏置电流I6；所述第五从支路按照两倍比例复制偏置电流I4，产生偏置电流I8；所述第六从支路等比例复制偏置电流I6，产生偏置电流I13；所述第七从支路按照两倍比例复制偏置电流I10，产生偏置电流I11。
在某种实施方式中，所述第一主支路包括电流源IS1、MOS管NM3和MOS管NM4；所述第二从支路包括MOS管NM6和MOS管NM7；所述第三从支路包括MOS管NM8和MOS管NM9；所述第四从支路包括MOS管NM10和MOS管NM11；
所述电流源IS1分别与MOS管NM3的漏极、MOS管NM3的栅极、MOS管NM6的栅极、MOS管NM8的栅极和MOS管NM10的栅极电连接，所述MOS管NM3的源极分别与MOS管NM4的漏极、MOS管NM4的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极电连接；MOS管NM6的漏极与MOS管NM5的源极电连接；MOS管NM6的源极与MOS管NM7的漏极电连接；MOS管NM8的源极与MOS管NM9的漏极电连接；MOS管NM10的源极与MOS管NM11的漏极电连接；MOS管NM4的源极、MOS管NM7的源极、MOS管NM9的源极和MOS管NM11的源极均接地；
所述第五主支路包括MOS管PM3和MOS管PM4；所述第五从支路包括MOS管PM1和MOS管PM2；
所述MOS管PM3的源极与MOS管PM1的源极电连接，MOS管PM3的栅极分别与MOS管PM3的漏极、MOS管PM1的栅极和MOS管PM4的源极电连接；MOS管PM4的栅极分别与MOS管PM2的栅极、MOS管PM4的漏极和MOS管NM8的漏极电连接；MOS管PM2的漏极与MOS管NM1的漏极电连接；
所述第六主支路包括MOS管PM9和MOS管PM10，所述第六从支路包括MOS管PM11和MOS管PM12；
所述MOS管PM9的源极与MOS管PM11的源极电连接；MOS管PM9的栅极分别与MOS管PM11的栅极、MOS管PM9的漏极和MOS管PM10的源极电连接；MOS管PM10的栅极分别与MOS管PM12的栅极、MOS管PM10的漏极和MOS管NM10的漏极电连接；MOS管PM11的漏极与MOS管PM12的源极电连接；MOS管PM12的漏极与MOS管NM12的漏极电连接；
所述第七主支路包括MOS管PM5、MOS管PM6和电流源IS2，所述第七从支路包括MOS管PM7和MOS管PM8；
所述MOS管PM5的源极与MOS管PM7的源极电连接；MOS管PM5的栅极分别与MOS管PM7的栅极、MOS管PM5的漏极和MOS管PM6的源极电连接；MOS管PM6的栅极分别与MOS管PM8的栅极、MOS管PM6的漏极和电流源IS2电连接；MOS管PM7的漏极与MOS管PM8的源极电连接；MOS管PM8的漏极与MOS管NM2的漏极电连接。
在某种实施方式中，本发明包括N个MOS管NM1，N为大于1的正整数，MOS管N1的尺寸与MOS管NM2的尺寸相同，N个MOS管MN1的源极互相电连接，N个MOS管MN1的栅极互相电连接，N个MOS管MN1的漏极互相电连接。
本发明与现有技术相比所具有的有益效果是：本发明在实际使用时通过MOS管NM1和温度补偿单元可以设置比较电压，而通过比较电压与检测电压的大小可以控制MOS管NM12的通断，而通过控制MOS管NM12的通断可以决定MOS管NM12的漏极是否为低电平状态，而通过检测MOS管NM12的漏极电平状态可以判断检测电压是否小于比较点电压，无需引入额外的参考电压产生电路和负电源电路，从而节省了芯片面积和成本；另外MOS管NM2用于共栅放大，MOS管NM12用于共源放大，MOS管NM2和MOS管NM12形成的两级放大电路能使本发明具备高增益和高响应速度。
附图说明
图1为实施例中的本发明的电路图；
图2为本发明的输入信号比较点跟随温度的仿真图；
图3为本发明的输入输出的仿真图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示，一种负电压比较电路，包括MOS管NM1、MOS管NM2和MOS管NM12；MOS管NM1的漏极分别与MOS管NM1的栅极和MOS管NM2的栅极电连接；MOS管NM2的源极用于输入比较电压，MOS管NM2的漏极与MOS管NM12的栅极电连接；MOS管NM12的源极接地；
偏置电流产生单元，分别向MOS管NM1、MOS管NM2和MOS管NM12提供偏置电流，包括第一电流镜1、第二电流镜2、第三电流镜3和第四电流镜4；
温度补偿单元6，与MOS管NM1的源极电连接，基于偏置电流产生单元向MOS管NM12提供的偏置电流产生压降；
第一信号处理单元5，用于降低输入信号的振荡，包括输入端和输出端VOUT，输入端与MOS管NM12的漏极电连接，输出端输出处理后的信号。
在实际使用时，本发明通过MOS管NM1和温度补偿单元6可以设置比较电压，而通过比较电压与检测电压的大小可以控制MOS管NM12的通断，而通过控制MOS管NM12的通断可以决定MOS管NM12的漏极是否为低电平状态，而通过检测MOS管NM12的漏极电平状态可以判断检测电压是否小于比较点电压，无需引入额外的参考电压产生电路和负电源电路，从而节省了芯片面积和成本；另外MOS管NM2用于共栅放大，MOS管NM12用于共源放大，MOS管NM2和MOS管NM12形成的两级放大电路能使本发明具备高增益和高响应速度。
具体地，本实施例中，第一信号处理单元5包括施密特触发器SMIT，施密特触发器SMIT的输入端与MOS管NM12的漏极电连接，施密特触发器SMIT的输出端输出处理后的信号。在实际使用时，通过施密特触发器SMIT可以降低本发明最终输出信号的振荡，确保输出信号稳定。
具体地，本实施例中，温度补偿单元6包括正温度系数的电阻R1，MOS管NM1的源极通过电阻R1接地。在实际使用时，通过引入正稳定系数的电阻R1，可以让本发明在无带隙基准电路的情况下也可具有很低的温度系数。
具体地，本实施例中，本发明还包括分流单元7，分流单元7与MOS管NM1的漏极电连接，在第一信号处理单元输出低电平状态的信号时产生旁支电流，旁支电流由偏置电流产生单元提供，且小于偏置电流产生单元向MOS管NM1提供的偏置电流。
其中，分流单元7包括第二信号处理单元和MOS管NM5，第二信号处理单元的输入端与第一信号处理单元6的输出端电连接，对输入的信号进行反相，第二信号处理单元的输出端与MOS管NM5的栅极电连接，MOS管NM5的漏极与MOS管NM1的漏极电连接，MOS管NM5的源极与偏置电流产生单元电连接。具体地，第二信号处理单元包括反相器INV，第一信号处理单元的输出端通过反相器INV与MOS管NM5的栅极电连接。
具体地，本实施例中，第一电流镜1包括第一主支路10和分别复制流过第一主支路10电流的第二从支路11、第三从支路12和第四从支路13；第二电流镜2包括第五主支路20和复制流过第五主支路20电流的第五从支路21；第三电流镜3包括第六主支路30和复制流过第六主支路30电流的第六从支路31；第四电流镜4包括第七主支路40和复制流过第七主支路40电流的第七从支路41；
MOS管NM5的源极与第二从支路11电连接；第五主支路20与第三从支路12电连接，第五从支路21与MOS管NM1的漏极电连接，向MOS管NM1的漏极提供偏置电流I8；
第六主支路30与第四从支路13电连接，第六从支路31与MOS管NM12的漏极电连接，向MOS管NM12的漏极提供偏置电流I13；
第七从支路41与MOS管NM2的漏极电连接，向MOS管NM2的漏极提供偏置电流I1。
本实施例中，在进行电流复制时，第一主支路10产生的偏置电流I1与第七主支路40产生的偏置电流I10相同；第二从支路11、第三从支路12和第四从支路13均等比例复制偏置电流I1，分别产生偏置电流I2、偏置电流I4和偏置电流I6；第五从支路21按照两倍比例复制偏置电流I4，产生偏置电流I8；第六从支路31等比例复制偏置电流I6，产生偏置电流I13；第七从支路41按照两倍比例复制偏置电流I10，产生偏置电流I11。
具体地，第一主支路10包括电流源I1、MOS管NM3和MOS管NM4；第二从支路11包括MOS管NM6和MOS管NM7；第三从支路12包括MOS管NM8和MOS管NM9；第四从支路13包括MOS管NM10和MOS管NM11；
电流源I1分别与MOS管NM3的漏极、MOS管NM3的栅极、MOS管NM6的栅极、MOS管NM8的栅极和MOS管NM10的栅极电连接，MOS管NM3的源极分别与MOS管NM4的漏极、MOS管NM4的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极电连接；MOS管NM6的漏极与MOS管NM5的源极电连接；MOS管NM6的源极与MOS管NM7的漏极电连接；MOS管NM8的源极与MOS管NM9的漏极电连接；MOS管NM10的源极与MOS管NM11的漏极电连接；MOS管NM4的源极、MOS管NM7的源极、MOS管NM9的源极和MOS管NM11的源极均接地；
第五主支路20包括MOS管PM3和MOS管PM4；第五从支路21包括MOS管PM1和MOS管PM2；
MOS管PM3的源极与MOS管PM1的源极电连接，MOS管PM3的栅极分别与MOS管PM3的漏极、MOS管PM1的栅极和MOS管PM4的源极电连接；MOS管PM4的栅极分别与MOS管PM2的栅极、MOS管PM4的漏极和MOS管NM8的漏极电连接；MOS管PM2的漏极与MOS管NM1的漏极电连接；
第六主支路30包括MOS管PM9和MOS管PM10，第六从支路31包括MOS管PM11和MOS管PM12；
MOS管PM9的源极与MOS管PM11的源极电连接；MOS管PM9的栅极分别与MOS管PM11的栅极、MOS管PM9的漏极和MOS管PM10的源极电连接；MOS管PM10的栅极分别与MOS管PM12的栅极、MOS管PM10的漏极和MOS管NM10的漏极电连接；MOS管PM11的漏极与MOS管PM12的源极电连接；MOS管PM12的漏极与MOS管NM12的漏极电连接；
第七主支路40包括MOS管PM5、MOS管PM6和电流源I2，第七从支路41包括MOS管PM7和MOS管PM8；
MOS管PM5的源极与MOS管PM7的源极电连接；MOS管PM5的栅极分别与MOS管PM7的栅极、MOS管PM5的漏极和MOS管PM6的源极电连接；MOS管PM6的栅极分别与MOS管PM8的栅极、MOS管PM6的漏极和电流源I2电连接；MOS管PM7的漏极与MOS管PM8的源极电连接；MOS管PM8的漏极与MOS管NM2的漏极电连接。另外电源端VDD用于接入电源。
其中，MOS管NM1到MOS管NM12均为NMOS管，MOS管PM1到MOS管PM12均为PMOS管；电流源IS1的电流与电流源IS2的电流相同；MOS管NM1的尺寸与MOS管NM2的尺寸相同，在实际使用时可以增加MOS管NM1的个数来设置MOS管NM2的栅极电压大小，因此在某种实施方式中，本发明包括n个MOS管NM1，n为正整数，MOS管N1的尺寸与MOS管NM2的尺寸相同，N个MOS管NM1依次串联，首端MOS管NM1的栅极与MOS管NM2的栅极电连接，末端MOS管NM1的源极与温度补偿单元电连接，单个MOS管NM1的漏极与自身的栅极电连接；MOS管PM1的尺寸与MOS管PM3的尺寸相同，但是个数是MOS管PM3的两倍，MOS管P7的尺寸与MOS管PM5的尺寸相同，但个数是MOS管PM5的两倍。因此整个电路中的电流大小关系如下：Isource1=Isource2=I1=I2=I4=I6=（1/2）I8=I9=I10=（1/2）I11=I12=I13其中Isource1是电流源IS1的电流大小，Isource2是电流源IS2的电流大小。
对图1所示电路的工作原理如下：
假设电压VIN从低上升时使得输出端VOUT的输出电压OUT翻转的值为VCMP_rise，电压VIN从高电平下降时使得输出电压OUT翻转的值为VCMP_fall。
MOS管NM2的栅极电压VA与MOS管NM1的栅极电压相连，不随电压VIN的变化而变化，是一个固定值。
MOS管NM2与MOS管PM7和MOS管PM8组成的电流镜共同组成单极共栅级放大器，为本发明的第一级放大电路；MOS管NM2的源极是输入端口，MOS管NM2的漏端是共栅级放大电路的输出端，连接到MOS管NM12的栅极。
MOS管NM12与MOS管PM11和MOS管PM12组成的电流镜共同组成共源级放大器，MOS管NM12的漏极电压VC是共源级放大器的输出，连接到施密特触发器SMIT的输入端，施密特触发器SMIT的输出端即为本发明的输出端。同时，施密特触发器SMIT的输出还连到了反相器INV的输入端，反相器INV的输出端与MOS管NM5的栅极相连，当反相器INV1输出高电平，MOS管NM5打开，MOS管NM7所在支路会从MOS管PM1所在支路抽取一半电流，从而使得流经MOS管NM1的偏置电流I3减半。
当电压VIN初始电压很低的时候，MOS管NM2的源端电压也就很低，由于MOS管NM2的栅极电位固定，MOS管NM2的VGS由源端电压决定，此时MOS管NM2完全打开，MOS管NM2的漏极电压VA为低电平，流过MOS管NM2的电流由MOS管PM7提供，为偏置电流I11。由于电压VA为低电平，MOS管NM12关断，电压VC为高电平，从而经过施密特触发器SMIT后，输出电压OUT也为高电平，反相器INV的输出为低电平，MOS管NM5关断，MOS管NM7所在支路不从MOS管PM1所在支路抽取电流，MOS管NM1流过的电流I3=I8=2*I9=2*I4=2*I1。
当电压VIN上升，MOS管NM2的VGS电压减小，当MOS管NM2的VGS的电压无法维持流过MOS管NM2的电流I5与I11相等时，此时的电压VIN就是上升沿比较点电压VCMP_rise，这个时候MOS管NM2关断，电压VB从低电平变为高电平。电压VC变为低电平，输出电压OUT变为低电平，反相器INV的输出变为高电平，MOS管NM5打开，MOS管NM7所在支路电流I2=1/2*I8，从MOS管PM1所在支路抽取一半电流，此时，流过MOS管NM1的电流I3为1/2*I8=I1。流经MOS管NM1的电流减半，MOS管NM1的VGS相应减小，MOS管NM1所在支路中电阻R1两端电压也随着电流的减半而减半。由于电压VA为MOS管NM1的VGS电压与电阻R1两端电压之和，因此在输出电压OUT从高电平变为低电平之后电压VA会降低，MOS管NM2的栅极电压降低后，电压VIN需要降低到更低的值才能使MOS管NM2的VGS足够大以开启MOS管NM2。同样的，输出电压OUT再次翻转时从低电平变为高电平的电压VIN为VCMP_fall，这样就完成了整个电压比较过程。之所以电压VIN上升和下降设计的不一样是为了防止在比较点附近输出电压OUT出现震荡。VCMP_fall和VCMP_rise的差值为比较电路的迟滞电压。
其中，本发明的输入信号比较点跟随温度的仿真图如图2所示，通过电阻R1可以对比较点进行温度补偿，本发明的输入的电压VIN和输出电压OUT的仿真图如图3所示，电压VIN和输出电压OUT共用同一个横坐标。
下面依据理论来推到电压VIN由低变高时的VCMP_rise值，具体如下：
根据MOS管的电流公式，MOS管NM1和MOS管NM2的电流INM1和INM2分别为：
其中是电子的迁移率，COX是单位面积的栅氧化层电容，n是MOS管NM1的并联个数，W是MOS管的栅宽，L是MOS管的栅长，VTH1是MOS管NM1得到阈值电压，VTH2是MOS管NM2的阈值电压 ；
因此，MOS管NM1和MOS管NM2的栅源电压VGS1和VGS2分别为：
电压VIN很低时，MOS管NM5关断，MOS管NM7所在支路不抽取电流。NM1的栅极电压VA为；
由于MOS管NM1和MOS管NM2的栅极相连，此时，MOS管NM2的栅极电压与上式相同，可以得到：
将VGS2的基本公式带入上式得到：
在输出电压OUT的翻转点，流过MOS管NM2的电流正好是I11所能提供的电流，该电流与流过MOS管NM1的电流正好相等。可以得到：
由于MOS管NM1和MOS管NM2采用相同工艺制作且单个管子尺寸相同，这两个管子的阈值电压VTH1和VTH2也相同的。根据这两个方程可以解得：
根据上个公式可以得到，可以依据电阻R1和MOS管NM1的个数可以设置电压VIN由低变高时的VCMP_rise值的大小，省去了额外的参考电压产生电路和负电源电路，节省了芯片面积和成本。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (10)
1.一种负电压比较电路，其特征在于，包括
MOS管NM1、MOS管NM2和MOS管NM12；所述MOS管NM1的漏极分别与MOS管NM1的栅极和MOS管NM2的栅极电连接；MOS管NM2的源极用于输入检测电压，MOS管NM2的漏极与MOS管NM12的栅极电连接；MOS管NM12的源极接地；
偏置电流产生单元，分别向MOS管NM1、MOS管NM2和MOS管NM12提供偏置电流；
温度补偿单元，与所述MOS管NM1的源极电连接，基于偏置电流产生单元向MOS管NM12提供的偏置电流产生用于温度补偿的压降；
第一信号处理单元，用于降低输入信号的振荡，包括输入端和输出端，所述输入端与所述MOS管NM12的漏极电连接，所述输出端输出处理后的信号。
2.根据权利要求1所述的一种负电压比较电路，其特征在于，所述第一信号处理单元包括施密特触发器SMIT，所述施密特触发器SMIT的输入端与所述MOS管NM12的漏极电连接，所述施密特触发器SMIT的输出端输出处理后的信号。
3.根据权利要求1所述的一种负电压比较电路，其特征在于，所述温度补偿单元包括正温度系数的电阻R1，所述MOS管NM1的源极通过电阻R1接地。
4.根据权利要求1-3任一项所述的一种负电压比较电路，其特征在于，还包括分流单元，所述分流单元与所述MOS管NM1的漏极电连接，在所述第一信号处理单元输出低电平状态的信号时产生旁支电流，所述旁支电流由所述偏置电流产生单元提供，且小于偏置电流产生单元向MOS管NM1提供的偏置电流。
5.根据权利要求4所述的一种负电压比较电路，其特征在于，所述分流单元包括第二信号处理单元和MOS管NM5，所述第二信号处理单元的输入端与所述第一信号处理单元的输出端电连接，对输入的信号进行反相，所述第二信号处理单元的输出端与MOS管NM5的栅极电连接，所述MOS管NM5的漏极与MOS管NM1的漏极电连接，所述MOS管NM5的源极与偏置电流产生单元电连接。
6.根据权利要求5所述的一种负电压比较电路，其特征在于，所述第二信号处理单元包括反相器，所述第一信号处理单元的输出端通过所述反相器与所述MOS管NM5的栅极电连接。
7.根据权利要求5所述的一种负电压比较电路，其特征在于，所述偏置电流产生单元包括第一电流镜、第二电流镜、第三电流镜和第四电流镜；
所述第一电流镜包括第一主支路和分别复制流过所述第一主支路电流的第二从支路、第三从支路和第四从支路；所述第二电流镜包括第五主支路和复制流过所述第五主支路电流的第五从支路；所述第三电流镜包括第六主支路和复制流过第六主支路电流的第六从支路；所述第四电流镜包括第七主支路和复制流过第七主支路电流的第七从支路；
所述MOS管NM5的源极与所述第二从支路电连接；所述第五主支路与第三从支路电连接，所述第五从支路与所述MOS管NM1的漏极电连接，向MOS管NM1的漏极提供偏置电流I8；
所述第六主支路与第四从支路电连接，所述第六从支路与所述MOS管NM12的漏极电连接，向MOS管NM12的漏极提供偏置电流I13；
所述第七从支路与所述MOS管NM2的漏极电连接，向所述MOS管NM2的漏极提供偏置电流I11。
8.根据权利要求7所述的一种负电压比较电路，其特征在于，所述第一主支路产生的偏置电流I1与第七主支路产生的偏置电流I10相同；所述第二从支路、第三从支路和第四从支路均等比例复制偏置电流I1，分别产生偏置电流I2、偏置电流I4和偏置电流I6；所述第五从支路按照两倍比例复制偏置电流I4，产生偏置电流I8；所述第六从支路等比例复制偏置电流I6，产生偏置电流I13；所述第七从支路按照两倍比例复制偏置电流I10，产生偏置电流I11。
9.根据权利要求8所述的一种负电压比较电路，其特征在于，所述第一主支路包括电流源IS1、MOS管NM3和MOS管NM4；所述第二从支路包括MOS管NM6和MOS管NM7；所述第三从支路包括MOS管NM8和MOS管NM9；所述第四从支路包括MOS管NM10和MOS管NM11；
所述电流源IS1分别与MOS管NM3的漏极、MOS管NM3的栅极、MOS管NM6的栅极、MOS管NM8的栅极和MOS管NM10的栅极电连接，所述MOS管NM3的源极分别与MOS管NM4的漏极、MOS管NM4的栅极、MOS管NM7的栅极、MOS管NM9的栅极和MOS管NM11的栅极电连接；MOS管NM6的漏极与MOS管NM5的源极电连接；MOS管NM6的源极与MOS管NM7的漏极电连接；MOS管NM8的源极与MOS管NM9的漏极电连接；MOS管NM10的源极与MOS管NM11的漏极电连接；MOS管NM4的源极、MOS管NM7的源极、MOS管NM9的源极和MOS管NM11的源极均接地；
所述第五主支路包括MOS管PM3和MOS管PM4；所述第五从支路包括MOS管PM1和MOS管PM2；
所述MOS管PM3的源极与MOS管PM1的源极电连接，MOS管PM3的栅极分别与MOS管PM3的漏极、MOS管PM1的栅极和MOS管PM4的源极电连接；MOS管PM4的栅极分别与MOS管PM2的栅极、MOS管PM4的漏极和MOS管NM8的漏极电连接；MOS管PM2的漏极与MOS管NM1的漏极电连接；
所述第六主支路包括MOS管PM9和MOS管PM10，所述第六从支路包括MOS管PM11和MOS管PM12；
所述MOS管PM9的源极与MOS管PM11的源极电连接；MOS管PM9的栅极分别与MOS管PM11的栅极、MOS管PM9的漏极和MOS管PM10的源极电连接；MOS管PM10的栅极分别与MOS管PM12的栅极、MOS管PM10的漏极和MOS管NM10的漏极电连接；MOS管PM11的漏极与MOS管PM12的源极电连接；MOS管PM12的漏极与MOS管NM12的漏极电连接；
所述第七主支路包括MOS管PM5、MOS管PM6和电流源IS2，所述第七从支路包括MOS管PM7和MOS管PM8；
所述MOS管PM5的源极与MOS管PM7的源极电连接；MOS管PM5的栅极分别与MOS管PM7的栅极、MOS管PM5的漏极和MOS管PM6的源极电连接；MOS管PM6的栅极分别与MOS管PM8的栅极、MOS管PM6的漏极和电流源IS2电连接；MOS管PM7的漏极与MOS管PM8的源极电连接；MOS管PM8的漏极与MOS管NM2的漏极电连接。
10.根据权利要求1所述的一种负电压比较电路，其特征在于，包括N个MOS管NM1，N为大于1的正整数，MOS管N1的尺寸与MOS管NM2的尺寸相同，N个MOS管MN1的源极互相电连接，N个MOS管MN1的栅极互相电连接，N个MOS管MN1的漏极互相电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311069526.0A CN116780920B (zh) | 2023-08-24 | 2023-08-24 | 一种负电压比较电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311069526.0A CN116780920B (zh) | 2023-08-24 | 2023-08-24 | 一种负电压比较电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116780920A true CN116780920A (zh) | 2023-09-19 |
| CN116780920B CN116780920B (zh) | 2023-11-03 |
Family
ID=87986373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311069526.0A Active CN116780920B (zh) | 2023-08-24 | 2023-08-24 | 一种负电压比较电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116780920B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108566085A (zh) * | 2018-02-07 | 2018-09-21 | 成都科成创芯科技有限公司 | 一种新型高压器件控制电路的负电源产生电路 |
| CN108710400A (zh) * | 2018-06-04 | 2018-10-26 | 电子科技大学 | 一种可用于负电压输出的使能电路 |
| CN111711172A (zh) * | 2020-06-22 | 2020-09-25 | 电子科技大学 | 一种超低功耗的欠压保护电路 |
| CN214335582U (zh) * | 2021-03-29 | 2021-10-01 | 苏州大学 | 用于低功耗芯片的过温保护电路 |
-
2023
- 2023-08-24 CN CN202311069526.0A patent/CN116780920B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108566085A (zh) * | 2018-02-07 | 2018-09-21 | 成都科成创芯科技有限公司 | 一种新型高压器件控制电路的负电源产生电路 |
| CN108710400A (zh) * | 2018-06-04 | 2018-10-26 | 电子科技大学 | 一种可用于负电压输出的使能电路 |
| CN111711172A (zh) * | 2020-06-22 | 2020-09-25 | 电子科技大学 | 一种超低功耗的欠压保护电路 |
| CN214335582U (zh) * | 2021-03-29 | 2021-10-01 | 苏州大学 | 用于低功耗芯片的过温保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116780920B (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105974989B (zh) | 一种基于亚阈值的低功耗全cmos基准源电路 | |
| CN102411391B (zh) | 一种cmos分段高阶温度补偿的亚阈值基准电压源 | |
| CN108845175B (zh) | 一种工作在亚阈区的高精度电流检测电路 | |
| CN101004618A (zh) | Cmos基准源电路 | |
| CN103412596B (zh) | 一种基准电压源 | |
| CN105867518A (zh) | 一种有效抑制电源电压影响的电流镜 | |
| CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN111026221A (zh) | 一种工作在低电源电压下的电压基准电路 | |
| CN110825156A (zh) | 一种应用于低功耗带隙基准的启动电路 | |
| CN214335582U (zh) | 用于低功耗芯片的过温保护电路 | |
| CN116780920B (zh) | 一种负电压比较电路 | |
| CN110879625B (zh) | 一种超低线性灵敏度的cmos电压基准电路 | |
| CN113054620B (zh) | 一种低功耗芯片的欠压保护电路 | |
| CN202102329U (zh) | 一种cmos分段高阶温度补偿的亚阈值基准电压源 | |
| CN103645765B (zh) | 一种用于高压功率mosfet电路中的高压大电流控制电路 | |
| CN113296571B (zh) | 基准电压源电路 | |
| CN113625819A (zh) | 一种低温漂系数的高性能基准电压源 | |
| CN110501548B (zh) | 一种用于mcu的微功耗低电压检测电路 | |
| CN108170198B (zh) | 一种温度补偿的电流产生电路 | |
| CN205750620U (zh) | 有效抑制电源电压影响的电流镜 | |
| CN215526491U (zh) | 一种低温漂系数的高性能基准电压源 | |
| CN217360648U (zh) | 一种应用在模拟集成芯片的低温漂基准电流源电路 | |
| CN111367352B (zh) | 一种确定mos管源漏饱和电压的电路及其操作方法 | |
| CN218273198U (zh) | Cmos温度传感器电路 | |
| CN220553109U (zh) | 一种温度系数可调的低功耗基准电流源生成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |