CN116779688A - 一种具有结型p+保护的沟槽结构的碳化硅肖特基二极管及制作方法 - Google Patents
一种具有结型p+保护的沟槽结构的碳化硅肖特基二极管及制作方法 Download PDFInfo
- Publication number
- CN116779688A CN116779688A CN202310939283.5A CN202310939283A CN116779688A CN 116779688 A CN116779688 A CN 116779688A CN 202310939283 A CN202310939283 A CN 202310939283A CN 116779688 A CN116779688 A CN 116779688A
- Authority
- CN
- China
- Prior art keywords
- layer
- schottky diode
- groove
- silicon carbide
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 230000005684 electric field Effects 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 230000007547 defect Effects 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910001425 magnesium ion Inorganic materials 0.000 claims description 3
- 239000000395 magnesium oxide Substances 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 description 14
- 239000000243 solution Substances 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管及制作方法，包括电极金属层、肖特基单元、沟槽MOS单元和P+型保护环，本发明在沟槽内设置有填充导电多晶硅、氧化物介电层、绝缘多晶硅层构成的三明治结构，保持了沟槽侧壁的MOS结构，也在沟槽内部形成了类MOS的平行板电容结构，大大平缓了器件击穿时主结边缘电场分布，提高了器件的反向耐压大小，也提高了器件的正向导通电流大小，另外在沟槽两端添加P+型保护环构成的保护结构，一方面缓和沟槽外边缘界面出的尖峰电场，同时由于P+型保护环的加入有效的抑制镜像力对肖特基势垒的影响，从而使器件获得更低的正向开启电压和反向泄露电流。
Description
技术领域
本发明涉及半导体器件技术领域，具体为一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管及制作方法。
背景技术
碳化硅与硅材料特性对比，近三倍于硅的禁带宽度以及更高的熔点使碳化硅材料能够适应更高的工作温度，碳化硅十倍于硅的临界击穿电场使碳化硅功率器件在保证正向导通能力的同时可以阻断更高的电压，更高的电子饱和漂移速度使SiC功率器件能够适用千更高的工作频率，更高的热导率降低了碳化硅材料的热阻，使得SiC功率器件有着更强的散热能力，从而降低对散热系统的要求。
4H-SiC SBD二极管(碳化硅肖特基势垒二极管)是一种由低浓度的4H-SiC漂移区和阳极金属接触两部分构成金属-半导体结(肖特基结)制作而成的二极管。由于金属-半导体结的存在，4H-SiC SBD二极管具有正向导通电压小，导通电流大的优点，并且由于4H-SiCSBD二极管是多电子导电，正偏时漂移区的存储电荷非常少，使得器件处于反向恢复状态时的反向峰值电流显著降低。因而可以大幅降低器件的功率损耗。
目前，4H-SiC SBD二极管已广泛应用与各种低电压功率电子电路。4HSiC结势垒肖特基(JBS)二极管采用了JBS结构，除继承4H-SiC肖特基势垒二极管优良特性外，还改善了4H-SiC高势垒SBD难以兼顾反向耐压和正向压降的问题。器件的正向特性具有多子器件特点，即JBS器件具有肖特基二极管正向特性，但是反向特性则具有PiN二极管特点，不但显著降低了反向漏电流，而且明显提高了击穿电压。
为了尽可能的降低碳化硅功率半导体器件的反向泄露电流，基于上述的产生高反向泄露电流的两个原因，可以由两种方法。一种是减少半导体功率器件表面的缺陷。但是减少器件表面的缺陷需要对器件制造工艺提出更加苛刻的要。另一种是尽可能的降低半导体功率器件肖特基界面的高电场。目前可供使用的常用解决方案是在肖特基区域设置JBS结构或沟槽式结构，将高电场由肖特基界面转移到P型离子注入区的拐角处。但是这还不够，仍然需要更好的解决方案来屏蔽肖特基区域表面的高电场。然而相对于传统的碳化硅肖特基器件，具有沟槽的碳化硅肖特基二极管在开启过程中可能具有很高的过冲电压，使器件的开关特性出现严重的退化。
在现有的技术中，目前常规的沟槽结构的碳化硅肖特基二极管，沟槽中填充材料为导电多晶硅，反向工作时对电流没有很好的缓冲能力，器件容易击穿，沟槽结构外边缘界面出的尖峰电场，会使器件耐压降低。
发明内容
本发明的目的在于提供一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管及制作方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，包括电极金属层、肖特基单元、沟槽MOS单元和P+型保护环，其中：
所述肖特基单元包括衬底层，所述衬底层的上方设置有外延层，所述外延层的上端设置有至少两个沟槽；
所述电极金属层包括阴极金属和阳极金属，所述阴极金属覆盖在衬底层的底部；
每个沟槽内均设置有一组沟槽MOS单元，所述沟槽MOS单元包括贴合在沟槽内侧壁的氧化层，所述氧化层内侧的沟槽内从下至上依次填充有导电多晶硅、氧化物介电层和绝缘多晶硅层；
所述绝缘多晶硅层的上方覆盖有势垒层，所述绝缘多晶硅层和外延层通过势垒层与阳极金属进行互连。
所述沟槽MOS单元两侧的沟槽内设置有P+型保护环，用于降低阳极金属下方边缘电场峰值，抑制沟槽边缘尖峰场强效应，提高击穿电压。
进一步的，所述衬底层的材料采用蓝宝石、硅、碳化硅、氮化镓中的一种。
进一步的，所述氧化物介电层的材料采用氧化锆、氧化钛、氧化镁和氧化硅中的一种。
进一步的，所述绝缘多晶硅层的材料采用氧化硅、氮化硅中的一种。
进一步的，所述势垒层采用的势垒金属为镍、铬和钛中的一种。
进一步的，所述P+型保护环采用在沟槽内注入Mg离子构成，所述P+型保护环和沟槽MOS单元相贴合，上方和势垒层之间的距离为1～3μm。
进一步的，所述阴极金属与衬底层的底部的接触为欧姆接触。
本发明另外还提供一种肖特基二极管的制作方法，所述制作方法适用于制作上述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，具体步骤包括：
S1:对外延层进行第一次氧化，在其表面形成一次薄膜；
S2:对外延层的上表面进行刻蚀，在外延层上开设沟槽；
S3:对开槽后的外延层进行第二次氧化，在沟槽的内侧侧壁上形成一层氧化硅薄膜，构成氧化层；
S4:在沟槽的内部自下而上依次填充导电多晶硅、氧化物介电层和绝缘多晶硅层；
S5:在沟槽的两侧进行光刻，光刻出环形图形，并注入离子，形成P+型保护环；
S6:对外延层进行光刻，去除第一次氧化形成的薄膜；
S7:采用溅射工艺，在外延层的上端面溅射形成一层金属层，构成势垒层；
S8:将衬底层的上端和外延层的下端进行粘附和连接；
S9:并采用磁控溅射工艺在势垒层上方沉积阴极金属，在衬底层的底部沉积阳极金属。
进一步的，所述衬底层和外延层之间采用缺陷层进行的粘附和连接，所述缺陷层的介质材料采用氧化硅或者氮化硅。
与现有技术相比，本发明的有益效果是：
本发明在沟槽内设置有填充导电多晶硅、氧化物介电层、绝缘多晶硅层构成的三明治结构，保持了沟槽侧壁的MOS结构，也在沟槽内部形成了类MOS的平行板电容结构，大大平缓了器件击穿时主结边缘电场分布，提高了器件的反向耐压大小，也提高了器件的正向导通电流大小，另外在沟槽两端添加P+型保护环构成的保护结构，一方面缓和沟槽外边缘界面出的尖峰电场，同时由于P+型保护环的加入有效的抑制镜像力对肖特基势垒的影响，从而使器件获得更低的正向开启电压和反向泄露电流。
附图说明
图1为本发明整体结构示意图；
图2为本发明整体剖面结构示意图；
图3为本发明中沟槽MOS单元的结构示意图；
图4为现有技术中肖特基二极管的结构示意图；
图5为本发明和现有技术的肖特基二极管施加反向电压的电流曲线图；
图6为本发明和现有技术的肖特基二极管施加正向电压的电流曲线图；
图7为本发明肖特基二极管制作方法的流程示意图。
图中：电极金属层10、阴极金属11、阳极金属12、肖特基单元20、衬底层21、外延层22、沟槽23、沟槽MOS单元30、氧化层31、导电多晶硅32、氧化物介电层33、绝缘多晶硅层34、势垒层35、P+型保护环40。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。
需要说明的是，除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
实施例：
请参阅图1至图3，本发明提供一种技术方案：
一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，包括电极金属层10、肖特基单元20、沟槽MOS单元30和P+型保护环40，其中：
所述肖特基单元20包括衬底层21，所述衬底层21的上方设置有外延层22，所述外延层22的上端设置有至少两个沟槽23。
本实施例中，所述衬底层21的材料采用蓝宝石、硅、碳化硅、氮化镓中的一种，衬底层21的主要作用为，衬底层在肖特基二极管中起到缓冲层的作用，可以减少衬底和外延层之间晶格不匹配引起的应力另外还能提供电子传输的路径，并为肖特基二极管提供机械支撑和稳定性，保护外延层的薄膜材料。
所述电极金属层10包括阴极金属11和阳极金属12，所述阴极金属11覆盖在衬底层21的底部，阴极金属11和阳极金属12用于进行肖特基二极管的电流注入和收集，肖特基二极管的电极金属层用于注入和收集电流，肖特基二极管通过电极金属层10与外部电路连接，使电流能够进入和退出器件。电极金属层作为导电媒介，提供低电阻路径，确保电流的有效注入和收集。
本实施例中，所述阴极金属11与衬底层21的底部的接触为欧姆接触，在欧姆接触中，阴极金属11能够与衬底层21形成良好的接触，电流可以通过阴极金属11与衬底层21之间自由地流动，而不会出现显著的电压降或接触电阻。
每个沟槽23内均设置有一组沟槽MOS单元30，所述沟槽MOS单元30包括贴合在沟槽23内侧壁的氧化层31，氧化层31的厚度可以根据所需刻蚀的沟槽23的深度确定，沟槽23的深度越深，氧化层31的厚度越大。
所述氧化层21内侧的沟槽23内从下至上依次填充有导电多晶硅32、氧化物介电层33和绝缘多晶硅层34，导电多晶硅32、氧化物介电层33和绝缘多晶硅层34构成三明治结构填充在沟槽23内，保持了沟槽23侧壁的MOS结构，也在沟槽23内部形成了类MOS的平行板电容结构，大大平缓了器件击穿时主结边缘电场分布，提高了器件的反向耐压大小，也提高了器件的正向导通电流大小。
本实施例中，所述氧化物介电层33的材料采用氧化锆、氧化钛、氧化镁和氧化硅中的一种，所述绝缘多晶硅层34的材料采用氧化硅、氮化硅中的一种，所述导电多晶硅32可采用多晶硅或者是多晶硅薄膜构成。
所述绝缘多晶硅层34的上方覆盖有势垒层35，所述绝缘多晶硅层34和外延层22通过势垒层35与阳极金属12进行互连，势垒层35的势垒高度较低，本实施例的肖特基二极管具有较短的载流子传输路径和较快的载流子注入和抽出速度，这使得本实施例中的肖特基二极管能够实现更快的开关速度和响应时间，本实施例中，所述势垒层35采用的势垒金属为镍、铬和钛中的一种。
所述沟槽MOS单元30两侧的沟槽23内设置有P+型保护环40，用于降低阳极金属12下方边缘电场峰值，抑制沟槽边缘尖峰场强效应，提高击穿电压，在沟槽23两端添加P+型保护环40构成的保护结构，一方面缓和沟槽23外边缘界面出的尖峰电场，同时由于P+型保护环40的加入有效的抑制镜像力对肖特基势垒的影响，从而使器件获得更低的正向开启电压和反向泄露电流。
本实施例中，所述P+型保护环40采用在沟槽23内注入Mg离子构成，所述P+型保护环40和沟槽MOS单元30相贴合，上方和势垒层35之间的距离为1～3μm。
本实施例采用TCAD软件搭建如图2和图4的器件结构，在阴极金属11上施加电压，得到反向电压的曲线，如图5所示，表示现有技术中的肖特基二极管和本实施例构成的肖特基二极管击穿特性曲线，从图5可以得到，现有技术中的肖特基二极管的击穿电压为596V，本实施例的肖特基二极管的击穿电压为808V，可见本实施例的肖特基二极管击穿电压相对于现有的肖特基二极管提高了约36.6％。
如图6所示，表示现有技术中的肖特基二极管和本实施例构成的肖特基二极管的正向导通特性曲线，可知本实施例中的肖特基二极管的正向压降减少，导通电阻有所改善，正向导通电流增加。
请参阅图7，本发明另外还提供一种肖特基二极管的制作方法，所述制作方法适用于制作上述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，具体步骤包括：
S1:对外延层22进行第一次氧化，在其表面形成一次薄膜；
S2:对外延层22的上表面进行刻蚀，在外延层22上开设沟槽23；
S3:对开槽后的外延层22进行第二次氧化，在沟槽23的内侧侧壁上形成一层氧化硅薄膜，构成氧化层31；
S4:在沟槽23的内部自下而上依次填充导电多晶硅32、氧化物介电层33和绝缘多晶硅层34；
S5:在沟槽23的两侧进行光刻，光刻出环形图形，并注入离子，形成P+型保护环40；
S6:对外延层22进行光刻，去除第一次氧化形成的薄膜；
S7:采用溅射工艺，在外延层22的上端面溅射形成一层金属层，构成势垒层35；
S8:将衬底层21的上端和外延层22的下端进行粘附和连接；
S9:并采用磁控溅射工艺在势垒层35上方沉积阴极金属11，在衬底层21的底部沉积阳极金属。
本实施中，所述衬底层21和外延层22之间采用缺陷层进行的粘附和连接，所述缺陷层的介质材料采用氧化硅或者氮化硅，缺陷层的目的是减少衬底层21和外延层22之间晶格不匹配引起的应力和缺陷，并提供一个平滑的界面。
上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质。半导体介质可以是固态硬盘。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种航道水下地形变化分析系统及方法逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-on ly memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
最后：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所作的任何修改等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，包括电极金属层(10)、肖特基单元(20)、沟槽MOS单元(30)和P+型保护环(40)，其特征在于：
所述肖特基单元(20)包括衬底层(21)，所述衬底层(21)的上方设置有外延层(22)，所述外延层(22)的上端设置有至少两个沟槽(23)；
所述电极金属层(10)包括阴极金属(11)和阳极金属(12)，所述阴极金属(11)覆盖在衬底层(21)的底部；
每个沟槽(23)内均设置有一组沟槽MOS单元(30)，所述沟槽MOS单元(30)包括贴合在沟槽(23)内侧壁的氧化层(31)，所述氧化层(21)内侧的沟槽(23)内从下至上依次填充有导电多晶硅(32)、氧化物介电层(33)和绝缘多晶硅层(34)；
所述绝缘多晶硅层(34)的上方覆盖有势垒层(35)，所述绝缘多晶硅层(34)和外延层(22)通过势垒层(35)与阳极金属(12)进行互连。
所述沟槽MOS单元(30)两侧的沟槽(23)内设置有P+型保护环(40)，用于降低阳极金属(12)下方边缘电场峰值，抑制沟槽边缘尖峰场强效应，提高击穿电压。
2.根据权利要求1所述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，其特征在于：所述衬底层(21)的材料采用蓝宝石、硅、碳化硅、氮化镓中的一种。
3.根据权利要求1所述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，其特征在于：所述氧化物介电层(33)的材料采用氧化锆、氧化钛、氧化镁和氧化硅中的一种。
4.根据权利要求1所述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，其特征在于：所述绝缘多晶硅层(34)的材料采用氧化硅、氮化硅中的一种。
5.根据权利要求1所述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，其特征在于：所述势垒层(35)采用的势垒金属为镍、铬和钛中的一种。
6.根据权利要求1所述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，其特征在于：所述P+型保护环(40)采用在沟槽(23)内注入Mg离子构成，所述P+型保护环(40)和沟槽MOS单元(30)相贴合，上方和势垒层(35)之间的距离为1～3μm。
7.根据权利要求1所述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，其特征在于：所述阴极金属(11)与衬底层(21)的底部的接触为欧姆接触。
8.一种肖特基二极管的制作方法，其特征在于：所述制作方法适用于制作权利要求1-7任一项所述的一种具有结型P+保护的沟槽结构的碳化硅肖特基二极管，具体步骤包括：
S1:对外延层(22)进行第一次氧化，在其表面形成一次薄膜；
S2:对外延层(22)的上表面进行刻蚀，在外延层(22)上开设沟槽(23)；
S3:对开槽后的外延层(22)进行第二次氧化，在沟槽(23)的内侧侧壁上形成一层氧化硅薄膜，构成氧化层(31)；
S4:在沟槽(23)的内部自下而上依次填充导电多晶硅(32)、氧化物介电层(33)和绝缘多晶硅层(34)；
S5:在沟槽(23)的两侧进行光刻，光刻出环形图形，并注入离子，形成P+型保护环(40)；
S6:对外延层(22)进行光刻，去除第一次氧化形成的薄膜；
S7:采用溅射工艺，在外延层(22)的上端面溅射形成一层金属层，构成势垒层(35)；
S8:将衬底层(21)的上端和外延层(22)的下端进行粘附和连接；
S9:并采用磁控溅射工艺在势垒层(35)上方沉积阴极金属(11)，在衬底层(21)的底部沉积阳极金属。
9.根据权利要求8所述的一种肖特基二极管的制作方法，其特征在于：所述衬底层(21)和外延层(22)之间采用缺陷层进行的粘附和连接，所述缺陷层的介质材料采用氧化硅或者氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310939283.5A CN116779688A (zh) | 2023-07-28 | 2023-07-28 | 一种具有结型p+保护的沟槽结构的碳化硅肖特基二极管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310939283.5A CN116779688A (zh) | 2023-07-28 | 2023-07-28 | 一种具有结型p+保护的沟槽结构的碳化硅肖特基二极管及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116779688A true CN116779688A (zh) | 2023-09-19 |
Family
ID=88006577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310939283.5A Pending CN116779688A (zh) | 2023-07-28 | 2023-07-28 | 一种具有结型p+保护的沟槽结构的碳化硅肖特基二极管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116779688A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916055A (zh) * | 2012-10-11 | 2013-02-06 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN103681992A (zh) * | 2014-01-07 | 2014-03-26 | 苏州晶湛半导体有限公司 | 半导体衬底、半导体器件及半导体衬底制造方法 |
| CN104681448A (zh) * | 2013-11-29 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 肖特基晶体管的结构及制造方法 |
| CN106783954A (zh) * | 2016-12-26 | 2017-05-31 | 东莞市联洲知识产权运营管理有限公司 | 一种低功率沟槽式肖特基整流器件及其制造方法 |
| CN111725321A (zh) * | 2020-07-20 | 2020-09-29 | 西安电子科技大学 | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 |
-
2023
- 2023-07-28 CN CN202310939283.5A patent/CN116779688A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916055A (zh) * | 2012-10-11 | 2013-02-06 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN104681448A (zh) * | 2013-11-29 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 肖特基晶体管的结构及制造方法 |
| CN103681992A (zh) * | 2014-01-07 | 2014-03-26 | 苏州晶湛半导体有限公司 | 半导体衬底、半导体器件及半导体衬底制造方法 |
| CN106783954A (zh) * | 2016-12-26 | 2017-05-31 | 东莞市联洲知识产权运营管理有限公司 | 一种低功率沟槽式肖特基整流器件及其制造方法 |
| CN111725321A (zh) * | 2020-07-20 | 2020-09-29 | 西安电子科技大学 | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102832247B (zh) | 在基于沟槽的碳化硅功率器件中的分裂栅结构 | |
| CN105702676B (zh) | 与mosfet集成的增强型耗尽积累/反转通道器件 | |
| JP4314277B2 (ja) | ＳｉＣショットキー障壁半導体装置 | |
| EP2259326B1 (en) | Semiconductor device | |
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| EP2801114B1 (en) | Semiconductor device with improved termination structure for high voltage applications and method of manufacturing the same | |
| KR101907175B1 (ko) | 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스 | |
| CN109755322B (zh) | 碳化硅mosfet器件及其制备方法 | |
| US20150050791A1 (en) | Method for manufacturing rectifier with vertical mos structure | |
| CN103606551A (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN103956388A (zh) | 肖特基二极管半导体器件及其制备方法 | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| CN209029379U (zh) | 一种新型宽禁带功率半导体器件 | |
| KR200470297Y1 (ko) | 쇼트키 다이오드 구조 | |
| CN110197853A (zh) | 一种结势垒肖特基二极管 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN116779688A (zh) | 一种具有结型p+保护的沟槽结构的碳化硅肖特基二极管及制作方法 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN209766432U (zh) | Mps二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |