CN116779647A - 逆导型横向绝缘栅双极型晶体管及其制备方法、芯片 - Google Patents
逆导型横向绝缘栅双极型晶体管及其制备方法、芯片 Download PDFInfo
- Publication number
- CN116779647A CN116779647A CN202310949271.0A CN202310949271A CN116779647A CN 116779647 A CN116779647 A CN 116779647A CN 202310949271 A CN202310949271 A CN 202310949271A CN 116779647 A CN116779647 A CN 116779647A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- isolation
- polysilicon
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000002955 isolation Methods 0.000 claims description 147
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 111
- 229920005591 polysilicon Polymers 0.000 claims description 97
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 230000000903 blocking effect Effects 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 238000011084 recovery Methods 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- -1 phosphorus ion Chemical class 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请属于功率器件技术领域，提供了一种逆导型横向绝缘栅双极型晶体管及其制备方法、芯片，通过设置第一多晶硅层和第二多晶硅层尽可能减小LIGBT沟槽多晶硅的面积，达到减小米勒电容、降低开关损耗的目的，并且利用第二多晶硅层形成独立的沟道二极管达到续流的目的，改善器件的反向恢复特性，利用电子阻挡层、水平多晶硅场板、介质氧化层以及发射极金属层形成的独特结构达到排斥电子的目的，使得从N型源极区流出的电子在第一多晶硅层施加正偏电压的情况下只能从P型集电区向N型缓冲层和N型漂移层注入的空穴复合，避免了半导体器件工作时产生的负阻现象。
Description
技术领域
本申请属于功率器件技术领域，尤其涉及一种逆导型横向绝缘栅双极型晶体管及其制备方法、芯片。
背景技术
逆导型绝缘栅双极型晶体管(Reverse Conducting Insulated Gate BipolarTransistor，RC-IGBT)是一种将快恢复二极管(Fast recovery diode，FRD)集成在绝缘栅双极型晶体管(Insulate-Gate Bipolar Transistor，IGBT)器件内部的半导体器件。绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是一种电压控制的金属-氧化层半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)和双极结型晶体管(Bipolar Junction Transistor，BJT)复合型器件，同时具有双极型晶体管和MOSFET的主要优点：导通压降低，开关速度快，控制电路简单等，在白色家电，工业变频，新能源等领域得到广泛应用。
作为功率器件，纵向结构的IGBT在高电压，大电流领域以分立或简单集成的形式普遍存在，但在智能功率集成电路中占用面积大，工艺难以与电路中的其它器件工艺兼容。横向绝缘栅双极型晶体管(Lateral Insulated Gate Bipolar Transistor，LIGBT)具有绝缘性好、寄生电容小、较低的泄露电流及集成度高等优点，故而在功率集成电路领域成为应用最广泛的IGBT结构。
然而，LIGBT在反向导通时等效于两个背靠背的二极管，并不具备反向导通的能力。后来人们将快恢复二极管(Fast recovery diode，FRD)集成到RC-LIGBT中。用电子收集区(N-Collector)取代集电极部分的空穴收集区(P-Collector)，从而在反向导通时能够实现N-Collector向漂移区注入电子，使其具备逆向导通能力。传统的RC-IGBT在正向导通时，在小电流条件下，从沟道注入漂移区的电子直接从N+集电区流出，导致集电结无法开启，此时是MOSFET单极导电模式。当电子电流增大到一定值时，集电结开启，空穴集电区向漂移区注入空穴，形成电导调制效应，集电极与发射极之间的电压(VCE)迅速下降，使得电流-电压曲线呈现负阻现象。在低温条件下更明显，严重时会导致器件无法正常开启，影响电力电子系统的稳定性。同时，RC-LIGBT依然存在着FRD反向恢复差，损耗大等问题。
发明内容
本申请的目的在于提供一种逆导型横向绝缘栅双极型晶体管及其制备方法、芯片，旨在解决传统的RC-IGBT在正向导通时存在负阻现象，影响器件性能的问题。
本申请实施例第一方面提供了一种逆导型横向绝缘栅双极型晶体管，所述逆导型横向绝缘栅双极型晶体管包括：
依次层叠设置的P型衬底、介质埋层、N型漂移层；其中，所述N型漂移层的正面形成有互不接触的第一隔离槽和第二隔离槽；
第一多晶硅层、第二多晶硅层，形成于所述第一隔离槽内；
第一栅氧层，形成于所述第一多晶硅层与所述N型漂移层之间；
第二栅氧层，形成于所述第二多晶硅层与所述N型漂移层之间；
第三栅氧层，用于隔离所述第一多晶硅层和所述第二多晶硅层，且所述第三栅氧层与所述N型漂移层接触；
P型基层，设于所述N型漂移层上，且与所述第一栅氧层接触；
P型欧姆接触区、N型源极区，设于所述P型基层上，且所述N型源极区设于所述第一栅氧层与所述P型欧姆接触区之间；
氧化硅隔离层，形成于所述第二隔离槽内；
电子阻挡层、第一N型缓冲层、N型集电区，依次层叠设置于所述氧化硅隔离层的第一侧，且均与所述氧化硅隔离层接触；
第二N型缓冲层、P型集电区，依次层叠设置于所述氧化硅隔离层的第二侧，所述第二侧与所述第一侧相对；
隔离氧化层，覆盖于所述第一多晶硅、所述第三栅氧层、所述第一栅氧层上，且覆盖于所述第二多晶硅的部分区域；
依次层叠设置的水平栅氧层、多晶硅场板、介质氧化层，所述水平栅氧层形成于所述第一隔离槽和所述第二隔离槽之间的所述N型漂移层表面；
发射极金属层，形成于所述P型欧姆接触区、所述N型源极区、所述隔离氧化层、所述介质氧化层上，且与所述第二多晶硅层接触；
集电极金属层，形成于所述氧化硅隔离层上，且与所述N型集电区和所述P型集电区接触。
在一个实施例中，所述第一隔离槽的深度大于所述第二隔离槽的深度。
在一个实施例中，所述第一隔离槽为U型槽结构。
在一个实施例中，所述第一隔离槽的宽度由槽口向槽底逐渐减小。
在一个实施例中，所述电子阻挡层的厚度为0.2um～0.6um。
在一个实施例中，所述第一栅氧层和所述第二栅氧层呈弧形结构，且所述第一栅氧层与所述第二栅氧层的底部接触。
在一个实施例中，所述第一多晶硅层的宽度与所述第二多晶硅层的宽度比为2：3。
在一个实施例中，所述第一栅氧层的厚度大于所述第二栅氧层的厚度。
本申请实施例第二方面还提供了一种逆导型横向绝缘栅双极型晶体管的制备方法，包括：
在P型衬底上依次形成介质埋层、N型漂移层；
在所述N型漂移层的正面预设区域注入P型杂质形成电子阻挡层，并继续外延形成N型材料形成包裹电子阻挡层的所述N型漂移层；
在所述电子阻挡层上注入N型杂质形成N型缓冲层，并在所述N型漂移层130的左侧形成第一隔离槽，在所述N型漂移层的右侧形成第二隔离槽，以将所述缓冲层划分为第一N型缓冲层和第二N型缓冲层；其中，所述第一N型缓冲层位于所述电子阻挡层上；
在所述N型漂移层、所述第一隔离槽、所述第二隔离槽、第一N型缓冲层、第二N型缓冲层以及电子阻挡层的表面形成氧化层，并通过在所述第一隔离槽和所述第二隔离槽内填充和刻蚀氧化硅材料，在所述第一隔离槽内形成第一栅氧层、第二栅氧层以及第三栅氧层，在所述第二隔离槽内形成氧化硅隔离层；
淀积多晶硅材料后刻蚀处理，以在所述第一隔离槽内形成第一多晶硅层和第二多晶硅层，在所述第一隔离槽和所述第二隔离槽之间的水平栅氧层上形成多晶硅场板；
在所述第一隔离槽的左侧形成P型基层、P型欧姆接触区、N型源极区，在所述第二隔离槽的左侧形成N型集电区，在所述第二隔离槽的右侧形成P型集电区；
在所述多晶硅场板上形成氧化硅隔离层，并在所述P型欧姆接触区、所述N型源极区、所述隔离氧化层、所述介质氧化层上形成发射极金属层，在所述氧化硅隔离层上形成集电极金属层；其中，所述发射极金属层与所述第二多晶硅层接触，所述集电极金属层与所述N型集电区和所述P型集电区接触。
本申请实施例第三方面还提供了一种芯片，所述芯片包括上述任一项所述的逆导型横向绝缘栅双极型晶体管；或者所述芯片包括由上述任一项所述的制备方法制备的逆导型横向绝缘栅双极型晶体管。
本申请实施例的有益效果：通过设置第一多晶硅层和第二多晶硅层尽可能减小LIGBT沟槽多晶硅的面积，达到减小米勒电容、降低开关损耗的目的，并且利用第二多晶硅层形成独立的沟道二极管达到续流的目的，改善器件的反向恢复特性，利用电子阻挡层、水平多晶硅场板、介质氧化层以及发射极金属层形成的独特结构达到排斥电子的目的，使得从N型源极区流出的电子在第一多晶硅层施加正偏电压的情况下只能从P型集电区向N型缓冲层和N型漂移层注入的空穴复合，避免了半导体器件工作时产生的负阻现象。
附图说明
图1是本申请实施例提供的一种逆导型横向绝缘栅双极型晶体管的结构示意图；
图2是本申请实施例提供的一种逆导型横向绝缘栅双极型晶体管的制备方法的流程示意图。
图3是本申请实施例提供的形成介质埋层120的示意图。
图4是本申请实施例提供的形成N型漂移层130和电子阻挡层421的示意图。
图5是本申请实施例提供的再次外延生长N型漂移层130后的示意图。
图6是本申请实施例提供的形成缓冲层430的示意图。
图7是本申请实施例提供的形成第一隔离槽101的示意图。
图8是本申请实施例提供的形成第二隔离槽102的示意图。
图9是本申请实施例提供的形成氧化层103的示意图。
图10是本申请实施例提供的形成第三栅氧层313和氧化硅隔离层410的示意图。
图11是本申请实施例提供的形成第一多晶硅层211、第二多晶硅层212、多晶硅场板241的示意图。
图12是本申请实施例提供的形成N型源极区231、N型集电区441的示意图。
图13是本申请实施例提供的形成P型欧姆接触区222、P型集电区442的示意图。
图14是本申请实施例提供的形成隔离氧化层321、介质氧化层341的示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
LIGBT在反向导通时等效于两个背靠背的二极管，并不具备反向导通的能力。后来人们将快恢复二极管集成到RC-LIGBT中。用电子收集区(N-Collector)取代集电极部分的空穴收集区(P-Collector)，从而在反向导通时能够实现N-Collector向漂移区注入电子，使其具备逆向导通能力。然而，传统的逆导型横向绝缘栅双极型晶体管在正向导通时，在小电流条件下，从沟道注入漂移区的电子直接从N+集电区流出，导致集电结无法开启，此时是MOSFET单极导电模式。当电子电流增大到一定值时，集电结开启，P+集电区向漂移区注入空穴，形成电导调制效应，VCE迅速下降，使得电流-电压曲线呈现负阻(Snapback)现象。在低温条件下更明显，严重时会导致器件无法正常开启，影响电力电子系统的稳定性。同时，RC-LIGBT依然存在着FRD反向恢复差，损耗大等问题。
为了解决上述技术问题，本申请实施例提供了逆导型横向绝缘栅双极型晶体管，参见图1所示，本实施例中的逆导型横向绝缘栅双极型晶体管包括：P型衬底110、介质埋层120、N型漂移层130、第一多晶硅层211、第二多晶硅层212、第一栅氧层311、第二栅氧层312、第三栅氧层313、P型基层221、P型欧姆接触区222、N型源极区231、氧化硅隔离层410、电子阻挡层421、第一N型缓冲层431、N型集电区441、第二N型缓冲层432、P型集电区442、隔离氧化层321、水平栅氧层331、多晶硅场板241、介质氧化层341、发射极金属层510、集电极金属层520。P型衬底110、介质埋层120、N型漂移层130依次层叠，N型漂移层130的正面形成有互不接触的第一隔离槽和第二隔离槽，第一多晶硅层211、第二多晶硅层212形成于第一隔离槽内。第一栅氧层311形成于第一多晶硅层211与N型漂移层130之间；第二栅氧层312形成于第二多晶硅层212与N型漂移层130之间；第三栅氧层313用于隔离第一多晶硅层211和第二多晶硅层212，且第三栅氧层313与N型漂移层130接触。
参见图1所示，P型基层221设于N型漂移层130上，且与第一栅氧层311接触；P型欧姆接触区222、N型源极区231设于P型基层221上，且N型源极区231设于第一栅氧层311与P型欧姆接触区222之间。氧化硅隔离层410形成于第二隔离槽内；电子阻挡层421、第一N型缓冲层431、N型集电区441依次层叠设置于氧化硅隔离层410的第一侧，且均与氧化硅隔离层410接触。氧化硅隔离层410的第一侧为靠近第二隔离槽的一侧，第二N型缓冲层432、P型集电区442依次层叠设置于氧化硅隔离层410的第二侧，第二侧与第一侧相对。隔离氧化层321覆盖于第一多晶硅211、第三栅氧层313、第一栅氧层311上，且覆盖于第二多晶硅212的部分区域。水平栅氧层331、多晶硅场板241、介质氧化层341依次层叠设置，水平栅氧层331形成于第一隔离槽和第二隔离槽之间的N型漂移层130表面；发射极金属层510形成于P型欧姆接触区222、N型源极区231、隔离氧化层321、介质氧化层341上，且与第二多晶硅层212接触，集电极金属层520形成于氧化硅隔离层410上，且与N型集电区441和P型集电区442接触。
在本实施例中，通过第三栅氧层313将第一隔离槽划分为左右两部分，分别形成第一多晶硅层211和第二多晶硅层212，第一多晶硅层211可以作为LIGBT多晶硅栅，第二多晶硅层212可以作为沟道二极管多晶硅，可以尽可能减小LIGBT沟槽内多晶硅的面积，从而最大减小米勒电容，改进开关损耗，并且利用独立的沟道二极管续流，改善RC-IGBT的反向恢复特性。利用电子阻挡层421、水平栅氧层331、多晶硅场板241、发射极金属层510组成的结构，排斥电子，避免从N型源极区231流出的电子经第一多晶硅层211加正偏电压在P型基层221里形成的沟道，通过N型漂移层130、第一N型缓冲层431从N型集电区441、集电极金属层520流出去，从而使得从N型源极区231流出的电子只能通过P型集电区442向第一N型缓冲层431、第二N型缓冲层432和N型漂移层130注入的空穴复合，从而完全杜绝了负阻现象。
当第一多晶硅层211加正向偏置，集电极金属层520接母线电压时，发射极金属层510是接低电位。因为多晶硅场板241和发射极金属层510是部分相连，且发射极金属层510在多晶硅场板241之上充当金属场板，所以，整条多晶硅场板241都是低电位，就会排斥电子，吸引空穴，联合电子阻挡层421，彻底封死了电子通往N型集电区441的路径。当LIGBT反向恢复时，发射极金属层510接高压，从而多晶硅场板241也是接高压。从而排斥空穴，吸引电子形成电子积累层，沟道二极管通路导通，电流的流向为：发射极金属层510、第二多晶硅层212、第二栅氧层312、N型漂移层130、多晶硅场板241底下的电子积累层、多晶硅场板241边缘的耗尽层、第一N型缓冲层431、N型集电区441、集电极金属层520，实现较低的正向电压(VF)。
在一个实施例中，第二隔离槽的深度小于第一隔离槽的深度。
在一个实施例中，第一栅氧层311和第二栅氧层312形成于第一隔离槽的内壁，第一栅氧层311与第一隔离槽的左侧内壁贴合，第二栅氧层312与第一隔离槽的右侧内壁贴合。
在一个实施例中，第一隔离槽为U型槽结构。
在一个实施例中，第一隔离槽的宽度由槽口向槽底逐渐减小。如图1所示，第一隔离槽的槽内宽度由上向下逐渐减小，第一隔离槽的左侧壁和右侧壁与其底部之间为圆弧状结构。
在一个实施例中，如图1所示，第一栅氧层311为弧形结构，第二栅氧层312为弧形结构，且第一栅氧层311与第二栅氧层312的底部接触，可以避免第一隔离槽的底部尖端导致电荷聚集，也可以尽可能减小LIGBT沟槽多晶硅的面积，从而最大减小米勒电容，改进器件的开关损耗。
在一个实施例中，P型衬底110为P型掺杂，其掺杂元素可以为硼元素，P型衬底110的掺杂浓度为1～9*1014cm-3。
在一个实施例中，P型衬底110的厚度为300um～500um。
在一个实施例中，介质埋层120可以为埋氧化层刻胶。
在一个实施例中，可以通过在N型漂移层130的右侧特定区域通过注入磷离子杂质制作电子阻挡层421，本实施例中所制作的电子阻挡层421的掺杂浓度为2～9*1018cm-3。
在一个实施例中，电子阻挡层421的厚度为0.2um～0.6um。
在一个实施例中，第一多晶硅层211可以作为LIGBT多晶硅栅，第二多晶硅层212可以作为沟道二极管多晶硅。
在本实施例中，第一多晶硅层211和第二多晶硅层212均为P元素掺杂的N型多晶硅，其掺杂浓度可以为1～9*1019cm-3。
在一个实施例中，第一隔离槽的宽度为6um～12um。
在一个实施例中，第一多晶硅层211的宽度为2um～4um，占第一隔离槽的二分之一。
在一个实施例中，第三栅氧层313的宽度为0.5um～2um。
在一个实施例中，第一多晶硅层211的宽度与第二多晶硅层212的宽度比为2：3，使得LIGBT的面积与沟道二极管的面积之比约为2:3，可以尽可能的降低米勒电容。
在一个实施例中，沟道二极管的宽度与第二多晶硅层212的宽度相同，第二多晶硅层212的宽度为3um～6um。
在一个实施例中，第二栅氧层312的厚度小于第一栅氧层311的厚度。
在一个实施例中，第一栅氧层311的厚度约为100nm～120nm。
在一个实施例中，第二栅氧层312的厚度约为60nm～80nm。
在一个实施例中，P型基层221为P型掺杂，例如，其掺杂元素为硼元素，掺杂浓度为2～5*1017cm-3。
在一个实施例中，在P型衬底110向N型漂移层130的方向上，P型基层221的底部高于第一隔离槽的底部，例如，P型基层221的底部高于第一隔离槽的左侧内壁与其底部的之间的圆弧状结构。
在一个实施例中，P型基层221的厚度为1um～3um。
在一个实施例中，P型欧姆接触区222、N型源极区231并排形成于P型基层221上，N型源极区231为N型掺杂，掺杂元素为磷元素或者砷元素，掺杂浓度为1～9*1019cm-3。
在一个实施例中，P型欧姆接触区222、N型源极区231的上表面与第一栅氧层311的顶部位置齐平，且与隔离氧化层321的底部所在的平面齐平。
在一个实施例中，参见图1所示，隔离氧化层321用于隔离第一多晶硅层211和发射极金属层510，第一多晶硅层211填充于第一栅氧层311、第三栅氧层313以及隔离氧化层321组成的腔体内。第二多晶硅层212、P型欧姆接触区222、N型源极区231均与发射极金属层510接触。
在一个实施例中，N型源极区231的厚度为0.3um～1um。
在一个实施例中，P型欧姆接触区222的掺杂浓度大于P型基层221的掺杂浓度，例如，P型欧姆接触区222为重P型掺杂，P型欧姆接触区222的掺杂浓度至少为P型基层221的掺杂浓度的100倍。
在一个实施例中，P型欧姆接触区222的掺杂元素为硼元素，其掺杂浓度为1～9*1019cm-3。
在一个实施例中，N型源极区231的厚度与P型欧姆接触区222的厚度相同。
在一个实施例中，P型欧姆接触区222的厚度为0.3um～1um。
在一个实施例中，电子阻挡层421为P型掺杂，电子阻挡层421的掺杂元素为硼元素，电子阻挡层421的掺杂浓度为2～9*1018cm-3。
在一个实施例中，电子阻挡层421的厚度为0.2um～0.6um。
在一个实施例中，N型集电区441为N型掺杂，掺杂元素为磷元素或者砷元素，掺杂浓度为1～9*1019cm-3。
在一个实施例中，P型集电区442的掺杂元素为硼元素，其掺杂浓度为1～9*1019cm-3。
在一个实施例中，P型集电区442的厚度与N型集电区441的厚度相同。
在一个实施例中，P型集电区442的厚度为0.3um～1um。
在一个实施例中，介质氧化层341为含磷或含硼或同时含磷和硼的SiO2材料，介质氧化层341的厚度为0.5um～1.5um。
在一个实施例中，发射极金属层510和集电极金属层520可以为AL/Ti/Ni/Ag叠层金属电极材料，便于形成欧姆接触。
在本实施例中，发射极金属层510还与P型欧姆接触区222、N型源极区231和第二多晶硅层212以及N型漂移层130接触。
在一个具体应用实施例中，在器件的正面淀积Ni/Ti/Ni/Ag叠层金属，并刻蚀，形成发射极金属层510和集电极金属层520。
在一个实施例中，发射极金属层510可以为铝/钛/镍/银叠层金属材料，以便于同P型欧姆接触区222、N型源极区231之间形成欧姆接触。
在一个实施例中，集电极金属层520可以为铝/钛/镍/银叠层金属材料，以便于同P型集电区442和N型集电区441之间形成欧姆接触。
本申请实施例还提供了一种逆导型横向绝缘栅双极型晶体管的制备方法，参见图2所示，本实施例中的制备方法包括步骤S100至步骤S700。
在步骤S100中，如图3和图4所示，在P型衬底110上依次形成介质埋层120、N型漂移层130。
在一个实施例中，P型衬底110为P型掺杂，其掺杂元素可以为硼元素，P型衬底110的掺杂浓度为1～9*1014cm-3。
在一个实施例中，P型衬底110的厚度为300um～500um。
在一个实施例中，介质埋层120可以为埋氧化层刻胶为阻挡层。
在步骤S200中，在N型漂移层130的正面预设区域注入P型杂质形成电子阻挡层421，并继续外延形成N型材料形成包裹电子阻挡层421的N型漂移层130。
参见图4所示，在N型漂移层130表面的右侧特定区域通过注入磷离子杂质制作电子阻挡层421，制作的电子阻挡层421的掺杂浓度为2～9*1018cm-3。
在一个实施例中，电子阻挡层421的厚度为0.2um～0.6um。
参见图5所示，在上述电子阻挡层421的制备基础上，再外延生长一层N型材料，形成包裹电子阻挡层421的N型漂移层130，再次外延生长的N型材料的厚度为5um～10um，掺杂浓度为5～9*1014cm-3。
在步骤S300中，在电子阻挡层421上注入N型杂质形成N型缓冲层430，并在N型漂移层130的左侧形成第一隔离槽101，在N型缓冲层430的区域形成第二隔离槽102，以将缓冲层430划分为第一N型缓冲层431和第二N型缓冲层432；其中，第一N型缓冲层431位于电子阻挡层421上。
参见图6所示，以光刻胶为阻挡层，在N型漂移层130表面设定区域注入N型杂质并退火制作缓冲层430，缓冲层430的掺杂浓度为1～9*1017cm-3，厚度为2um～4um。
参见图7和图8所示，在特定区域用感应耦合等离子干法刻蚀N型漂移层130表面，直达N型漂移层130深处，形成截面积为U型的第一隔离槽，第一隔离槽的深度为3um～4um，第一隔离槽101的宽度为6um～12um。
参见图8所示，在N型漂移层130表面的右端设定区域，用等离子干法刻蚀缓冲层430表面形成第二隔离槽102，第二隔离槽102的深度为2um～3um，第二隔离槽的宽度为1um～2um。
参见图8所示，第二隔离槽102深入至电子阻挡层421的底部，第二隔离槽102的深度大于缓冲层430和电子阻挡层421的厚度之和。
在步骤S400中，在N型漂移层130、第一隔离槽101、第二隔离槽102、第一N型缓冲层431、第二N型缓冲层432以及电子阻挡层421的表面形成氧化层103，并通过在第一隔离槽101和第二隔离槽102内填充和刻蚀氧化硅材料，在第一隔离槽101内形成第一栅氧层311、第二栅氧层312以及第三栅氧层313，在第二隔离槽102内形成氧化硅隔离层410。
参见图9所示，在干氧环境中对图8中的硅片表面进行氧化，干氧环境的环境温度为1100℃，氧化时间为2h，从而在N型漂移层130、第一隔离槽101、第二隔离槽102、第一N型缓冲层431、第二N型缓冲层432以及电子阻挡层421的表面形成氧化层103，氧化层103的厚度为80nm～120nm。
参见图10所示，在上述形成氧化层103的基础上，在第一隔离槽101和第二隔离槽102内淀积填充SiO2材料，并在需要淀积多晶硅材料的位置处刻蚀SiO2,预留出多晶硅位置，形成第三栅氧层313，并以光刻胶为掩模版，刻蚀第一隔离槽的左右内壁的氧化层，使其厚度变薄，形成第一栅氧层311、第二栅氧层312。
在一个实施例中，第二栅氧层312的厚度为60nm～80nm。
参见图10所示，在第二隔离槽102内淀积填充SiO2材料形成氧化硅隔离层410。
在步骤S500中，淀积多晶硅材料后刻蚀处理，以在第一隔离槽内形成第一多晶硅层211和第二多晶硅层212，在第一隔离槽和第二隔离槽之间的水平栅氧层331上形成多晶硅场板241。
参见图11所示，在第一隔离槽内部以及水平栅氧层331表面淀积多晶硅材料，多晶硅材料可以为N型掺杂，例如，掺杂元素为磷元素，掺杂浓度为1～10*1019cm-3。
在多晶硅表面采用光刻胶做为掩模版，刻蚀多晶硅材料，以形成第一多晶硅层211和第二多晶硅层212。
在步骤S600中，在第一隔离槽的左侧形成P型基层221、P型欧姆接触区222、N型源极区231，在第二隔离槽的左侧形成N型集电区441，在第二隔离槽的右侧形成P型集电区442。
参见图12所示，以光刻胶为阻挡层，在硅片表面N型漂移层130的左侧通过注入磷离子杂质并退火制作P型基层221。
制作的P型基层221的掺杂浓度为1～9*1013cm-3，注入硼离子杂质的深度为2um～3um。以光刻胶为阻挡层，在第一隔离槽的左侧的硅片表面注入N型杂质制作N型源极区231，在第二隔离槽的左侧注入N型杂质制作N型集电区441。
在一个实施例中，N型源极区231和N型集电区441的掺杂浓度为1～9*1019cm-3，N型源极区231和N型集电区441的宽度约为1um～2um，N型源极区231和N型集电区441的深度约为0.2um～0.3um。
参见图13所示，以光刻胶为阻挡层，通过离子注入P型杂质并退火制作P型欧姆接触区222、P型集电区442。
在一个实施例中，P型欧姆接触区222、P型集电区442的掺杂浓度为1～9*1019cm-3，P型欧姆接触区222、P型集电区442的宽度约为1um～2um，P型欧姆接触区222、P型集电区442的深度约为0.2um～0.3um。
在步骤S700中，在多晶硅场板241上形成介质氧化层341，并在P型欧姆接触区222、N型源极区231、隔离氧化层321、介质氧化层341上形成发射极金属层510，在氧化硅隔离层410上形成集电极金属层520；其中，发射极金属层510与第二多晶硅层212接触，集电极金属层520与N型集电区441和P型集电区442接触。
参见图14所示，在P型欧姆接触区222、N型源极区231、第一隔离槽以及第一栅氧层311上表面淀积SiO2材料、采用光刻胶做为掩模版，刻蚀SiO2材料以露出N型源极区231和部分P型欧姆接触区222、部分第二多晶硅层212，形成隔离氧化层321、介质氧化层341。
参见图1所示，在器件正面淀积Ni/Ti/Ni/Ag叠层金属，并刻蚀叠层金属，形成发射极金属层510和集电极金属层520。
本申请实施例还提供了一种芯片，在一个实施例中，该芯片包括上述任一项所述的逆导型横向绝缘栅双极型晶体管，在另一实施例中，该芯片还可以包括由上述任一项所述的制备方法制备的逆导型横向绝缘栅双极型晶体管。
在本实施例中，芯片包括芯片衬底，衬底上设置有一个或者多个逆导型横向绝缘栅双极型晶体管，该逆导型横向绝缘栅双极型晶体管可以由上述任一项实施例中的制备方法制备，也可以在芯片衬底上设置上述任一项实施例中的逆导型横向绝缘栅双极型晶体管。
在一个具体应用实施例中，芯片衬底上还可以集成其他相关的半导体器件，以和逆导型横向绝缘栅双极型晶体管组成集成电路。
在一个具体应用实施例中，该芯片可以为开关芯片或者驱动芯片。
本申请提供的一种逆导型横向绝缘栅双极型晶体管及其制备方法、芯片中，通过设置第一多晶硅层和第二多晶硅层尽可能减小LIGBT沟槽多晶硅的面积，达到减小米勒电容、降低开关损耗的目的，并且利用第二多晶硅层形成独立的沟道二极管达到续流的目的，改善器件的反向恢复特性，利用电子阻挡层、水平多晶硅场板、介质氧化层以及发射极金属层形成的独特结构达到排斥电子的目的，使得从N型源极区流出的电子在第一多晶硅层施加正偏电压的情况下只能从P型集电区向N型缓冲层和N型漂移层注入的空穴复合，避免了半导体器件工作时产生的负阻现象。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种逆导型横向绝缘栅双极型晶体管，其特征在于，所述逆导型横向绝缘栅双极型晶体管包括：
依次层叠设置的P型衬底、介质埋层、N型漂移层；其中，所述N型漂移层的正面形成有互不接触的第一隔离槽和第二隔离槽；
第一多晶硅层、第二多晶硅层，形成于所述第一隔离槽内；
第一栅氧层，形成于所述第一多晶硅层与所述N型漂移层之间；
第二栅氧层，形成于所述第二多晶硅层与所述N型漂移层之间；
第三栅氧层，用于隔离所述第一多晶硅层和所述第二多晶硅层，且所述第三栅氧层与所述N型漂移层接触；
P型基层，设于所述N型漂移层上，且与所述第一栅氧层接触；
P型欧姆接触区、N型源极区，设于所述P型基层上，且所述N型源极区设于所述第一栅氧层与所述P型欧姆接触区之间；
氧化硅隔离层，形成于所述第二隔离槽内；
电子阻挡层、第一N型缓冲层、N型集电区，依次层叠设置于所述氧化硅隔离层的第一侧，且均与所述氧化硅隔离层接触；
第二N型缓冲层、P型集电区，依次层叠设置于所述氧化硅隔离层的第二侧，所述第二侧与所述第一侧相对；
隔离氧化层，覆盖于所述第一多晶硅、所述第三栅氧层、所述第一栅氧层上，且覆盖于所述第二多晶硅的部分区域；
依次层叠设置的水平栅氧层、多晶硅场板、介质氧化层，所述水平栅氧层形成于所述第一隔离槽和所述第二隔离槽之间的所述N型漂移层的表面；
发射极金属层，形成于所述P型欧姆接触区、所述N型源极区、所述隔离氧化层、所述介质氧化层上，且与所述第二多晶硅层接触；
集电极金属层，形成于所述氧化硅隔离层上，且与所述N型集电区和所述P型集电区接触。
2.如权利要求1所述的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第一隔离槽的深度大于所述第二隔离槽的深度。
3.如权利要求2所述的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第一隔离槽为U型槽结构。
4.如权利要求2所述的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第一隔离槽的宽度由槽口向槽底逐渐减小。
5.如权利要求1-4任一项所述的逆导型横向绝缘栅双极型晶体管，其特征在于，所述电子阻挡层的厚度为0.2um～0.6um。
6.如权利要求1所述的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第一栅氧层和所述第二栅氧层呈弧形结构，且所述第一栅氧层与所述第二栅氧层的底部接触。
7.如权利要求6所述的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第一多晶硅层的宽度与所述第二多晶硅层的宽度比为2：3。
8.如权利要求1-4任一项所述的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第一栅氧层的厚度大于所述第二栅氧层的厚度。
9.一种逆导型横向绝缘栅双极型晶体管的制备方法，其特征在于，包括：
在P型衬底上依次形成介质埋层、N型漂移层；
在所述N型漂移层的正面预设区域注入P型杂质形成电子阻挡层，并继续外延形成N型材料形成包裹电子阻挡层的所述N型漂移层；
在所述电子阻挡层上注入N型杂质形成N型缓冲层，并在所述N型漂移层的左侧形成第一隔离槽，在所述N型漂移层的右侧形成第二隔离槽；其中，所述第二隔离槽将所述缓冲层划分为第一N型缓冲层和第二N型缓冲层，所述第一N型缓冲层位于所述电子阻挡层上；
在所述N型漂移层、所述第一隔离槽、所述第二隔离槽、第一N型缓冲层、第二N型缓冲层以及电子阻挡层的表面形成氧化层，并通过在所述第一隔离槽和所述第二隔离槽内填充和刻蚀氧化硅材料，在所述第一隔离槽内形成第一栅氧层、第二栅氧层以及第三栅氧层，在所述第二隔离槽内形成氧化硅隔离层；
淀积多晶硅材料后刻蚀处理，以在所述第一隔离槽内形成第一多晶硅层和第二多晶硅层，在所述第一隔离槽和所述第二隔离槽之间的水平栅氧层上形成多晶硅场板；
在所述第一隔离槽的左侧形成P型基层、P型欧姆接触区、N型源极区，在所述第二隔离槽的左侧形成N型集电区，在所述第二隔离槽的右侧形成P型集电区；
在所述多晶硅场板上形成氧化硅隔离层，并在所述P型欧姆接触区、所述N型源极区、所述隔离氧化层、所述介质氧化层上形成发射极金属层，在所述氧化硅隔离层上形成集电极金属层；其中，所述发射极金属层与所述第二多晶硅层接触，所述集电极金属层与所述N型集电区和所述P型集电区接触。
10.一种芯片，其特征在于，所述芯片包括权利要求1-8任一项所述的逆导型横向绝缘栅双极型晶体管；或者
所述芯片包括由权利要求9所述的制备方法制备的逆导型横向绝缘栅双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310949271.0A CN116779647A (zh) | 2023-07-28 | 2023-07-28 | 逆导型横向绝缘栅双极型晶体管及其制备方法、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310949271.0A CN116779647A (zh) | 2023-07-28 | 2023-07-28 | 逆导型横向绝缘栅双极型晶体管及其制备方法、芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116779647A true CN116779647A (zh) | 2023-09-19 |
Family
ID=87993213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310949271.0A Pending CN116779647A (zh) | 2023-07-28 | 2023-07-28 | 逆导型横向绝缘栅双极型晶体管及其制备方法、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116779647A (zh) |
-
2023
- 2023-07-28 CN CN202310949271.0A patent/CN116779647A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977570A (en) | Semiconductor device and manufacturing method thereof | |
| CN109713037B (zh) | 一种绝缘栅双极性晶体管器件及其制备方法 | |
| CN114784108B (zh) | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 | |
| CN114664929B (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| CN109860284B (zh) | 一种逆导型绝缘栅双极性晶体管结构及其制备方法 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| CN115360231A (zh) | 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺 | |
| CN114784107B (zh) | 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法 | |
| CN116454137A (zh) | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 | |
| CN114497201B (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN115117152A (zh) | 一种逆导型igbt器件及制备方法 | |
| CN115985942A (zh) | 沟槽栅igbt器件和制作方法 | |
| CN114792734A (zh) | 一种双沟槽碳化硅mosfet及其制备方法 | |
| EP1044474A1 (en) | Trench-gate semiconductor device | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN110943124A (zh) | Igbt芯片及其制造方法 | |
| CN116404039B (zh) | 一种功率半导体器件及其制造方法 | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN116779647A (zh) | 逆导型横向绝缘栅双极型晶体管及其制备方法、芯片 | |
| CN115274828B (zh) | 一种rc-ligbt器件及其制备方法、芯片 | |
| CN115295612B (zh) | 一种单边沟道rc-igbt器件及其制备方法、芯片 | |
| CN110610986A (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| JP4471922B2 (ja) | 半導体装置 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |