CN116779427A - 碳化硅半导体结构的制作方法和碳化硅半导体结构 - Google Patents
碳化硅半导体结构的制作方法和碳化硅半导体结构 Download PDFInfo
- Publication number
- CN116779427A CN116779427A CN202311071504.8A CN202311071504A CN116779427A CN 116779427 A CN116779427 A CN 116779427A CN 202311071504 A CN202311071504 A CN 202311071504A CN 116779427 A CN116779427 A CN 116779427A
- Authority
- CN
- China
- Prior art keywords
- thermal oxidation
- oxide layer
- layer
- substrate layer
- oxidation treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 98
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 95
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 323
- 230000003647 oxidation Effects 0.000 claims abstract description 322
- 238000011282 treatment Methods 0.000 claims abstract description 217
- 239000000758 substrate Substances 0.000 claims abstract description 180
- 230000008569 process Effects 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000000137 annealing Methods 0.000 claims description 57
- 238000002360 preparation method Methods 0.000 claims description 40
- 239000007789 gas Substances 0.000 description 56
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 46
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 36
- 239000001301 oxygen Substances 0.000 description 36
- 229910052760 oxygen Inorganic materials 0.000 description 36
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- 239000001257 hydrogen Substances 0.000 description 24
- 229910052739 hydrogen Inorganic materials 0.000 description 24
- 229910052757 nitrogen Inorganic materials 0.000 description 23
- 239000012535 impurity Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 20
- 238000004140 cleaning Methods 0.000 description 18
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 16
- 238000004220 aggregation Methods 0.000 description 16
- 230000002776 aggregation Effects 0.000 description 16
- 238000001039 wet etching Methods 0.000 description 16
- 108091006146 Channels Proteins 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052786 argon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 150000002431 hydrogen Chemical class 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 229910002092 carbon dioxide Inorganic materials 0.000 description 10
- 239000001569 carbon dioxide Substances 0.000 description 10
- 238000006731 degradation reaction Methods 0.000 description 10
- 238000002513 implantation Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- -1 contamination Substances 0.000 description 7
- 238000011109 contamination Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003570 air Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005660 chlorination reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供了一种碳化硅半导体结构的制作方法和碳化硅半导体结构，该方法包括：提供第一基底层，其中，第一基底层的材料为碳化硅；对第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除第一氧化层，得到第二基底层；对第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除第二氧化层，得到第三基底层，第二热氧化处理的温度小于第一热氧化处理的温度，第二氧化层的厚度小于第一氧化层的厚度；对第三基底层的表面进行第三热氧化处理，形成栅氧化层，第三热氧化处理的温度小于第二热氧化处理的温度。该方法解决了栅氧化层进行热氧化过程中在界面处形成C残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
Description
技术领域
本发明涉及碳化硅半导体结构制作技术领域，具体而言，涉及一种碳化硅半导体结构的制作方法和碳化硅半导体结构。
背景技术
目前，4H-SiC功率器件在开关应用中具有明显的性能优势和广泛的应用前景，然而，在该器件的制造过程中，仍有些难以克服的问题，例如：在4H-SiC功率器件的碳化硅上进行热氧化形成二氧化硅的过程中，由于晶格失配和碳族的存在会在碳化硅和二氧化硅的界面附近引入大量界面态，这是导致4H-SiC功率器件出现沟道迁移率退化和阈值不稳定性问题的主要原因。
因此，亟需一种方法可以解决碳化硅功率器件在栅氧化层形成过程中碳残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
发明内容
本发明的主要目的在于提供一种碳化硅半导体结构的制作方法和碳化硅半导体结构，以解决现有技术中碳化硅功率器件在栅氧化层形成过程中碳残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种碳化硅半导体结构的制作方法，所述方法包括：提供第一基底层，其中，所述第一基底层的材料为碳化硅；对所述第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除所述第一氧化层，得到第二基底层；对所述第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除所述第二氧化层，得到第三基底层，其中，所述第二热氧化处理的温度小于所述第一热氧化处理的温度，所述第二氧化层的厚度小于所述第一氧化层的厚度；对所述第三基底层的表面进行第三热氧化处理，形成栅氧化层，所述第三热氧化处理的温度小于所述第二热氧化处理的温度。
进一步地，所述第一热氧化处理的温度的范围为1200℃~1300℃，所述第二热氧化处理的温度的范围为1100℃~1200℃，所述第三热氧化处理的温度小于1100℃。
进一步地，所述第一氧化层的厚度小于200Å，所述第二氧化层的厚度小于100Å。
进一步地，去除所述第二氧化层，得到第三基底层，包括：去除所述第二氧化层，得到一次预备第三基底层；对所述一次预备第三基底层的表面进行第四热氧化处理，形成第三氧化层，并去除所述第三氧化层，得到二次预备第三基底层，其中，所述第四热氧化处理的温度小于所述第二热氧化处理的温度，所述第三氧化层的厚度小于所述第二氧化层的厚度；对所述二次预备第三基底层进行第一退火处理，得到所述第三基底层。
进一步地，所述第三氧化层的厚度小于50Å。
进一步地，对所述二次预备第三基底层进行第一退火处理，得到所述第三基底层，包括：对所述二次预备第三基底层进行第一退火处理，得到三次预备第三基底层；对所述三次预备第三基底层的表面进行第五热氧化处理，形成第四氧化层，并去除所述第四氧化层，得到四次预备第三基底层，其中，所述第五热氧化处理的温度小于所述第四热氧化处理的温度，所述第四氧化层的厚度小于所述第三氧化层的厚度；对所述四次预备第三基底层进行第二退火处理，得到所述第三基底层。
进一步地，所述第五热氧化处理的温度的范围为800℃~900℃，所述第二退火处理的温度的范围为750℃~850℃。
进一步地，所述第四氧化层的厚度小于30Å。
为了实现上述目的，根据本发明的另一方面，提供了一种碳化硅半导体结构，所述碳化硅半导体结构为采用任一种所述的方法制作得到的。
应用本发明的技术方案，提供一种碳化硅半导体结构的制作方法，首先，提供第一基底层；再对第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除第一氧化层，得到第二基底层；然后，对第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除第二氧化层，得到第三基底层，第二热氧化处理的温度小于第一热氧化处理的温度，第二氧化层的厚度小于第一氧化层的厚度；最后，对第三基底层的表面进行第三热氧化处理，形成栅氧化层，第三热氧化处理的温度小于第二热氧化处理的温度。该方案采用两次牺牲氧化的方法，由于第二热氧化处理的温度小于第一热氧化处理的温度，且第二氧化层的厚度小于第一氧化层的厚度，可以降低氧化速率，并进一步减少在热氧化过程中导致的C聚集的密度，同时，还能将第一热氧化处理在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少对基底表面的影响，保证栅氧化层的质量，提升器件性能和可靠性。解决了栅氧化层进行热氧化过程中在界面处形成C残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了根据本发明的实施例提供的一种碳化硅半导体结构的制作方法的流程图；
图2示出了根据本发明的实施例提供的第一基底层的示意图；
图3示出了在图2的基础上形成第一氧化层的示意图；
图4示出了在图3的基础上去除第一氧化层形成第二基底层和第二氧化层的示意图；
图5示出了在图4的基础上去除第二氧化层形成第三氧化层和栅氧化层的示意图；
图6示出了根据本发明的实施例提供的一种碳化硅半导体结构的示意图；
图7示出了根据本发明的实施例提供的另一种碳化硅半导体结构的示意图。
其中，上述附图包括以下附图标记：
10、第一基底层；11、第一氧化层；12、第二基底层；13、第二氧化层；14、第三基底层；15、栅氧化层；16、金属层；17、衬底层；18、外延层；19、P型掺杂区；20、多晶硅层；21、N型掺杂区；22、介质层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件（诸如层、膜、区域、或衬底）描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
为了便于描述，以下对本申请实施例涉及的部分名词或术语进行说明：
碳化硅器件：碳化硅器件是一种新型的半导体器件，由硅碳二元化合物制成，具有高温、高频、高压等特点，因此被广泛应用于诸多领域中，例如：功率电子器件：碳化硅功率器件是一种新型的高效电力转换器件，具有高频、大功率、高温等优点。应用在电力传输、电动汽车等领域中。LED照明：由于碳化硅材料的高辐射热和高耐温性，使得其成为一种优秀的LED散热材料，特别是在高功率LED照明中的应用很广泛。光电器件：碳化硅材料本身就具有半导体特性，可以制作光电器件，如：光电耦合器件、二极管、发光二极管等。射频器件：碳化硅材料的高电子迁移率和高电压耐受性，使得其成为一种优秀的射频器件材料，应用于射频功率放大器、射频开关等领域。碳化硅器件主要有以下几种类型：碳化硅MOSFET：是一种基于碳化硅材料制成的金属氧化物半导体场效应晶体管，具有低漏电流、高温、高频等优点。碳化硅肖特基二极管：是一种由碳化硅材料制成的肖特基二极管，具有小信号容量、高效率、低开关损耗等优点。碳化硅PIN二极管：是一种由碳化硅材料制成的PIN结二极管，具有低漏电流、高电压特性等优点。碳化硅晶体管是一种由碳化硅材料制成的双极晶体管，具有高频、低损耗、高温等特点。
VDMOS器件：是一种高频高压功率MOS场效应晶体管，由于结构设计特殊，其性能具有许多优点，如低开态电阻、高开关速度、高击穿电压、低导通损耗等等，因此在电源控制、电动机控制、LED驱动器、汽车电子、电力电子等领域得到了广泛应用。根据其结构和特性，VDMOS器件可以分为很多类型，比如：N沟道型VDMOS器件：用于高频高压开关电源，逆变器，功率放大器等领域。P沟道型VDMOS器件：用于低电压电源开关电路中，具有低漏电流和低电阻等特点。增强型VDMOS器件：常用于直流-直流变换器、开关电源等领域。垂直双扩散VDMOS器件：主要用于先进的户外照明、农业照明、智能船埠、智能城市建设等领域。在实际应用中，VDMOS器件主要用于交流和直流电源开关、电机控制、汽车电子等领域，特别是在工业自动化控制、电力电子领域，VDMOS器件是最常用的功率器件之一。
正如背景技术中所提到的，碳化硅功率器件的栅氧化层的形成主要通过在碳化硅上进行热氧化形成二氧化硅，由于晶格失配和碳族的存在会在碳化硅和二氧化硅的界面附近引入大量界面态，这是导致4H-SiC功率器件出现沟道迁移率退化和阈值不稳定性问题的主要原因。
为了解决上述技术问题，本申请提供了一种碳化硅半导体结构的制作方法和碳化硅半导体结构，如图1所示，上述方法包括：
步骤S201，如图2所示，提供第一基底层10，其中，上述第一基底层10的材料为碳化硅；
具体地，碳化硅是一种高效高频的半导体材料，碳化硅材料电子运动度高、导热系数高且，对辐射更有抵抗能力，基于这些优点，碳化硅是一种制作高功率和高频半导体器件的理想材料。碳化硅器件包括：碳化硅晶体管、碳化硅开关、碳化硅场效应管、碳化硅二极管、碳化硅线性整流器以及碳化硅光电器件，通常用于电力电子、电动汽车和混动汽车、高效照明和太阳能电池以及高功率和高频微波设备中。
步骤S202，如图3所示，对上述第一基底层10的表面进行第一热氧化处理，形成第一氧化层11，并去除上述第一氧化层11，得到第二基底层；
具体地，热氧化处理是在高温（800℃~1200℃）下，利用氧气在半导体衬底上形成高质量氧化物的过程。根据形成的氧化物的厚度和密度的不同，可以采用不同的热氧化处理方法，例如：干燥热氧化、湿热氧化、氯化热氧化以及反应离子化学气相沉积，其中，干燥热氧化是指直接氧气中进行高温处理，湿热氧化是指在含有水蒸汽的氧气中进行高温处理，氯化热氧化是指在氯气和氧气的混合气体下进行高温处理，反应离子化学气相沉积是指利用气相前体气体在真空条件下制备氧化物。可以采用湿法腐蚀的方式去除第一氧化层，得到第二基底层。本申请的去除第一氧化层的方式还可以为任何可以去除完全氧化层的方法，本领域技术人员可以根据实际情况选择合适的去除处理方式，具体可以根据氧化层的厚度来选择对应的去除处理方式。上述由于上述第一基底层的材料为碳化硅，在第一热氧化处理过程中，通过碳化硅和氧气的热氧化反应形成二氧化硅即第一氧化层，高温氧化能消耗第一基底层的表面缺陷密度高和可动电荷聚集的区域，通过氧化牺牲的过程，能够改善第一基底层的表面状况，但是在氧化牺牲的过程中，也会分解生成C聚集区域，并得到上述第二基底层。在热氧化处理之前，充分清洁和表面准备是非常重要的，以确保氧化层的质量和附着性。表面的污染物和氧化层前驱体的存在可能导致氧化层的不均匀性、质量下降和失效。
步骤S203，如图4所示，对上述第二基底层12的表面进行第二热氧化处理，形成第二氧化层13，并去除上述第二氧化层13，得到第三基底层，其中，上述第二热氧化处理的温度小于上述第一热氧化处理的温度，上述第二氧化层的厚度小于上述第一氧化层的厚度；
具体地，由于第二热氧化处理的温度小于上述第一热氧化处理的温度，并且第二氧化层的厚度小于上述第一氧化层的厚度，通过降低氧化温度，降低氧化速率，较低的氧化速度能减少C聚集的密度，同时还能将第一次热氧化在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少对第三基底的表面的影响。可以采用湿法腐蚀的方式去除第二氧化层，得到第三基底层。
本申请的去除第二氧化层的方式还可以为任何可以去除完全氧化层的方法，本领域技术人员可以根据实际情况选择合适的去除处理方式，具体可以根据氧化层的厚度来选择对应的去除处理方式。
步骤S204，如图5所示，对上述第三基底层14的表面进行第三热氧化处理，形成栅氧化层15，上述第三热氧化处理的温度小于上述第二热氧化处理的温度。
具体地，栅氧化层是半导体器件中的重要的结构之一，它主要分为硅氧化物、金属氧化物、高介电常数氧化物三种，其中，碳化硅半导体结构中的栅氧化层通常为硅氧化物，具有良好的热稳定性和很高的绝缘电阻率。栅氧化层用于绝缘栅电极与半导体衬底，由于栅氧化物具有极高的电阻率，可以阻止电荷传输，从而将栅电极隔离起来。栅氧化层还可以调节栅电荷和栅电压，通过改变氧化物的厚度来改变单位面积上的氧化电荷，从而控制影响到半导体的栅电荷密度，通过改变氧化物的厚度和物质，可以改变通过氧化物施加到半导体上的电势。对于MOS管器件而言，栅氧化层可以控制MOS晶体管的截止电流、控制MOS晶体管的阈值电压、影响MOS晶体管的导通和切除特性以及确保绝缘性能以减少漏电流。
采用上述的制作方法，首先，提供第一基底层；再对第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除第一氧化层，得到第二基底层；然后，对第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除第二氧化层，得到第三基底层，第二热氧化处理的温度小于第一热氧化处理的温度，第二氧化层的厚度小于第一氧化层的厚度；最后，对第三基底层的表面进行第三热氧化处理，形成栅氧化层，第三热氧化处理的温度小于第二热氧化处理的温度。该方案采用两次牺牲氧化的方法，由于第二热氧化处理的温度小于第一热氧化处理的温度，且第二氧化层的厚度小于第一氧化层的厚度，可以降低氧化速率，并进一步减少在热氧化过程中导致的C聚集的密度，同时，还能将第一热氧化处理在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少对基底表面的影响，保证栅氧化层的质量，提升器件性能和可靠性。解决了栅氧化层进行热氧化过程中在界面处形成C残留，导致沟道迁移率退化并影响栅氧化层的质量的问题。
在一些可选地实施方式中，上述第一热氧化处理的温度的范围为1200℃~1300℃，上述第二热氧化处理的温度的范围为1100℃~1200℃，上述第三热氧化处理的温度小于1100℃。上述方法可以进一步提升栅氧化层的质量。
具体地，由于碳化硅的热氧化处理的温度范围一般为1000℃~1300℃，因此，上述第一氧化处理的温度可以从该范围中选择较高的温度范围，即第一热氧化处理的具体温度从1200℃~1300℃区间内进行取值，第二热氧化处理的具体温度从1100℃~1200℃区间内进行取值，第三热氧化处理的具体温度从小于1100℃的区间内进行取值，并且，需要同时满足第一热氧化处理的温度大于第二热氧化处理的温度，且第二热氧化处理的温度大于第三热氧化处理的温度。例如：第一热氧化处理的温度为1255℃，第二热氧化处理的温度为1155℃，第三热氧化处理的温度为1055℃。
在一些可选地实施方式中，上述第一氧化层的厚度小于200Å，上述第二氧化层的厚度小于100Å。由于在第一热氧化处理过程中，在氧化牺牲的过程中，也会分解生成C聚集区域，并得到上述第二基底层。由于第二热氧化处理相比于第一热氧化处理，降低了氧化层的厚度，可以降低氧化速率，较低的氧化速度能减少C聚集的密度，同时还能将第一次热氧化在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少C聚集，进而减少沟道迁移率退化。因此，上述方法可以进一步提升栅氧化层的质量。
具体地，上述第一氧化层和第二氧化层的厚度主要受到上述第一热氧化处理和第二热氧化处理的时间长度、温度以及气体种类和浓度的影响。其中，热氧化处理的时间越长形成的氧化层厚度越大，热氧化处理的温度越高形成的氧化层厚度越大，气体的浓度主要是指热氧化处理的气体浓度越大，形成的氧化层厚度越大，气体类型主要是指水蒸气和氯化物等气体会影响热氧化处理的效果，降低形成的氧化层厚度。所以，为了保证形成厚度为上述厚度范围的氧化层，在实际的制作过程中，需要控制好氧化处理的时间长度、温度以及氧化烧结条件以及气体。具体地，形成厚度小于200Å的上述第一氧化层，具体条件可以为：温度范围为1200℃~1300℃，气体为氧气。形成厚度小于100Å的上述第二氧化层，具体条件可以为：温度范围为1100℃~1200℃，气体为氧气。
在另一些可选地实施方式中，去除上述第二氧化层，得到第三基底层，包括：去除上述第二氧化层，得到一次预备第三基底层；对上述一次预备第三基底层的表面进行第四热氧化处理，形成第三氧化层，并去除上述第三氧化层，得到二次预备第三基底层，其中，上述第四热氧化处理的温度小于上述第二热氧化处理的温度，上述第三氧化层的厚度小于上述第二氧化层的厚度；对上述二次预备第三基底层进行第一退火处理，得到上述第三基底层。上述两次氧化牺牲过程可以将C富集区域氧化形成二氧化碳，减少C聚集，进而减少沟道迁移率退化。但仍然不排除仍残留部分未被氧化的C富集区域。由于第四热氧化处理的温度小于上述第二热氧化处理的温度，上述第三氧化层的厚度小于上述第二氧化层的厚度，降低氧化速率，减少C聚集，进而减少沟道迁移率退化，因此，上述方法可以进一步提升栅氧化层的质量。
具体地，可以通过干法刻蚀去除上述第三氧化层，可以进一步提升氧化物的去除效率。本申请的去除第三氧化层的方式还可以为任何可以去除完全氧化层的方法，本领域技术人员可以根据实际情况选择合适的去除处理方式，具体可以根据氧化层的厚度来选择对应的去除处理方式。上述第一退火处理为一种改变半导体物理性质的热处理过程，通过在高温下使半导体材料收缩变形，不仅可以通过高温处理减少缺陷、修补结构，改善晶体组织，还可以通过退火改善半导体结构，减少设备依赖性，减少设备间差异。上述第一退火处理的温度可以为400℃~1000℃，第一退火处理的时间可以为几秒至几小时不等，退火处理采用的气体可以为常规气体，也可以为还原气体，例如：空气、氢气、氮气、氧气以及极性气体，不同的气体具有不同的优势，本领域技术人员可以根据实际情况自行选择。在形成栅氧化层前，使用氢气和氮气的混合气体进行不少于30分钟的退火处理，氢气在高温条件下下能少量刻蚀碳化硅表面，改善表面形貌，提升后续氧化层质量，氮气导入，能降低氢气的刻蚀速率，同时对碳化硅表面进行同步钝化，减少后续热氧化的界面态。
在另一些可选地实施方式中，上述第四热氧化处理的温度的范围为900℃~1000℃，上述第一退火处理的温度的范围为750℃~850℃。由于第四热氧化处理相比于第二热氧化处理，降低了氧化温度，可以降低氧化速率，较低的氧化速度能减少C聚集的密度，同时还能将第一次热氧化在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少C聚集，进而减少沟道迁移率退化。因此，上述方法可以进一步提升栅氧化层的质量。
具体地，第四热氧化处理的具体温度从900℃~1000℃区间内进行取值，并且，需要同时满足第二热氧化处理的温度大于第四热氧化处理的温度。例如：第四热氧化处理的温度为955℃，上述第一退火处理的温度可以为800℃。
在另一些可选地实施方式中，上述第三氧化层的厚度小于50Å。由于第四热氧化处理相比于第二热氧化处理，降低了氧化层的厚度，可以降低氧化速率，较低的氧化速度能减少C聚集的密度，同时还能将第一次热氧化在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少C聚集，进而减少沟道迁移率退化。因此，上述方法可以进一步提升栅氧化层的质量。具体地，由于上述第三氧化层的厚度很小，在去除上述第三氧化层，得到二次预备第三基底层的过程中，可以使用极低刻蚀功率，降低对二次预备第三基底层表面的物理轰击损伤，提升后续栅氧化层的质量。
在另一些可选地实施方式中，对上述二次预备第三基底层进行第一退火处理，得到上述第三基底层，包括：对上述二次预备第三基底层进行第一退火处理，得到三次预备第三基底层；对上述三次预备第三基底层的表面进行第五热氧化处理，形成第四氧化层，并去除上述第四氧化层，得到四次预备第三基底层，其中，上述第五热氧化处理的温度小于上述第四热氧化处理的温度，上述第四氧化层的厚度小于上述第三氧化层的厚度；对上述四次预备第三基底层进行第二退火处理，得到上述第三基底层。上述第一退火处理可以减少后续热氧化的界面态，上述第二退火处理可以提升沟道迁移率，因此，上述二次退火处理可以进一步提升栅氧化层的质量。
具体地，上述退火处理为一种改变半导体物理性质的热处理过程，通过在高温下使半导体材料收缩变形，不仅可以通过高温处理减少缺陷、修补结构，改善晶体组织，还可以通过退火改善半导体结构，减少设备依赖性，减少设备间差异。上述退火处理的温度可以为400℃~1000℃，第二退火处理的时间可以为几秒至几小时不等，退火处理采用的气体可以为常规气体，也可以为还原气体，例如：空气、氢气、氮气、一氧化氮、一氧化二氮、氧气、氩气以及极性气体，不同的气体具有不同的优势，本领域技术人员可以根据实际情况自行选择。上述第一退火处理和第二退火处理的温度可以为800℃。本申请的去除第四氧化层的方式还可以为任何可以去除完全氧化层的方法，本领域技术人员可以根据实际情况选择合适的去除处理方式，具体可以根据氧化层的厚度来选择对应的去除处理方式。
在另一些可选地实施方式中，上述第五热氧化处理的温度的范围为800℃~900℃，上述第二退火处理的温度的范围为750℃~850℃。由于第五热氧化处理相比于第四热氧化处理，降低了氧化温度，可以降低氧化速率，较低的氧化速度能减少C聚集的密度，同时还能将第一次热氧化在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少C聚集，进而减少沟道迁移率退化。因此，上述方法可以进一步提升栅氧化层的质量。
具体地，第四热氧化处理的具体温度从800℃~900℃区间内进行取值，并且，需要同时满足第四热氧化处理的温度大于第五热氧化处理的温度。例如：第四热氧化处理的温度为855℃，上述第二退火处理的温度可以为800℃。
在另一些可选地实施方式中，上述第四氧化层的厚度小于30Å。由于第五热氧化处理相比于第四热氧化处理，降低了氧化层的厚度，可以降低氧化速率，较低的氧化速度能减少C聚集的密度，同时还能将第一次热氧化在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少C聚集，进而减少沟道迁移率退化。因此，上述方法可以进一步提升栅氧化层的质量。具体地，由于上述第四氧化层的厚度很小，在去除上述第四氧化层，得到四次预备第三基底层的过程中，可以使用极低刻蚀功率，降低对四次预备第三基底层表面的物理轰击损伤，提升后续栅氧化层的质量。
需要说明的是，本申请中的半导体结构可以应用在任何器件中，可以为碳化硅平面VDMOS器件，也可以为碳化硅沟槽VDMOS器件，本领域技术人员可以根据实际情况将本申请的制作工艺应用在任何包括上述的半导体结构器件的制作过程中。
上述的半导体结构可以应用在任何器件中，本申请的另一种实施例中，上述半导体结构应用在碳化硅平面VDMOS器件中，如图6所示，这样该半导体结构的制作方法还包括：在栅氧化层15的远离上述外延层18的表面形成多晶硅层20；
具体地，将多晶硅沉积到栅氧化层表面上，可以使用低压化学气相沉积或热化学气相沉积等方法，在栅氧化层表面沉积厚度为500 Å~1000 Å的多晶硅层，并在沉积过程中可以添加一些杂质元素（例如磷、硼等）来改变多晶硅的电学性质。上述多晶硅层可以作为上述VDMOS器件的栅极。形成上述栅氧化层15包括：提供金属层16，并在上述金属层16一侧的表面上形成衬底层17，在上述衬底层17远离上述金属层16一侧的表面上形成外延层18，在上述外延层18远离上述衬底层17的一侧的表面上形成上述栅氧化层15。
在上述多晶硅层20远离上述栅氧化层15的表面形成介质层22；
具体地，在形成介质层的过程中可以采用物理气相沉积或化学气相沉积的方法。上述介质层材料可以为氧化硅、氧化铝和氮化硅等。以物理气相沉积为例，制备介质层的步骤为：将多晶硅基片表面进行充分的清洗和处理，使用物理气相沉积设备沉积介质材料，将介质材料蒸汽通过惰性气体（如氩气）输送至多晶硅表面，在多晶硅表面上沉积出介质层。可以通过调节沉积时间、温度和压力等参数来控制介质层的厚度和质量。介质层沉积完成后，需要进行进一步加工和处理，如刻蚀、光刻等工艺。
在上述介质层22远离上述多晶硅层20的表面形成金属层16。
具体地，通过物理气相沉积或电镀等方法沉积金属层，以形成VDMOS器件的形状及其栅极与其它区域的连接。上述金属层的材料可以为铝。
在上述外延层18和上述介质层22之间形成P型掺杂区19和N型掺杂区21；
具体地， N型掺杂区和P型掺杂区是通过离子注入的方法形成的。N型沟道区域的掺杂：根据VDMOS器件的结构特点，在栅极区域上部垂直于硅表面方向注入P型杂质，从而形成P型沟道区域。接下来，在P型沟道区域上，使用离子注入器将N型杂质注入到硅晶体中，形成N型沟道区域。通常，注入N型杂质的方法包括单向注入法、双向注入法等。P型漏结区域的掺杂：在N型掺杂区域的两侧分别注入P型杂质，形成P型漏结区域，以便与源极区域相连。在注入杂质前，需要对硅片进行前处理，如清洗、干燥等，以保证器件制作过程中的干净和稳定性。在注入杂质时还需要控制注入能量和剂量等参数，以达到所需的掺杂浓度和深度。注入后，还需要进行退火处理，以恢复器件晶体结构并消除注入时产生的损伤。
该VDMOS器件采用了本申请的碳化硅半导体结构的制作方法制作栅氧化层，可以提升栅氧化层的性能，由于栅氧化层的厚度和氧化质量会直接影响VDMOS器件的工作电压和继电器特性。较好的栅氧化层质量和合适的厚度能够提供良好的绝缘性能，使得器件具备较高的工作电压和可靠性，所以进一步提升了VDMOS器件的性能。
本申请的再一种实施例中，上述半导体结构也应用在碳化硅沟槽VDMOS器件中，如图7所示，该半导体结构的制作方法还包括：在栅氧化层15的远离上述外延层18的表面形成多晶硅层20；
具体地，将多晶硅沉积到栅氧化层表面上，可以使用低压化学气相沉积或热化学气相沉积等方法，在栅氧化层表面沉积厚度为500 Å~1000 Å的多晶硅层，并在沉积过程中可以添加一些杂质元素（例如磷、硼等）来改变多晶硅的电学性质。上述多晶硅层可以作为上述VDMOS器件的栅极。形成上述栅氧化层15包括：提供金属层16，并在上述金属层16一侧的表面上形成衬底层17，在上述衬底层17远离上述金属层16一侧的表面上形成外延层18，在上述外延层18远离上述衬底层17的一侧的表面上形成上述栅氧化层15。
在上述多晶硅层20远离上述栅氧化层15的表面形成介质层22；
具体地，在形成介质层的过程中可以采用物理气相沉积或化学气相沉积的方法。上述介质层材料可以为氧化硅、氧化铝和氮化硅等。以物理气相沉积为例，制备介质层的步骤为：将多晶硅基片表面进行充分的清洗和处理，使用物理气相沉积设备沉积介质材料，将介质材料蒸汽通过惰性气体（如氩气）输送至多晶硅表面，在多晶硅表面上沉积出介质层。可以通过调节沉积时间、温度和压力等参数来控制介质层的厚度和质量。介质层沉积完成后，需要进行进一步加工和处理，如刻蚀、光刻等工艺。
在上述介质层22远离上述多晶硅层20的表面形成金属层16。
具体地，通过物理气相沉积或电镀等方法沉积金属层，以形成VDMOS器件的形状及其栅极与其它区域的连接。上述金属层的材料可以为铝。
在上述外延层18和上述介质层22之间形成P型掺杂区19和N型掺杂区21；
具体地， N型掺杂区和P型掺杂区是通过离子注入的方法形成的。N型沟道区域的掺杂：根据VDMOS器件的结构特点，在栅极区域上部垂直于硅表面方向注入P型杂质，从而形成P型沟道区域。接下来，在P型沟道区域上，使用离子注入器将N型杂质注入到硅晶体中，形成N型沟道区域。通常，注入N型杂质的方法包括单向注入法、双向注入法等。P型漏结区域的掺杂：在N型掺杂区域的两侧分别注入P型杂质，形成P型漏结区域，以便与源极区域相连。在注入杂质前，需要对硅片进行前处理，如清洗、干燥等，以保证器件制作过程中的干净和稳定性。在注入杂质时还需要控制注入能量和剂量等参数，以达到所需的掺杂浓度和深度。注入后，还需要进行退火处理，以恢复器件晶体结构并消除注入时产生的损伤。
该VDMOS器件采用了本申请的碳化硅半导体结构的制作方法制作栅氧化层，可以提升栅氧化层的性能，由于栅氧化层的厚度和氧化质量会直接影响VDMOS器件的工作电压和继电器特性。较好的栅氧化层质量和合适的厚度能够提供良好的绝缘性能，使得器件具备较高的工作电压和可靠性，所以进一步提升了VDMOS器件的性能。
实施例1
本实施例中提供了一种碳化硅半导体结构的制作方法，包括以下步骤：
步骤S101：使用湿法清洗对碳化硅表面进行清洗，去除碳化硅表面的沾污、颗粒等杂质，改善表面情况，保证后续热氧化膜层质量和均匀性；
步骤S102：对碳化硅的表面进行第一热氧化处理，形成第一氧化层，其中，第一热氧化的温度为1200℃，热氧化时间为15min，第一热氧化的气体为氧气，第一氧化层的厚度为100 Å；
步骤S103：通过湿法腐蚀，去除上述第一氧化层，得到第二基底层；
步骤S104：对第二基底层的表面进行第二热氧化处理，形成第二氧化层，其中，第二热氧化的温度为1100℃，热氧化时间为25min，第二热氧化的气体为氧气，第二氧化层的厚度50 Å；
步骤S105：进行湿法腐蚀，去除上述第二氧化层，得到一次预备第三基底层；
步骤S106：对一次预备第三基底层进行第三热氧化处理，形成第三氧化层，其中，第三热氧化的温度为900℃，热氧化时间为210min，第三热氧化的气体为氧气和氢气，第三氧化层的厚度30 Å；
步骤S107：进行干法刻蚀，并通入氩气和氮气，去除第三氧化层，得到二次预备第三基底层；
步骤S108：对二次预备第三基底层进行800℃退火处理，得到三次预备第三基底层；
步骤S109：对三次预备第三基底层进行第四热氧化处理，形成第四氧化层，其中，第四热氧化的温度为800℃，热氧化时间为310min，第四热氧化的气体为氧气和氢气，第四氧化层的厚度10 Å；
步骤S110：进行干法刻蚀，并通入氩气和氮气，去除第四氧化层，得到第三基底层。
步骤S111：在热氧化形成栅氧化层前，使用氮气和氢气的混合气体进行50分钟的800℃退火处理；
步骤S112：进行600℃的热氧化处理；
步骤S113：进行一氧化氮钝化退火处理，形成VDMOS器件。
实施例2
本实施例中提供了一种碳化硅半导体结构的制作方法，包括以下步骤：
步骤S301：使用RCA法清洗对碳化硅表面进行清洗，去除碳化硅表面的沾污、颗粒等杂质，改善表面情况，保证后续热氧化膜层质量和均匀性；
步骤S302：对碳化硅的表面进行第一热氧化处理，形成第一氧化层，其中，第一热氧化的温度为1200℃，热氧化时间为15min，第一热氧化的气体为氧气，第一氧化层的厚度为100 Å；
步骤S303：通过湿法腐蚀，去除上述第一氧化层，得到第二基底层；
步骤S304：对第二基底层的表面进行第二热氧化处理，形成第二氧化层，其中，第二热氧化的温度为1100℃，热氧化时间为25min，第二热氧化的气体为氧气，第二氧化层的厚度50 Å；
步骤S305：进行湿法腐蚀，去除上述第二氧化层，得到第三基底层；
步骤S306：在热氧化形成栅氧化层前，使用氮气和氢气的混合气体进行50分钟的800℃退火处理；
步骤S307：进行800℃的热氧化处理；
步骤S308：进行一氧化氮钝化退火处理，形成VDMOS器件。
实施例3
步骤S401：使用湿法清洗对碳化硅表面进行清洗，去除碳化硅表面的沾污、颗粒等杂质，改善表面情况，保证后续热氧化膜层质量和均匀性；
步骤S402：对碳化硅的表面进行第一热氧化处理，形成第一氧化层，其中，第一热氧化的温度为1300℃，热氧化时间为13min，第一热氧化的气体为氧气，第一氧化层的厚度为100 Å；
步骤S403：通过湿法腐蚀，去除上述第一氧化层，得到第二基底层；
步骤S404：对第二基底层的表面进行第二热氧化处理，形成第二氧化层，其中，第二热氧化的温度为1200℃，热氧化时间为23min，第二热氧化的气体为氧气，第二氧化层的厚度50 Å；
步骤S405：进行湿法腐蚀，去除上述第二氧化层，得到一次预备第三基底层；
步骤S406：对一次预备第三基底层进行第三热氧化处理，形成第三氧化层，其中，第三热氧化的温度为1000℃，热氧化时间为205min，第三热氧化的气体为氧气和氢气，第三氧化层的厚度30 Å；
步骤S407：进行干法刻蚀，并通入氩气和氮气，去除第三氧化层，得到二次预备第三基底层；
步骤S408：对二次预备第三基底层进行800℃退火处理，得到三次预备第三基底层；
步骤S409：对三次预备第三基底层进行第四热氧化处理，形成第四氧化层，其中，第四热氧化的温度为900℃，热氧化时间为305min，第四热氧化的气体为氧气和氢气，第四氧化层的厚度10 Å；
步骤S410：进行干法刻蚀，并通入氩气和氮气，去除第四氧化层，得到第三基底层；
步骤S411：在热氧化形成栅氧化层前，使用氮气和氢气的混合气体进行50分钟的800℃退火处理；
步骤S412：进行600℃的热氧化处理；
步骤S413：进行一氧化氮钝化退火处理，形成VDMOS器件。
实施例4
步骤S501：使用湿法清洗对碳化硅表面进行清洗，去除碳化硅表面的沾污、颗粒等杂质，改善表面情况，保证后续热氧化膜层质量和均匀性；
步骤S502：对碳化硅的表面进行第一热氧化处理，形成第一氧化层，其中，第一热氧化的温度为1250℃，热氧化时间为14min，第一热氧化的气体为氧气，第一氧化层的厚度为100 Å；
步骤S503：通过湿法腐蚀，去除上述第一氧化层，得到第二基底层；
步骤S504：对第二基底层的表面进行第二热氧化处理，形成第二氧化层，其中，第二热氧化的温度为1150℃，热氧化时间为24min，第二热氧化的气体为氧气，第二氧化层的厚度50 Å；
步骤S505：进行湿法腐蚀，去除上述第二氧化层，得到一次预备第三基底层；
步骤S506：对一次预备第三基底层进行第三热氧化处理，形成第三氧化层，其中，第三热氧化的温度为950℃，热氧化时间为208min，第三热氧化的气体为氧气和氢气，第三氧化层的厚度30 Å；
步骤S507：进行干法刻蚀，并通入氩气和氮气，去除第三氧化层，得到二次预备第三基底层；
步骤S508：对二次预备第三基底层进行800℃退火处理，得到三次预备第三基底层；
步骤S509：对三次预备第三基底层进行第四热氧化处理，形成第四氧化层，其中，第四热氧化的温度为850℃，热氧化时间为308min，第四热氧化的气体为氧气和氢气，第四氧化层的厚度10 Å；
步骤S510：进行干法刻蚀，并通入氩气和氮气，去除第四氧化层，得到第三基底层；
步骤S511：在热氧化形成栅氧化层前，使用氮气和氢气的混合气体进行50分钟的800℃退火处理；
步骤S512：进行600℃的热氧化处理；
步骤S513：进行一氧化氮钝化退火处理，形成VDMOS器件。
实施例5
步骤S601：使用湿法清洗对碳化硅表面进行清洗，去除碳化硅表面的沾污、颗粒等杂质，改善表面情况，保证后续热氧化膜层质量和均匀性；
步骤S602：对碳化硅的表面进行第一热氧化处理，形成第一氧化层，其中，第一热氧化的温度为1400℃，热氧化时间为12min，第一热氧化的气体为氧气，第一氧化层的厚度为100 Å；
步骤S603：通过湿法腐蚀，去除上述第一氧化层，得到第二基底层；
步骤S604：对第二基底层的表面进行第二热氧化处理，形成第二氧化层，其中，第二热氧化的温度为1100℃，热氧化时间为25min，第二热氧化的气体为氧气，第二氧化层的厚度50 Å；
步骤S605：进行湿法腐蚀，去除上述第二氧化层，得到一次预备第三基底层；
步骤S606：对一次预备第三基底层进行第三热氧化处理，形成第三氧化层，其中，第三热氧化的温度为900℃，热氧化时间为210min，第三热氧化的气体为氧气和氢气，第三氧化层的厚度30 Å；
步骤S607：进行干法刻蚀，并通入氩气和氮气，去除第三氧化层，得到二次预备第三基底层；
步骤S608：对二次预备第三基底层进行800℃退火处理，得到三次预备第三基底层；
步骤S609：对三次预备第三基底层进行第四热氧化处理，形成第四氧化层，其中，第四热氧化的温度为800℃，热氧化时间为310min，第四热氧化的气体为氧气和氢气，第四氧化层的厚度10 Å；
步骤S610：进行干法刻蚀，并通入氩气和氮气，去除第四氧化层，得到第三基底层；
步骤S611：在热氧化形成栅氧化层前，使用氮气和氢气的混合气体进行50分钟的800℃退火处理；
步骤S612：进行600℃的热氧化处理；
步骤S613：进行一氧化氮钝化退火处理，形成VDMOS器件。
实施例6
步骤S701：使用湿法清洗对碳化硅表面进行清洗，去除碳化硅表面的沾污、颗粒等杂质，改善表面情况，保证后续热氧化膜层质量和均匀性；
步骤S702：对碳化硅的表面进行第一热氧化处理，形成第一氧化层，其中，第一热氧化的温度为1200℃，热氧化时间为150min，第一热氧化的气体为氧气，第一氧化层的厚度为100 Å；
步骤S703：通过湿法腐蚀，去除上述第一氧化层，得到第二基底层；
步骤S704：对第二基底层的表面进行第二热氧化处理，形成第二氧化层，其中，第二热氧化的温度为1000℃，热氧化时间为40min，第二热氧化的气体为氧气，第二氧化层的厚度50 Å；
步骤S705：进行湿法腐蚀，去除上述第二氧化层，得到一次预备第三基底层；
步骤S706：对一次预备第三基底层进行第三热氧化处理，形成第三氧化层，其中，第三热氧化的温度为900℃，热氧化时间为210min，第三热氧化的气体为氧气和氢气，第三氧化层的厚度30 Å；
步骤S707：进行干法刻蚀，并通入氩气和氮气，去除第三氧化层，得到二次预备第三基底层；
步骤S708：对二次预备第三基底层进行800℃退火处理，得到三次预备第三基底层；
步骤S709：对三次预备第三基底层进行第四热氧化处理，形成第四氧化层，其中，第四热氧化的温度为800℃，热氧化时间为310min，第四热氧化的气体为氧气和氢气，第四氧化层的厚度10 Å；
步骤S710：进行干法刻蚀，并通入氩气和氮气，去除第四氧化层，得到第三基底层；
步骤S711：在热氧化形成栅氧化层前，使用氮气和氢气的混合气体进行50分钟的800℃退火处理；
步骤S712：进行600℃的热氧化处理；
步骤S713：进行一氧化氮钝化退火处理，形成VDMOS器件。
实施例7
步骤S801：使用湿法清洗对碳化硅表面进行清洗，去除碳化硅表面的沾污、颗粒等杂质，改善表面情况，保证后续热氧化膜层质量和均匀性；
步骤S802：对碳化硅的表面进行第一热氧化处理，形成第一氧化层，其中，第一热氧化的温度为1300℃，热氧化时间为13min，第一热氧化的气体为氧气，第一氧化层的厚度为100 Å；
步骤S803：通过湿法腐蚀，去除上述第一氧化层，得到第二基底层；
步骤S804：对第二基底层的表面进行第二热氧化处理，形成第二氧化层，其中，第二热氧化的温度为1200℃，热氧化时间为23min，第二热氧化的气体为氧气，第二氧化层的厚度50 Å；
步骤S805：进行湿法腐蚀，去除上述第二氧化层，得到一次预备第三基底层；
步骤S806：对一次预备第三基底层进行第三热氧化处理，形成第三氧化层，其中，第三热氧化的温度为1100℃，热氧化时间为205min，第三热氧化的气体为氧气和氢气，第三氧化层的厚度30 Å；
步骤S807：进行干法刻蚀，并通入氩气和氮气，去除第三氧化层，得到二次预备第三基底层；
步骤S808：对二次预备第三基底层进行800℃退火处理，得到三次预备第三基底层；
步骤S809：对三次预备第三基底层进行第四热氧化处理，形成第四氧化层，其中，第四热氧化的温度为800℃，热氧化时间为310min，第四热氧化的气体为氧气和氢气，第四氧化层的厚度10 Å；
步骤S810：进行干法刻蚀，并通入氩气和氮气，去除第四氧化层，得到第三基底层；
步骤S811：在热氧化形成栅氧化层前，使用氮气和氢气的混合气体进行50分钟的800℃退火处理；
步骤S812：进行600℃的热氧化处理；
步骤S813：进行一氧化氮钝化退火处理，形成VDMOS器件。
对比例
对碳化硅的表面进行第一热氧化处理，形成第一氧化层，其中，第一热氧化的温度为1200℃，热氧化时间为15min，第一热氧化的气体为氧气，第一氧化层的厚度为100 Å。
对上述得到实施例1~实施例7以及对比例中的得到的VDMOS进行测试，得到的结果，如下表所示。其中，HTGB时间长度为对上述实施例1~实施例7以及对比例中的得到的VDMOS进行高温栅偏(High Temperature Gate Bias，简称为HTGB)试验的时间长度，高温栅偏试验就是模拟VDMOS导通状态下的运行状态，使被测VDMOS长期连续地维持在高温高栅压应力状态下来考核，再对待测样品进行电学测试以监测漏电流、阈值电压等电学参数，通过改变电学参数评价待测器件的可靠性的一种评价手段。高温栅偏测试是评价VDMOS器件可靠度的一项重要测试，可以证实与晶体缺陷相关栅极氧化膜的可靠度，在评价栅氧化层稳定性方面起着至关重要的作用。此外，可以通过晶圆级测量（在卡盘和接触晶圆顶部的探针之间产生电流、在晶圆的背面使用探针代替卡盘）、相邻晶粒方法（将晶圆和导电的卡盘隔离）、有限元分析软件得到VDMOS的导通电阻。
从上述表1可以看出，根据上述实施例1形成的栅氧化层与其他实施例和对比例中形成的常规的栅氧化层相比，本申请的栅氧化层的性能得到了有效的提升。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
应用本发明的技术方案，提供一种碳化硅半导体结构的制作方法，首先，提供第一基底层；再对第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除第一氧化层，得到第二基底层；然后，对第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除第二氧化层，得到第三基底层，第二热氧化处理的温度小于第一热氧化处理的温度，第二氧化层的厚度小于第一氧化层的厚度；最后，对第三基底层的表面进行第三热氧化处理，形成栅氧化层，第三热氧化处理的温度小于第二热氧化处理的温度。该方案采用两次牺牲氧化的方法，由于第二热氧化处理的温度小于第一热氧化处理的温度，且第二氧化层的厚度小于第一氧化层的厚度，可以降低氧化速率，并进一步减少在热氧化过程中导致的C聚集的密度，同时，还能将第一热氧化处理在第二基底层表面形成的C富集区域氧化形成二氧化碳，减少对基底表面的影响，保证栅氧化层的质量，提升器件性能和可靠性。解决了栅氧化层进行热氧化过程中在界面处形成C残留，导致沟道迁移率退化并影响栅氧化层性能的问题。
应用本发明的技术方案，提供一种VDMOS器件，该VDMOS器件采用了本申请的碳化硅半导体结构的制作方法制作栅氧化层，可以提升栅氧化层的性能，由于栅氧化层的厚度和氧化质量会直接影响VDMOS器件的工作电压和继电器特性。较好的栅氧化层质量和合适的厚度能够提供良好的绝缘性能，使得器件具备较高的工作电压和可靠性，所以进一步提升了VDMOS器件的性能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种碳化硅半导体结构的制作方法，其特征在于，所述方法包括：
提供第一基底层，其中，所述第一基底层的材料为碳化硅；
对所述第一基底层的表面进行第一热氧化处理，形成第一氧化层，并去除所述第一氧化层，得到第二基底层；
对所述第二基底层的表面进行第二热氧化处理，形成第二氧化层，并去除所述第二氧化层，得到第三基底层，其中，所述第二热氧化处理的温度小于所述第一热氧化处理的温度，所述第二氧化层的厚度小于所述第一氧化层的厚度；
对所述第三基底层的表面进行第三热氧化处理，形成栅氧化层，所述第三热氧化处理的温度小于所述第二热氧化处理的温度。
2.根据权利要求1所述的方法，其特征在于，所述第一热氧化处理的温度的范围为1200℃~1300℃，所述第二热氧化处理的温度的范围为1100℃~1200℃，所述第三热氧化处理的温度小于1100℃。
3.根据权利要求1所述的方法，其特征在于，所述第一氧化层的厚度小于200Å，所述第二氧化层的厚度小于100Å。
4.根据权利要求1所述的方法，其特征在于，去除所述第二氧化层，得到第三基底层，包括：
去除所述第二氧化层，得到一次预备第三基底层；
对所述一次预备第三基底层的表面进行第四热氧化处理，形成第三氧化层，并去除所述第三氧化层，得到二次预备第三基底层，其中，所述第四热氧化处理的温度小于所述第二热氧化处理的温度，所述第三氧化层的厚度小于所述第二氧化层的厚度；
对所述二次预备第三基底层进行第一退火处理，得到所述第三基底层。
5.根据权利要求4所述的方法，其特征在于，所述第四热氧化处理的温度的范围为900℃~1000℃，所述第一退火处理的温度的范围为750℃~850℃。
6.根据权利要求4所述的方法，其特征在于，所述第三氧化层的厚度小于50Å。
7.根据权利要求4所述的方法，其特征在于，对所述二次预备第三基底层进行第一退火处理，得到所述第三基底层，包括：
对所述二次预备第三基底层进行第一退火处理，得到三次预备第三基底层；
对所述三次预备第三基底层的表面进行第五热氧化处理，形成第四氧化层，并去除所述第四氧化层，得到四次预备第三基底层，其中，所述第五热氧化处理的温度小于所述第四热氧化处理的温度，所述第四氧化层的厚度小于所述第三氧化层的厚度；
对所述四次预备第三基底层进行第二退火处理，得到所述第三基底层。
8.根据权利要求7所述的方法，其特征在于，所述第五热氧化处理的温度的范围为800℃~900℃，所述第二退火处理的温度的范围为750℃~850℃。
9.根据权利要求7所述的方法，其特征在于，所述第四氧化层的厚度小于30Å。
10.一种碳化硅半导体结构，其特征在于，所述碳化硅半导体结构为采用权利要求1至9中任一项所述的方法制作得到的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311071504.8A CN116779427B (zh) | 2023-08-24 | 2023-08-24 | 碳化硅半导体结构的制作方法和碳化硅半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311071504.8A CN116779427B (zh) | 2023-08-24 | 2023-08-24 | 碳化硅半导体结构的制作方法和碳化硅半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116779427A true CN116779427A (zh) | 2023-09-19 |
| CN116779427B CN116779427B (zh) | 2023-11-10 |
Family
ID=87989910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311071504.8A Active CN116779427B (zh) | 2023-08-24 | 2023-08-24 | 碳化硅半导体结构的制作方法和碳化硅半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116779427B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102301464A (zh) * | 2009-03-18 | 2011-12-28 | 硅绝缘体技术有限公司 | 绝缘体上硅soi型的基板的修整方法 |
| CN113192839A (zh) * | 2021-04-27 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制备方法 |
| CN114023633A (zh) * | 2021-10-29 | 2022-02-08 | 苏州华太电子技术有限公司 | 碳化硅器件的栅氧化层的制备方法与碳化硅器件 |
| CN114256065A (zh) * | 2021-12-30 | 2022-03-29 | 苏州华太电子技术有限公司 | SiC MOSFET器件的栅氧化层的制作方法 |
-
2023
- 2023-08-24 CN CN202311071504.8A patent/CN116779427B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102301464A (zh) * | 2009-03-18 | 2011-12-28 | 硅绝缘体技术有限公司 | 绝缘体上硅soi型的基板的修整方法 |
| CN113192839A (zh) * | 2021-04-27 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制备方法 |
| CN114023633A (zh) * | 2021-10-29 | 2022-02-08 | 苏州华太电子技术有限公司 | 碳化硅器件的栅氧化层的制备方法与碳化硅器件 |
| CN114256065A (zh) * | 2021-12-30 | 2022-03-29 | 苏州华太电子技术有限公司 | SiC MOSFET器件的栅氧化层的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116779427B (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10038087B2 (en) | Semiconductor device and transistor cell having a diode region | |
| KR101630899B1 (ko) | 에피택셜층들을 포함하는 반도체 디바이스들 및 관련 구조들을 형성하는 방법들 | |
| EP2515336B1 (en) | Sic semiconductor element manufacturing method | |
| CN109841616B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| JPH0799312A (ja) | 半導体装置とその製法 | |
| JPH07131016A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPWO2004003989A1 (ja) | 半導体装置及びその製造方法 | |
| US20150044840A1 (en) | Method for producing silicon carbide semiconductor device | |
| Zeng et al. | Vertical Ga 2 O 3 MOSFET with magnesium diffused current blocking layer | |
| Yuan et al. | Recent progress in diamond-based MOSFETs | |
| KR101915916B1 (ko) | 탄화규소 반도체 장치 및 그 제조 방법 | |
| CN102150271B (zh) | Mosfet和制造mosfet的方法 | |
| CN116779427B (zh) | 碳化硅半导体结构的制作方法和碳化硅半导体结构 | |
| US20160141412A1 (en) | Silicon carbide semiconductor device and method of manufacture thereof | |
| Kimoto | Progress and future challenges of silicon carbide devices for integrated circuits | |
| Liu et al. | High current output hydrogenated diamond triple-gate MOSFETs | |
| CN107887447B (zh) | 一种mos型器件的制造方法 | |
| US11222955B2 (en) | Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices | |
| CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
| US20220302289A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN116613069A (zh) | 一种场效晶体管的制备方法 | |
| CN111697079B (zh) | 一种SiC MOSFET器件结构 | |
| US11575039B2 (en) | Semiconductor device | |
| CN113497115B (zh) | 半导体装置 | |
| CN114005869A (zh) | 碳化硅沟槽mosfet器件结构及加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |