CN116779422A - 半导体结构及其制备方法 - Google Patents

Abstract

本申请提供一种半导体结构及其制备方法，涉及半导体技术领域，解决半导体结构的良率低的技术问题，该制备方法包括：提供晶圆，晶圆具有正面和与正面相对设置的背面；在晶圆的背面上形成多个划痕，多个划痕形成呈预设划痕图案的非晶层；以预设划痕图案为掩膜图案，去除部分非晶层，以在非晶层中形成多个间隔设置的沟槽。本申请能够减小晶圆与晶圆机台之间的接触面积，降低表面摩擦力，延长了晶圆机台的寿命，减小了晶圆机台的误差传递至晶圆，增大了晶圆在制备过程中的套刻精度，提升了半导体结构的良率。

Description

半导体结构及其制备方法

技术领域

本申请涉及半导体制造技术领域，尤其涉及一种半导体结构及其制备方法。

背景技术

晶圆，是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆；在硅晶片上可以加工制作成各种电路元件结构，而成为有特定电性功能的IC产品。

相关技术中，在晶圆上制备各种电路元件结构，通常是将晶圆装载在晶圆机台上，机台上形成有涂层，涂层包括多个支撑凸起，支撑凸起支撑于晶圆的背面，以实现对晶圆的支撑和固定。

然而，随着晶圆机台的寿命缩减，支撑凸起的尖锐程度被逐渐磨平，晶圆与晶圆机台之间的接触面积增大，晶圆机台的误差传递至晶圆，导致晶圆在后续工艺中的套刻误差增大，从而导致半导体结构的良率降低的技术问题。

发明内容

鉴于上述问题，本申请实施例提供一种半导体结构及其制备方法，能够减小晶圆与晶圆机台之间的接触面积，降低表面摩擦力，延长了晶圆机台的寿命，减小了晶圆机台的误差传递至晶圆，增大了晶圆在制备过程中的套刻精度，提升了半导体结构的良率。

为了实现上述目的，本申请实施例提供如下技术方案：

本申请实施例第一方面提供一种半导体结构的制备方法，包括：

提供晶圆，所述晶圆具有正面和与所述正面相对设置的背面；

在所述晶圆的所述背面上形成多个划痕，多个所述划痕形成呈预设划痕图案的非晶层；

以所述预设划痕图案为掩膜图案，去除部分所述非晶层，以在所述非晶层中形成多个间隔设置的沟槽。

在一些实施方式中，在所述晶圆的背面上形成多个划痕的步骤中，包括：

采用化学机械研磨工艺对所述晶圆的所述背面进行研磨。

在一些实施方式中，以所述预设划痕图案为掩膜图案，去除部分所述非晶层，以在所述非晶层中形成多个间隔设置的沟槽的步骤中，包括：

以所述预设划痕图案为掩膜图案，利用刻蚀溶液选择性刻蚀所述非晶层，以在所述非晶层中形成多个间隔设置的所述沟槽。

在一些实施方式中，利用刻蚀溶液选择性刻蚀所述非晶层的步骤中，包括：

利用刻蚀溶液以各向同性刻蚀的方式以预设刻蚀温度刻蚀所述非晶层预设时长。

在一些实施方式中，所述刻蚀溶液包括TMAH溶液。

在一些实施方式中，所述预设刻蚀温度为25℃～30℃；和/或，所述预设时长为0～8min。

在一些实施方式中，沿所述晶圆的厚度方向，各所述沟槽的深度为1nm～10nm。

在一些实施方式中，各所述沟槽的宽度为1nm～3nm。

本申请实施例第二方面还提供一种半导体结构，包括：

晶圆，具有正面和与所述正面相对设置的背面；

所述晶圆的背面具有非晶层，所述非晶层具有多个间隔设置的沟槽。

在一些实施方式中，所述沟槽的侧壁与所述晶圆的厚度方向之间具有倾斜夹角。

本申请实施例提供的半导体结构的制备方法，包括：提供晶圆，晶圆具有正面和与正面相对设置的背面，在晶圆的背面上形成多个划痕，多个划痕形成呈预设划痕图案的非晶层；以预设划痕图案为掩膜图案，去除部分非晶层，以在非晶层中形成多个间隔设置的沟槽。由此可见，上述方案中，通过在晶圆的背面形成多个间隔设置的沟槽，这样，可以减小晶圆与晶圆机台之间的接触面积，降低表面摩擦力，延长了晶圆机台的寿命，减小了晶圆机台的误差传递至晶圆，增大了晶圆在制备过程中的套刻精度，提升了半导体结构的良率。

除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本申请实施例提供的半导体结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的半导体结构的制备方法的流程示意图；

图2为本申请实施例提供的半导体结构中晶圆的正投影示意图；

图3为在图2的基础上在晶圆的背面涂覆研磨液的状态示意图；

图4为在图3的基础上在晶圆的背面通过化学机械研磨工艺在晶圆的背面形成划痕的状态示意图；

图5为在图4的基础上采用刻蚀溶液刻蚀晶圆的背面形成沟槽的状态示意图；

图6为本申请实施例提供的半导体结构中部分晶圆的一种结构示意图；

图7为图6中的晶圆装载在晶圆机台上的一种状态示意图；

图8为本申请实施例提供的半导体结构中部分晶圆的另一种结构示意图；

图9为图8中的晶圆装载在晶圆机台上的一种状态示意图。

附图标记：

112a-尖峰凸起； 200-研磨垫； 300-研磨颗粒；

400-刻蚀溶液； 500-晶圆机台； 510-支撑凸起。

具体实施方式

本申请的发明人在实际工作过程中发现，在晶圆上制备各种电路元件结构，通常是将晶圆装载在晶圆机台上，晶圆机台上形成有涂层，涂层包括多个支撑凸起，支撑凸起支撑于晶圆的背面，以实现对晶圆的支撑和固定。然而，随着晶圆机台的寿命缩减，支撑凸起的尖锐程度被逐渐磨平，晶圆与晶圆机台之间的接触面积增大，晶圆机台的误差传递至晶圆，导致晶圆在后续工艺中的套刻误差增大，从而导致产品的良率降低的技术问题。

为了解决上述问题，本申请实施例提供一种半导体结构及其制备方法，通过在晶圆的背面形成多个间隔设置的沟槽，这样，可以减小晶圆与晶圆机台之间的接触面积，降低表面摩擦力，延长了晶圆机台的寿命，减小了晶圆机台的误差传递至晶圆，增大了晶圆在制备过程中的套刻精度，提升了半导体结构的良率。

为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。

图1为本申请实施例提供的半导体结构的制备方法的流程示意图。请参照图1所示，本申请实施例提供一种半导体结构的制备方法，包括：

步骤S101：提供晶圆，晶圆具有正面和与正面相对设置的背面。

晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆110。

晶圆110可以为衬底，也可以为衬底经过多道半导体制程工艺(例如光刻、沉积、研磨等)后获得的半成品。晶圆110可以用于形成存储器件，例如，动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)静态随机存取存储器(Static RandomAccess Memory，简称SRAM)等。晶圆110也可以用于形成非存储器件，例如，微处理器(MicroProcessor Unit，简称MPU)、数字信号处理器(Digital Signal Processor，简称DSP)等，本申请实施例对此不做限定。

晶圆110的材料可以包括硅、锗硅、碳化硅，绝缘体上硅中任一者或者多者。在本申请实施例中，晶圆110的材料可以为单晶硅。

晶圆110包括相对设置的正面110a和背面110b，可以理解的是，晶圆110的正面110a用于在后续的半导体制程中形成功能结构。功能结构可以为堆叠结构，堆叠结构例如包括字线结构、位线结构等，也可以为形成在堆叠结构中的孔或槽，例如插塞孔或者隔离槽等。而与后续半导体制程中要形成的功能结构所在表面相对设置的表面为晶圆110的背面110b，晶圆110的背面110b通常作为晶圆110的支撑面，例如，在后续的半导体制程中，晶圆110装载在晶圆机台500上，这样，晶圆机台500支撑晶圆110时，晶圆110与晶圆机台500接触的表面为晶圆110的背面110b，晶圆110的背面110b作为晶圆110的支撑面，不用于形成功能结构。

在后续的半导体制程中，晶圆110的背面110b作为晶圆110的支撑基础，需要在晶圆110的正面110a上通过多次的沉积、光刻等工艺，形成不同的图案层，从而形成半导体结构100中不同的器件层。

在半导体制程中，功能结构通常是在晶圆110的正面110a上通过沉积、光刻等工艺形成，若晶圆110存在翘曲现象，则功能结构在制备过程中也会受到晶圆110翘曲度的影响而发生弯曲，不仅会影响功能结构的性能，而且还会影响后续制程工艺的阵列图案的套刻误差，从而降低半导体结构100的良率。

示例性的，以功能结构为位线结构为例，在晶圆110的正面110a上形成位线结构后，位线结构由于晶圆110的例如翘曲等误差的影响，位线结构出现弯曲，位线结构发生变形，导致相邻位线结构之间的距离过小，位线结构之间容易接触，相邻位线结构之间的寄生电容也会增大，影响位线结构的性能，从而降低了半导体结构100的良率。

在本申请实施例中，在晶圆110的正面110a上形成功能结构前，需要减小晶圆110的翘曲等误差，使得晶圆110的平整度达到预设状态，以保证后续形成的功能结构的性能。

需要说明的是，晶圆110的翘曲等误差，其中的一个因素是用于支撑晶圆110的晶圆机台500将自身的误差传递至晶圆110，从而导致晶圆110发生例如翘曲等误差，影响功能结构的精度。

在一些实施例中，晶圆机台500的材料例如为碳化硅(SiC)，晶圆机台500的表面具有涂层，涂层的材料例如为类金刚石薄膜(Diamond-Like Carbon，简称DLC)。晶圆机台500上设置有多个尖顶的支撑凸起510，晶圆110装载在晶圆机台500上时，支撑凸起510支撑于晶圆110的背面110b。

需要说明的是，DLC是一种非晶态薄膜，具有高硬度和高弹性模量，低摩擦因数，耐磨损以及良好的真空摩擦等特性，适于作为耐磨涂层。

而随着晶圆机台500的寿命的缩减，支撑凸起510的尖顶的尖锐程度被逐渐磨平，逐渐的，支撑凸起510的支撑精度逐渐的降低，误差逐渐的增大，并会传递给晶圆110，使得发生例如翘曲等现象，从而导致在后续工艺中，在晶圆110上形成的例如位线结构等功能结构发生弯曲、甚至畸变、开裂等，导致在后续制程工艺中的阵列图案的套刻工艺失真，误差增大，从而影响半导体结构100的整体性能，降低半导体结构100的良率。

为了减小晶圆机台500传递至晶圆110的误差，在本申请实施例中，根据晶圆机台500支撑于晶圆110的背面110b后，晶圆110的翘曲等现象，确定晶圆110的误差，通过误差确定晶圆110的误差的补偿量，以通过补偿量减小晶圆110的翘曲等误差，使得晶圆110趋于平整，以提高晶圆110在后续工艺中的套刻精度，改善半导体器件的缺陷，提升半导体结构100的良率。

步骤S102：在晶圆的背面上形成多个划痕，多个划痕形成呈预设划痕图案的非晶层。

在本申请实施例中，通过在晶圆110的背面110b上形成多个划痕，多个划痕呈预设划痕图案，这样，多个划痕形成呈预设划痕图案的层形成为非晶层，可以理解的是，各划痕所在的区域或具体位置是根据晶圆110的翘曲度等误差所确定的，从而使得多个划痕形成为呈预设划痕的图案，在后续工艺中，通过预设划痕图案，并根据晶圆110的例如翘曲度等误差确定各划痕所对应的误差补偿量，对应的去除晶圆110的部分硅材料，以对晶圆机台500传递至晶圆110的误差进行补偿，从而使得晶圆110整体呈平整状态，且通过去除晶圆110的背面110b的部分硅材料，可以减小晶圆110与晶圆机台500之间的接触面积，从而减小晶圆110在装载至晶圆机台500过程中的摩擦力，进而提高晶圆110上半导体器件制程中的阵列图案的套刻精度，进而减小形成的半导体器件的缺陷，提升半导体结构100的良率。

在一些实施例中，在晶圆110的背面110b上形成多个划痕的步骤中，包括：

采用化学机械研磨(chemical Mechanical Polish，简称CMP)工艺对晶圆110的背面110b进行研磨。

在化学机械研磨工艺中，研磨设备包括研磨垫200、研磨头、清洗刷等，研磨垫200和晶圆110之间填充有研磨液，研磨液可以为化学活性浆料，且研磨液中包含有多个纳米级的研磨颗粒300，这样，晶圆110的背面110b被倒置并被压在研磨垫200和研磨液上，同时晶圆机台500带动晶圆110旋转，研磨垫200反向旋转，并通过研磨头向研磨垫200施加压力，从而使得研磨液中的研磨颗粒300通过机械的方式划伤晶圆110的背面110b，划伤区域发生晶格变形，形成非晶层，晶圆110的背面110b上形成多个划痕，且划痕的大小根据研磨颗粒300的大小、所受压力的大小以及旋转速度等确定，因此，划痕的大小可通过旋转研磨颗粒300的大小、控制向晶圆110施加的压力以及晶圆110和研磨垫200的旋转速度来确定，从而形成所预设的划痕。

示例性的，请结合图2至图4所示，提供晶圆110，并将晶圆110的背面110b面向化学机械掩膜设备的研磨头的一侧，向晶圆110的背面110b输送研磨液，研磨液中有多个研磨颗粒300，并在晶圆110的背面110b一侧设置研磨垫200，使得研磨液设置在研磨垫200和晶圆110的背面110b之间，这样，当化学机械研磨时，研磨头朝向研磨垫200施加法向压力，以使得研磨颗粒300在研磨垫200和晶圆110的背面110b之间受压，这样，随着研磨头的移动，研磨颗粒300可以对晶圆110的背面110b产生机械划痕，从而在晶圆110的背面110b上形成呈预设图案的划痕。

其中，化学机械研磨的时间不同，研磨颗粒300的大小不同，会在晶圆110的背面110b上形成大小不同的划痕；另外，为了提高化学机械研磨的效率，晶圆110的背面110b上的划痕可以呈批量产生。

例如，化学机械研磨在30s期间，例如5.1x10¹⁰个研磨颗粒300接触接触全部的晶圆110的背面110b，就可以批量产生例如200个划痕，从而能够提高制备效率，缩短制备周期。

步骤S103：以预设划痕图案为掩膜图案，去除部分非晶层，以在非晶层中形成多个间隔设置的沟槽。

在本申请实施例中，在晶圆110的背面110b上形成呈预设图案的多个划痕后，以预设划痕图案为掩膜，去除部分非晶层，以在非晶层中形成多个间隔设置的沟槽111，这样，一方面，可以减小晶圆110与晶圆机台500之间的接触面积，从而降低晶圆110向晶圆机台500上装载时的摩擦，能够延长晶圆机台500的寿命，降低设备成本；另一方面，可以减小晶圆机台500传递给晶圆110的误差，避免晶圆110发生翘曲，提高晶圆110的平整度，在半导体制程中，能够提高阵列图案的套刻精度，降低半导体器件的缺陷，提升半导体结构100的良率。

在一些实施例中，以预设划痕图案为掩膜图案，去除部分非晶层，以在非晶层中形成多个间隔设置的沟槽111的步骤中，包括：

以预设划痕图案为掩膜图案，利用刻蚀溶液400选择性刻蚀非晶层，以在非晶层中形成多个间隔设置的沟槽111。

请结合图5至图7所示，在本申请实施例中，以预设划痕图案为掩膜图案，利用刻蚀溶液400选择性刻蚀非晶层，在划痕区域之外的区域形成沟槽111，在划痕区域处形成多个具有尖峰的凸起112，这样，具有尖峰的凸起112与晶圆机台500接触，即晶圆机台500支撑于具有尖峰的凸起112上，从而能够减小晶圆机台500与晶圆110之间的接触面积，减小晶圆110装载在晶体机台过程中的摩擦，从而能够减小晶圆机台500传递至晶圆110的误差，改善晶圆110的翘曲现象，提高了晶圆110的平整性，改善后续工艺中形成的半导体器件的性能。

在一些实施例中，利用刻蚀溶液400选择性刻蚀非晶层的步骤中，包括：

利用刻蚀溶液400以各向同性刻蚀的方式以预设刻蚀温度刻蚀非晶层预设时长。

需要说明的是，各向同性刻蚀指的是，在所有方向上均相等的刻蚀，基材的方向不影响刻蚀液去除材料的方式，例如，当将刻蚀液施加到被掩膜的晶圆110上时，在所有方向上未被掩膜覆盖的区域中，刻蚀会以相同的速率发生，从而产生沟槽111。

具体的，以预设划痕图案为掩膜图案，利用刻蚀溶液400通过各向同性刻蚀，这样，会在非划痕区形成多个间隔设置的沟槽111，相邻沟槽111之间形成凸起112，这样，晶圆110装载在晶圆机台500上时，晶圆机台500支撑于晶圆110的背面110b的凸起112上，从而减小了晶圆机台500与晶圆110的背面110b的实际接触面积，减小晶圆110装载在晶体机台过程中的摩擦；另外，还可以减小晶圆机台500传递至晶圆110的误差，改善晶圆110的翘曲现象，提高了晶圆110的平整性，改善后续工艺中形成的半导体器件的性能。

在本申请实施例中，利用刻蚀溶液400采用各向同性刻蚀的方式刻蚀非晶层，这样，便于控制刻蚀速率，从而形成预设深度的沟槽111，避免沟槽111过刻蚀等而影响晶圆110的性能。

示例性的，刻蚀溶液400例如是分子式为C₄H₁₃No的四甲基氢氧化铵(Tetra MethylAmmonium Hydroxide，简称TMAH)溶液，在法向负载为10μN的条件下，采用化学机械研磨对晶圆110的背面110b进行研磨形成划痕后，对晶圆110的背面110b在刻蚀温度例如为25℃～30℃，例如，刻蚀温度为25℃、26℃、27℃、28℃、29℃等，刻蚀时长例如为0～8min，例如，刻蚀时长为1min、2min、3min、4min、5min、6min、7min、8min等，具体可以根据沟槽111的深度确定，在此不做限制。

需要说明的是，以晶圆110为硅材料为例，硅材料的晶圆110，晶圆110的表面具有非常低的刻蚀速率，因此，在采用TMAH溶液刻蚀晶圆110的背面110b时，晶圆110的背面110b的表面起到了防止刻蚀的作用，这样，会使得保留在相邻沟槽111之间的凸起112的侧面具有倾斜夹角，从而能够进一步减小晶圆110的背面110b与晶圆机台500之间的实际接触面积。

示例性的，在晶圆110的背面110b上通过TMAH溶液采用各向同性刻蚀进行选择性刻蚀，以刻蚀形成沟槽111，这样，相邻沟槽111之间保留的部分为具有倾斜夹角的斜面，且相邻沟槽111之间的倾斜的斜面朝向相互靠近方向倾斜，当倾斜角度使得凸起112两侧的侧面相交时，则晶圆110的背面110b的划痕区域形成尖峰凸起112a，示例性的，尖峰凸起112a的侧面的倾斜角度例如为50°～55°，例如，尖峰凸起112a的侧面的倾斜夹角为55°、54.74°、54°、53°、52°、51°等。

晶圆110的背面110b的各划痕区域均形成尖峰凸起112a，这样，晶圆110的背面110b通过尖峰凸起112a与晶圆机台500接触，即晶圆机台500支撑于尖峰凸起112a上，从而能够进一步减小晶圆机台500与晶圆110的背面110b之间的实际接触面积，减小晶圆110装载在晶体机台过程中的摩擦，从而能够减小晶圆机台500传递至晶圆110的误差，改善晶圆110的翘曲现象，提高了晶圆110的平整性，改善后续工艺中形成的半导体器件的性能。

需要说明的是，刻蚀溶液400在不同的刻蚀温度和不同的刻蚀时间下，所形成的沟槽111的深度不同，形成的尖峰凸起112a的形状大小不同，例如，在本申请实施例中，刻蚀温度为25℃、刻蚀时长在30s～5min时，能够形成较好的尖峰凸起112a；而随着刻蚀温度的增大，以及随着刻蚀时长的增大，尖峰凸起112a越难以形成。

其中，晶圆110的背面110b上形成的尖峰凸起112a为尖峰纳米结构，不会影响晶圆110的强度和晶圆110的支撑可靠性。

上述方案中，通过刻蚀晶圆110的背面110b形成多个间隔设置的沟槽111，相邻沟槽111之间形成尖峰凸起112a，尖峰凸起112a与晶圆机台500接触，以减小晶圆110的背面110b与晶圆机台500之间的实际接触面积，从而降低晶圆110装载至晶圆机台500上时的摩擦，进而降低了晶圆110与晶圆机台500之间的表面摩擦力，这样，一方面，能够减小晶圆机台500的磨损，延长晶圆机台500的寿命，降低设备成本；另一方面，可以减小晶圆机台500的形变特征引起的误差传递至晶圆110，从而能够减小晶圆机台500的误差对晶圆110的影响，能够提高晶圆110在后续制程中例如阵列图案在制备时的套刻精度，从而能够提高半导体结构100的良率。

在一些实施例中，沿晶圆110的厚度方向，各沟槽111的深度为1nm～10nm，沟槽111的宽度为1nm～3nm，可以理解的是，沟槽111的深度决定了尖峰凸起112a的高度以及尖峰凸起112a的侧面的倾斜程度，从而决定了晶圆110的背面110b与晶圆机台500之间的接触面积。

其中，沟槽111的深度可以通过控制化学机械研磨工艺时的研磨压力和时间，即不同的研磨压力和研磨时间控制沟槽111的深度。

需要说明的是，化学机械研磨工艺中，研磨液中的研磨颗粒300通过向晶圆110的背面110b施加法向力，以通过研磨颗粒300向晶圆110的背面110b施加的法向力在晶圆110的背面110b上形成划痕；其中，多个划痕形成的划痕图案以及各划痕的形状是根据晶圆110的翘曲度、晶圆110的套刻特性而存在的套刻误差等定制的图案，也就是说，晶圆110在后续制程中，会出现的需要补偿的套刻误差，根据该误差补偿倒推到划痕图案以及各划痕的形状如何体现或设置，再反推各沟槽111的深度和宽度，制备该沟槽111时所需要的研磨压力和研磨时间等，以获得相应的沟槽111。

请继续参照图6至9所示，本申请实施例还提供一种半导体结构100，该半导体结构100可采用上述实施例提供的半导体结构的制备方法进行制备，该半导体结构100包括：晶圆110，晶圆110具有正面110a和与正面110a相对设置的背面110b；晶圆110的背面110b具有非晶面，非晶面具有多个间隔设置的沟槽111。

可以理解的是，晶圆110通常包括多个半导体芯片区以及分割多个半导体芯片区的切割区，通过在晶圆110对应的半导体芯片区内加工制作形成功能结构，例如，位线结构、字线结构等，待芯片上的各功能结构加工完成后，沿着切割区进行切割，将各芯片从晶圆110上分离下来，形成内含集成电路的独立芯片。

因此，当晶圆110支撑于晶圆机台500上后，可通过检测晶圆110各半导体芯片区的翘曲等误差，以根据各半导体芯片区的误差值确定各半导体芯片区的误差补偿量，从而确定晶圆110中各半导体芯片区所对应的晶圆110的背面110b的沟槽111的排布位置、延伸形状及大小。

可以理解的是，如图6和图7所示，相邻沟槽111之间设置有间隔相邻沟槽111侧凸起112，这样，当晶圆机台500与晶圆110的背面110b的接触面积，实际为晶圆机台500与相邻沟槽111之间的凸起112进行接触，从而减小了晶圆机台500与晶圆110的背面110b之间的实际接触面积。

在本申请实施例中，通过刻蚀晶圆110的背面110b形成多个间隔设置的沟槽111，以减小晶圆110的背面110b与晶圆机台500之间的实际接触面积，从而降低晶圆110装载至晶圆机台500上时的摩擦，进而降低了晶圆110与晶圆机台500之间的表面摩擦力，这样，一方面，能够减小晶圆机台500的磨损，延长晶圆机台500的寿命，降低设备成本；另一方面，可以减小晶圆机台500的形变特征引起的误差传递至晶圆110，从而能够减小晶圆机台500的误差对晶圆110的影响，能够提高晶圆110在后续制程中例如阵列图案在制备时的套刻精度，从而能够提高半导体结构100的良率。

为了进一步减小晶圆机台500与晶圆110的背面110b之间的实际接触面积，在本申请实施例中，如图8和图9所示，沟槽111的侧壁与晶圆110的厚度方向之间具有倾斜夹角，例如，沟槽111的侧壁朝向远离沟槽111的中心方向倾斜，这样，相邻沟槽111之间的凸起112的两侧的侧壁朝向相互靠近的方向倾斜，这样，可以进一步减小凸起112与晶圆机台500之间的实际接触面积，示例性，当凸起112的两侧的侧壁的倾斜的角度例如为50°～55°时，此时，凸起112的两侧的侧壁倾斜相交，从而使得相邻沟槽111之间的凸起112形成为尖峰凸起112a，从而进一步减小晶圆110的背面110b与晶圆110凸起112之间的接触面积，减小了晶圆机台500与晶圆110的背面110b之间的表面摩擦力，延缓了晶圆机台500的磨损，延长了晶圆机台500的寿命，降低了设备更换零件的成本；另外，可以减小晶圆机台500的形变特征引起的误差传递至晶圆110，从而能够减小晶圆机台500的误差对晶圆110的影响，能够提高晶圆110在后续制程中例如阵列图案在制备时的套刻精度，从而能够提高半导体结构100的良率。

示例性的，尖峰凸起112a的侧面为具有倾斜角度例如为50°～55°的斜面，例如，尖峰凸起112a的侧面的倾斜夹角为55°、54.74°、54°、53°、52°、51°等。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：

提供晶圆，所述晶圆具有正面和与所述正面相对设置的背面；

在所述晶圆的所述背面上形成多个划痕，多个所述划痕形成呈预设划痕图案的非晶层；

以所述预设划痕图案为掩膜图案，去除部分所述非晶层，以在所述非晶层中形成多个间隔设置的沟槽。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述晶圆的背面上形成多个划痕的步骤中，包括：

采用化学机械研磨工艺对所述晶圆的所述背面进行研磨。

3.根据权利要求2所述的半导体结构的制备方法，其特征在于，以所述预设划痕图案为掩膜图案，去除部分所述非晶层，以在所述非晶层中形成多个间隔设置的沟槽的步骤中，包括：

以所述预设划痕图案为掩膜图案，利用刻蚀溶液选择性刻蚀所述非晶层，以在所述非晶层中形成多个间隔设置的所述沟槽。

4.根据权利要求3所述的半导体结构的制备方法，其特征在于，利用刻蚀溶液选择性刻蚀所述非晶层的步骤中，包括：

利用刻蚀溶液以各向同性刻蚀的方式以预设刻蚀温度刻蚀所述非晶层预设时长。

5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述刻蚀溶液包括TMAH溶液。

6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述预设刻蚀温度为25℃～30℃；和/或，所述预设时长为0～8min。

7.根据权利要求1-6中任一项所述的半导体结构的制备方法，其特征在于，沿所述晶圆的厚度方向，各所述沟槽的深度为1nm～10nm。

8.根据权利要求1-6中任一项所述的半导体结构的制备方法，其特征在于，各所述沟槽的宽度为1nm～3nm。

9.一种半导体结构，其特征在于，包括：

晶圆，具有正面和与所述正面相对设置的背面；

所述晶圆的背面具有非晶层，所述非晶层具有多个间隔设置的沟槽。

10.根据权利要求9所述的半导体结构，其特征在于，所述沟槽的侧壁与所述晶圆的厚度方向之间具有倾斜夹角。