CN116778646A - 一种智能收银机电路装置 - Google Patents

Abstract

本发明公开了一种智能收银机电路装置，涉及保护电路领域，包括：逻辑控制模块，所述逻辑控制模块只含有接口电路和死区产生电路，由于控制信号传输的方式被电容隔离传输代替；该智能收银机电路装置，通过输入频率变化的死区时间电路，最小死区时间约50ns，最大约300ns，以应对输入不同频率下死区时间可能需要的变化，用来保证半桥驱动电路高压域和低压域不会同时导通，不会烧毁电路，同时通过解调电路采用交叉耦合偏置的全差分共栅放大电路消除共模噪声信号，并形成包络输出，同时，在全差分放大电路中增加前级能量传递，放大包络的幅值，通过检波电路对包络进行整形输出，解决了传统电容隔离电平移位电路抗干扰能力不足的问题。

Description

一种智能收银机电路装置

技术领域

本发明涉及保护电路技术，具体涉及一种智能收银机电路装置。

背景技术

当前商业交易运作中，都普遍使用收银机来进行出入账结算管理，其中作为收银机的标配件的钱箱，主要用来收纳存储现金及支票等，这种钱箱的箱门能随着结算程序步骤而自动打开，它内部有一个电磁锁，当执行打开指令时，由收银机主机输出一大电流的瞬间脉冲加到电磁锁上从而打开钱箱。

钱箱开启时需要输入的瞬间电流很大，通常都要1到2安，有的些可达到3安。常见的传统收银主机与钱箱是通过一根电缆线直接连接，打开钱箱时，这一强电流是瞬时发生的，如果电路的抗干扰能力较弱可能会产生过流，或因为主机板上的元器损坏，会使这一电流产生失控的现象，而钱箱的里面储存的是现金或票据等易燃物品，同时钱箱的材质多为易燃的硬塑料，极易发生火灾事故。

发明内容

本发明的目的是提供一种智能收银机电路装置，以解决现有技术中的上述不足之处。

为了实现上述目的，本发明提供如下技术方案：一种智能收银机电路装置，包括：

逻辑控制模块，所述逻辑控制模块只含有接口电路和死区产生电路，由于控制信号传输的方式被电容隔离传输代替，HIN与LIN两路控制信号经过接口电路和死区产生电路后，产生相位相反且有死区的两路0-5V的控制信号，进入隔离传输模块；

隔离传输模块，所述隔离传输模块包括调制电路，隔离电容以及解调电路，信号通过调制电路的高频信号进行调制，产生高频信号通过隔离电容后经过解调电路恢复成方波；

驱动模块，所述驱动模块主要包含高压域和低压域两个结构相同的输出驱动电路，两者的区别在于，高压域的电源VBUS和地VSW是浮动电压；

保护模块，所述保护模块包括过流保护、欠压保护、过温保护和保护逻辑处理电路，通过判断芯片是否正常工作或处于正常工作的环境，并经过逻辑处理，发出控制信号进入死区时间保护电路来控制芯片是否切断工作，从而对整个电路进行保护。

进一步地，所述死区产生电路包括：

鉴频电路，用于将一定频率方波转化为电压信号的电路；

比较器，用于进行电压信号随后与基准信号V_REFTD进行比较；

延时产生模块，用于控制死区时间电路的具体死区时间；

开关，所述开关用于选择比较器中较高的一个。

进一步地，所述死区产生电路的工作原理为，从接口电路来的方波信号先进入鉴频电路，根据其频率得到应电压信号，电压信号随后与基准信号V_REFTD进入比较器进行比较，进而控制开关选择V_X的值，所述V_X选取比较器输入中更高的一个，产生V_X信号后，与输入IN的相反信号进入延时产生模块，控制死区时间电路的具体死区时间，得到输出与输入IN进行逻辑运算，得到最终输出OUT。

进一步地，所述调制电路包括。

带隙基准电路，用于为线性稳压器提供参考电压；

线性稳压器，用于产生较低的供电电压变化降低电路对环形振荡器频率的影响；

偏置电路，用于向各放大级提供合适的偏置电流，确定各级静态工作点；

逻辑信号处理电路，用于提高电路的抗干扰能力；

振荡器，用于产生为调制模块提供高频载波的信号。

进一步地，所述解调电路包括。

电容耦合全差分共栅级放大电路，包括跨导增加共栅放大电路M2、M3、M11、M12，电容C1、C2、C3、C4提供信号传输通道，偏置电路模块为R1、R2、M4、M5、M8、M10采用交叉耦合结构，电容耦合的共栅放大器的目的是将接收到的电容耦合差分信号进行初步放大，当A、B接收调制模块产生的高频差分载波信号时，C1、C2、C3、C4分别将输入信号耦合到M11、M12、M3、M4的栅极，此时MOS管的跨导倍增，具体原理为：IN1、IN2是两路相位相反的差模信号，当IN1增大、IN2减小时，A点信号耦合到VG1、VG2，使VG1、VG2增大，因此M11、M12的栅源电压差增大；当输入信号同时变高或变低时，通过电容耦合，共模信号使输入管的VGS保持不变，因此M11、M12的栅源电压差不变；

全差分放大电路，用于将输入信号通过电容电阻耦合到输出端，抑制共模增益；

检波电路，其中V1、V2、V3、V4为偏置电路产生的偏置电压，M4、M5为输入管，M1、M2、M3、M6、M7、M8、M9、M10形成两条支路，构成电流比较器，具体原理为：当输入信号不存在交流信号时，电路中共模电压Vcm=(VIN++VIN-)/2，当VIN+=VIN-=Vcm时，通过M4、M5的总电流为Icm，输出为低电平，当存在交流信号时，通过M4、M5的总电流为IDET，IDET>Icm，流过M3的电流减小，M9的电压信号会被调制，两个相反输入信号使得M4和M5交替导通，电路中电流增大，导致A处的电压增大，一旦增加的电压超过了NMOS管M9的过驱动电压，那么输出电压OUT为高，将两路差模调制信号复原为方波信号；

滤波电路，用于滤除低频信号。

与现有技术相比，本发明提供的一种智能收银机电路装置，通过输入频率变化的死区时间电路，最小死区时间约50ns，最大约300ns，以应对输入不同频率下死区时间可能需要的变化，用来保证半桥驱动电路高压域和低压域不会同时导通，不会烧毁电路，同时通过解调电路采用交叉耦合偏置的全差分共栅放大电路消除共模噪声信号，并形 成包络输出，同时，在全差分放大电路中增加前级能量传递，放大包络的幅值，通过检波电路对包络进 行整形输出，解决了传统电容隔离电平移位电路抗干扰能力不足的问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的电路结构示意图；

图2为本发明实施例提供的隔离传输模块电路结构示意图；

图3为本发明实施例提供的死区产生电路结构示意图；

图4为本发明实施例提供的调制模块电路结构示意图；

图5为本发明实施例提供的电容耦合全差分共栅级放大电路结构示意图；

图6为本发明实施例提供的检波电路结构示意图。

附图标记说明：

1、逻辑控制模块；2、隔离传输模块；3、保护模块；4、驱动模块。

具体实施方式

为了使本领域的技术人员更好地理解本发明的技术方案，下面将结合附图对本发明作进一步的详细介绍。

请参阅图1-6，一种智能收银机电路装置，包括：

逻辑控制模块1，只含有接口电路和死区产生电路，由于控制信号传输的方式被电容隔离传输代替，与传统的驱动电路相比，少了电平移位电路和低压域延时匹配电路。HIN与LIN两路控制信号经过接口电路和死区产生电路后，产生相位相反且有死区的两路0-5V的控制信号，进入隔离传输模块；

隔离传输模块2，包括调制电路，隔离电容以及解调电路，信号通过调制电路的高频信号进行调制，产生高频信号通过隔离电容后经过解调电路恢复成方波；

驱动模块4，驱动模块主要包含高压域和低压域两个结构相同的输出驱动电路，两者的区别在于，高压域的电源VBUS和地VSW是浮动电压。传统的半桥驱动模块会将高压域驱动模块放置在特定的高压阱中用于隔离，本文中高压域与低压域是单独划片出来的，故不需要高压阱做耐压处理。驱动模块主要是提高控制信号的驱动能力，使其能控制半桥功率管的开关；

保护模块3，保护过流保护、欠压保护、过温保护和保护逻辑处理电路。当芯片电源电压过低、半桥驱动发生漏电或者经过电流过大超过阈值时候或是芯片发热严重导致温度过高时候，均有可能导致芯片工作发生错误。为了避免此类型错误，保护逻辑电路接受过流保护、欠压保护以及过温保护三个模块发出的逻辑信号，来判断芯片是否正常工作或处于正常工作的环境，并经过逻辑处理，发出控制信号进入死区时间保护电路来控制芯片是否切断工作，从而对整个电路进行保护。

这样设置可以随着输入频率变化的死区时间电路，最小死区时间约50ns，最大约300ns，以应对输入不同频率下死区时间可能需要的变化，用来保证半桥驱动电路高压域和低压域不会同时导通，不会烧毁电路，同时通过低侧调制信号通过两个隔离电容直接引起高侧接收端电压的变化，通过解调电路还原成高侧开关信号。调制电路模块的实现原理是控制信号去耦合一个高频载波信号的幅值，从而产生已调制信号。解调电路模块的实现原理是非相干解调即在解调端获得输入波形的包络，最后恢复原始输入方波信号。高可靠性的电容全隔离电平移位电路，由振荡器、幅度调制电路、电容耦合的全差分共栅放大器、全差分放大器和检波电路组成。采用交叉耦合偏置的全差分共栅放大电路消除共模噪声信号，并形成包络输出，并在全差分放大电路中增加前级能量传递，放大包络的幅值，通过检波电路对包络进行整形输出。具体分析为电容耦合的共栅放大电路采用交叉耦合的偏置电路，当输入信号为差模信号时，放大管的跨导将实现倍增；输入信号为共模信号时，放大管的跨导保持不变。若电路的高压悬浮地端存在噪声干扰，会立即耦合到共栅放大管的源级，改变了差分对管的偏置点，保证放大管的栅源电压不变，此时包络信号传输到全差分放大电路进行进一步放大，并通过检波电路恢复信号输出。当输入信号电位置于恒高的状态时，VS端的电源噪声引起的误差信号不会影响包络信号的检波过程；当输入信号的电位置于恒低的状态时，VS端的电源噪声引起的误差信号会经过电容耦合的共栅放大电路，全差分放大电路依次放大，有可能导致原始低电平的输入信号发生翻转。此时检波电路后加入RC低通滤波电路，该电路使得波形的误差信号更加平滑，有利于波形的解调，整体提高了电路的抗干扰能力。

死区产生电路包括：

鉴频电路，用于将一定频率方波转化为电压信号的电路；

比较器，用于进行电压信号随后与基准信号V_REFTD进行比较；

延时产生模块，用于控制死区时间电路的具体死区时间；

开关，开关用于选择比较器中较高的一个。

死区产生电路的工作原理为，从接口电路来的方波信号先进入鉴频电路，根据其频率得到应电压信号，电压信号随后与基准信号V_REFTD进入比较器进行比较，进而控制开关选择V_X的值，V_X选取比较器输入中更高的一个，产生V_X信号后，与输入IN的相反信号进入延时产生模块，控制死区时间电路的具体死区时间，得到输出与输入IN进行逻辑运算，得到最终输出OUT。

调制电路包括：

带隙基准电路，用于为线性稳压器提供参考电压；

线性稳压器，用于产生较低的供电电压变化降低电路对环形振荡器频率的影响；

偏置电路，用于向各放大级提供合适的偏置电流，确定各级静态工作点；

逻辑信号处理电路，用于提高电路的抗干扰能力；

振荡器，用于产生为调制模块提供高频载波的信号。

这样设置，首先振荡器电路产生高频载波信号，接着该信号分别传输到C1、C2，驱动MP1、MN1，最后经过逻辑信号处理电路与初始信号耦合，输出调制信号

解调电路包括：

电容耦合全差分共栅级放大电路，包括跨导增加共栅放大电路M2、M3、M11、M12，电容C1、C2、C3、C4提供信号传输通道，偏置电路模块为R1、R2、M4、M5、M8、M10采用交叉耦合结构，电容耦合的共栅放大器的目的是将接收到的电容耦合差分信号进行初步放大，当A、B接收调制模块产生的高频差分载波信号时，C1、C2、C3、C4分别将输入信号耦合到M11、M12、M3、M4的栅极，此时MOS管的跨导倍增，具体原理为：IN1、IN2是两路相位相反的差模信号，当IN1增大、IN2减小时，A点信号耦合到VG1、VG2，使VG1、VG2增大，因此M11、M12的栅源电压差增大；当输入信号同时变高或变低时，通过电容耦合，共模信号使输入管的VGS保持不变，因此M11、M12的栅源电压差不变；

全差分放大电路，用于将输入信号通过电容电阻耦合到输出端，抑制共模增益；

检波电路，其中V1、V2、V3、V4为偏置电路产生的偏置电压，M4、M5为输入管，M1、M2、M3、M6、M7、M8、M9、M10形成两条支路，构成电流比较器，具体原理为：当输入信号不存在交流信号时，电路中共模电压Vcm=(VIN++VIN-)/2，当VIN+=VIN-=Vcm时，通过M4、M5的总电流为Icm，输出为低电平，当存在交流信号时，通过M4、M5的总电流为IDET，IDET>Icm，流过M3的电流减小，M9的电压信号会被调制，两个相反输入信号使得M4和M5交替导通，电路中电流增大，导致A处的电压增大，一旦增加的电压超过了NMOS管M9的过驱动电压，那么输出电压OUT为高，将两路差模调制信号复原为方波信号；

滤波电路，用于滤除低频信号。

这样设置，首先整流电路对调制模块得到的OOK信号进行全波整流处理，然后低通滤波器滤除低频信号，获得输入信号的包络，最后整形电路对输出信号整形，得到与原始占空比相同的输出信号，解调过程完成。但是传统的电容隔离电平移位电路中，存在抗干扰能力与输出波形稳定性之间的矛盾关系，所以在进行检波电路处理前，首先对耦合的高频交流信号进行处理，整体提高电路的抗干扰能力。

以上只通过说明的方式描述了本发明的某些示范性实施例，毋庸置疑，对于本领域的普通技术人员，在不偏离本发明的精神和范围的情况下，可以用各种不同的方式对所描述的实施例进行修正。因此，上述附图和描述在本质上是说明性的，不应理解为对本发明权利要求保护范围的限制。

Claims (5)

1.一种智能收银机电路装置，其特征在于，包括：

逻辑控制模块（1），所述逻辑控制模块（1）只含有接口电路和死区产生电路，由于控制信号传输的方式被电容隔离传输代替，HIN与LIN两路控制信号经过接口电路和死区产生电路后，产生相位相反且有死区的两路0-5V的控制信号，进入隔离传输模块；

隔离传输模块（2），所述隔离传输模块（2）包括调制电路，隔离电容以及解调电路，信号通过调制电路的高频信号进行调制，产生高频信号通过隔离电容后经过解调电路恢复成方波；

驱动模块（4），所述驱动模块（4）驱动模块主要包含高压域和低压域两个结构相同的输出驱动电路，两者的区别在于，高压域的电源VBUS和地VSW是浮动电压；

保护模块（3），所述保护模块（3）包括过流保护、欠压保护、过温保护和保护逻辑处理电路，通过判断芯片是否正常工作或处于正常工作的环境，并经过逻辑处理，发出控制信号进入死区时间保护电路来控制芯片是否切断工作，从而对整个电路进行保护。

2.根据权利要求1所述的一种智能收银机电路装置，其特征在于，所述死区产生电路包括：

鉴频电路，用于将一定频率方波转化为电压信号的电路；

比较器，用于进行电压信号随后与基准信号V_REFTD进行比较；

延时产生模块，用于控制死区时间电路的具体死区时间；

开关，所述开关用于选择比较器中较高的一个。

3.根据权利要求2所述的一种智能收银机电路装置，其特征在于，所述死区产生电路的工作原理为，从接口电路来的方波信号先进入鉴频电路，根据其频率得到应电压信号，电压信号随后与基准信号V_REFTD进入比较器进行比较，进而控制开关选择V_X的值，所述V_X选取比较器输入中更高的一个，产生V_X信号后，与输入IN的相反信号进入延时产生模块，控制死区时间电路的具体死区时间，得到输出与输入IN进行逻辑运算，得到最终输出OUT。

4.根据权利要求1所述的一种智能收银机电路装置，其特征在于，所述调制电路包括：

带隙基准电路，用于为线性稳压器提供参考电压；

线性稳压器，用于产生较低的供电电压变化降低电路对环形振荡器频率的影响；

偏置电路，用于向各放大级提供合适的偏置电流，确定各级静态工作点；

逻辑信号处理电路，用于提高电路的抗干扰能力；

振荡器，用于产生为调制模块提供高频载波的信号。

5.根据权利要求4所述的一种智能收银机电路装置，其特征在于，所述解调电路包括：

电容耦合全差分共栅级放大电路，包括跨导增加共栅放大电路M2、M3、M11、M12，电容C1、C2、C3、C4提供信号传输通道，偏置电路模块为R1、R2、M4、M5、M8、M10采用交叉耦合结构，电容耦合的共栅放大器的目的是将接收到的电容耦合差分信号进行初步放大，当A、B接收调制模块产生的高频差分载波信号时，C1、C2、C3、C4分别将输入信号耦合到M11、M12、M3、M4的栅极，此时MOS管的跨导倍增，具体原理为：IN1、IN2是两路相位相反的差模信号，当IN1增大、IN2减小时，A点信号耦合到VG1、VG2，使VG1、VG2增大，因此M11、M12的栅源电压差增大；当输入信号同时变高或变低时，通过电容耦合，共模信号使输入管的VGS保持不变，因此M11、M12的栅源电压差不变；

全差分放大电路，用于将输入信号通过电容电阻耦合到输出端，抑制共模增益；

检波电路，其中V1、V2、V3、V4为偏置电路产生的偏置电压，M4、M5为输入管，M1、M2、M3、M6、M7、M8、M9、M10形成两条支路，构成电流比较器，具体原理为：当输入信号不存在交流信号时，电路中共模电压Vcm=(VIN++VIN-)/2，当VIN+=VIN-=Vcm时，通过M4、M5的总电流为Icm，输出为低电平，当存在交流信号时，通过M4、M5的总电流为IDET，IDET>Icm，流过M3的电流减小，M9的电压信号会被调制，两个相反输入信号使得M4和M5交替导通，电路中电流增大，导致A处的电压增大，一旦增加的电压超过了NMOS管M9的过驱动电压，那么输出电压OUT为高，将两路差模调制信号复原为方波信号；

滤波电路，用于滤除低频信号。