CN115833605A - 谐振开关控制器死区时间自适应调整电路 - Google Patents

谐振开关控制器死区时间自适应调整电路 Download PDF

Info

Publication number
CN115833605A
CN115833605A CN202211593791.4A CN202211593791A CN115833605A CN 115833605 A CN115833605 A CN 115833605A CN 202211593791 A CN202211593791 A CN 202211593791A CN 115833605 A CN115833605 A CN 115833605A
Authority
CN
China
Prior art keywords
control
circuit
dead time
current
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211593791.4A
Other languages
English (en)
Inventor
袁波
吴殿升
邹勇
史春杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Grand Microelectronics Technology Co ltd
Original Assignee
Wuxi Grand Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Grand Microelectronics Technology Co ltd filed Critical Wuxi Grand Microelectronics Technology Co ltd
Priority to CN202211593791.4A priority Critical patent/CN115833605A/zh
Publication of CN115833605A publication Critical patent/CN115833605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种谐振开关控制器死区时间自适应调整电路，包括电流检测电路、电流损耗跟随检测电路、振荡时钟产生电路、综合控制逻辑电路和可编程死区时间产生电路。与现有的死区时间设定方式不同，本发明提出的谐振开关控制器死区时间自适应调整电路对死区时间的自适应调整过程，一方面受基准时钟OSC的控制，根据频率高低设置不同的死区时间；另外一方面，还可以响应外部负载和其他工作特性引起的软开关损耗变化，调整死区时间大小，从而实现开关损耗最小化。

Description

谐振开关控制器死区时间自适应调整电路
技术领域
本发明涉及一种谐振开关控制器芯片的死区时间自适应调整电路，属于集成电路开关电源技术领域。
背景技术
随着便携式电子设备对其供电电源的要求不断提高，开关电源市场正在围绕着低功耗、高精度、小体积等性能展开激烈地角逐，对应的电源管理芯片的性能要求愈加严格。在整机电源模块朝着小型化、轻型化、便携式发展的过程中，续航能力成为了人们最关注的技术指标之一。传统的PWM变换器中，功率器件处于硬开关状态，存在较高的开关损耗，因此限制了开关频率的提升。由于电路寄生参数的影响，开关元件会承受较高的开关应力。谐振软开关变换器利用电路的寄生参数，实现开关管的零电压或零电流开关，大幅减小了开关损耗，可以使变换器工作在更高开关频率，以提升功率密度。在诸多谐振软开关变换器类型中，LLC谐振变换器同时兼具空载工作能力强和谐振电流反映负载轻重的能力，这是普通串联谐振变换器和并联谐振变换器无法比拟的优势，因而得到了广泛的应用。
典型LLC全桥谐振变换器拓扑图如图1所示，其中Q1～Q4为主开关IGBT，C1～C4为IGBT输出电容，D1～D4为IGBT续流二极管，DR1～DR4为二次侧整流二极管。谐振电感Ls、谐振电容Cs和变压器的励磁电感Lm构成LLC谐振网络。该电路拓扑为输入电压和输出电压均恒定的ZVS全桥LLC变换器。采用定频控制，同一桥臂2只IGBT的驱动信号互补，对角管2只IGBT驱动信号相同。图1电路正常工作时的主要工作波形如图2所示，其中Vin为输入电压，Vo为输出电压，RLd为电阻负载，n为变压器变比。在Q1关断时，变压器励磁电流对C1充电，C3放电，当C3两端电压下降到零之后，再开通Q3，可以实现Q3的零电压开通。因此，Q1和Q3驱动信号之间的死区时间必须大于C3放电的时间，从而为Q3的零电压开通创造条件。如果死区时间设置不当，将导致IGBT无法实现ZVS开通。死区时间设置过小时，结电容上电压还未放电到0V就去开通IGBT，此时IGBT为硬开通；死区时间设置过大时，结电容电压已放电到0V，但是由于死区时间过大，结电容又开始反向充电，此时再开通IGBT也为硬开通，损耗增大。可以看出，频率确定的情况下，死区时间选择直接决定了变换器的软开关范围，进而影响IGBT的电压应力和变换器的整机效率。
图1所述的传统谐振变换器中Q1～Q4主开关IGBT的控制信号由LLC谐振控制芯片根据变换器输出电压Vo和电流iR的状态产生；死区时间通常设置为固定值，根据IGBT的技术规格书上的输出电容数据去估算IGBT输出电容充放电时间和死区时间。当负载条件和温度变化时，上述死区时间将会出现偏差，甚至可能影响IGBT零电压开通的实现。因此提供一种可对系统死区时间进行自适应调整的谐振控制器死区时间产生电路，对于提高LLC谐振控制芯片和谐振开关控制器的效率，有着重要的现实意义。
发明内容
本发明在现有技术基础上，提供了一种谐振开关控制器芯片的死区时间自适应调整电路，提升控制器的整体效率和稳定性。
按照本发明提供的谐振开关控制器死区时间自适应调整电路，其包括电流检测电路、振荡时钟产生电路、电流损耗跟随检测电路、综合控制逻辑电路和可编程死区时间产生电路；
所述电流检测电路用于检测桥式LLC谐振变换器电源系统输出的电流信号CS，并在电流采样控制时钟Ckcs和死区时间控制时钟Ckdt的控制下输出电流损耗检测信号Vcs和输出电流检测信号Ics，所述电流损耗检测信号Vcs连接到电流损耗跟随检测电路的输入端，输出电流检测信号Ics连接到振荡时钟产生电路的输入端；所述振荡时钟产生电路依据输出电流检测信号Ics产生基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt；基准时钟OSC连接到综合控制逻辑电路，电流采样控制时钟Ckcs连接到电流检测电路和电流损耗跟随检测电路，死区时间控制时钟Ckdt连接到电流检测电路和电流损耗跟随检测电路，电流跟随控制时钟Ckcom连接到电流损耗跟随检测电路，电流损耗跟随检测电路在电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt的控制下，依据电流损耗检测信号Vcs产生电流损耗量化信号Dcs，连接到综合控制逻辑电路的输入端；综合控制逻辑电路依据基准时钟OSC和电流损耗量化信号Dcs的状态输出功率开关控制信号Din和N位死区时间控制码Dt(N)，连接到可编程死区时间产生电路的控制端；可编程死区时间产生电路根据功率开关控制信号Din和死区时间控制码Dt(N)输出具有死区时间保护的X组高侧输出开关控制信号和低侧输出开关控制信号；其中，N和X均为正整数。
上述电路正常工作时，振荡时钟产生电路首先产生一组默认的初始基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt，然后综合控制逻辑电路首先产生一个默认的功率开关控制信号Din和死区时间控制码Dt(N)，紧接着可编程死区时间产生电路产生具有死区时间保护的X组高侧输出开关控制信号和X组低侧输出开关控制信号到输出驱动电路，用于产生桥式LLC谐振变换器电源系统的各种驱动信号；桥式LLC谐振变换器电源系统输出的电流信号CS将会对应的产生特性变化，CS信号的变化将会被电流检测电路和电流损耗跟随检测电路检测，二者分别产生输出电流检测信号Ics和电流损耗量化信号Dcs；输出电流检测信号Ics进入振荡时钟产生电路，用于调整基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt的时钟频率；电流损耗量化信号Dcs用于调整可编程死区时间产生电路产生具有死区时间保护的X组高侧输出开关控制信号和X组低侧输出开关控制信号的死区时间大小。
具体的，所述电流检测电路包括：Dt采样开关、Cs采样开关、电流补偿缓冲器电路和电压缓冲器电路；所述Dt采样开关和Cs采样开关分别在死区时间控制时钟Ckdt和电流采样控制时钟Ckcs的控制下对电流信号CS进行采样，并分别得到采样信号Vdtin和采样信号Vcsin；所述电流补偿缓冲器根据参考电压Vref和采样信号Vcsin输出输出电流检测信号Ics；所述电压缓冲器对采样信号Vdtin进行隔离缓冲，输出电流损耗检测信号Vcs；所述Dt采样开关和Cs采样开关为相同的采样开关，Dt采样开关和Cs采样开关的控制时钟Ckdt和Ckcs为采样有效时间不交叠的时钟信号，即Dt采样开关和Cs采样开关在任何时间不能同时进行采样。
具体的，上述电路中，所述电流补偿缓冲器电路包括PMOS管M701、PMOS管M702、PMOS管M704、PMOS管M705、PMOS管M706、NMOS管M707、NMOS管M708、NMOS管M709、电阻R71、电阻R72、电容C71和电容C72；其中，PMOS管M705栅极连接到参考电压Vref；PMOS管M701栅极、PMOS管M702栅极连接偏置电压Vbc71；PMOS管M701漏极连接PMOS管M705源极、PMOS管M706源极；PMOS管M705漏极连接NMOS管M707漏极、NMOS管M707栅极和NMOS管M708栅极；PMOS管M706漏极连接NMOS管M708漏极、NMOS管M709栅极以及电阻R72上端，电阻R72下端连接电容C72上端；PMOS管M702漏极连接NMOS管M709漏极、电容C71右端和PMOS管M704栅极；PMOS管M706栅极连接电容C71左端和电阻R71右端，电阻R71左端连接到采样信号Vcsin；PMOS管M704漏极作为电流补偿缓冲器电路的输出电流检测信号Ics输出端；PMOS管M701源极、PMOS管M702源极、PMOS管M704源极同时连接到电源电压VCC；NMOS管M707源极、NMOS管M708源极、NMOS管M709源极和电容C72下端同时连接到地电压GND；
PMOS管M701、PMOS管M702、PMOS管M705、PMOS管M706、NMOS管M707、NMOS管M708、NMOS管M709、电阻R72和电容C72构成一个两级运算放大器，该两级运算放大器和电阻R71、电容C71构成一个积分器电路；该积分器电路在参考电压Vref的基础上，对采样信号Vcsin进行积分，对PMOS管M704栅极信号进行控制，使得输出电流检测信号Ics的大小跟随采样信号Vcsin的变化，起到实时响应电流信号CS的作用。
具体的，所述电流损耗跟随检测电路包括：采样开关、保持电路和高精度比较器；采样开关的控制时钟输入端连接电流采样控制时钟Ckcs，输入电流损耗检测信号Vcs连接到采样开关的模拟信号输入端；采样开关的第一模拟信号输出端连接到高精度比较器的正输入端，由电流跟随控制时钟CKcom控制该连接的通断；采样开关的第二模拟信号输出端连接到保持电路的信号输入端，由死区时间控制时钟CKdt控制该连接的通断；保持电路的模拟信号输出端连接到高精度比较器的负输入端，由电流跟随控制时钟CKcom控制该连接的通断；电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt为3相不交叠时钟；高精度比较器的量化输出端的数据输出到综合控制逻辑电路。
上述电流损耗跟随检测电路的工作过程如下：Ckcs相，采样开关对输入的电流损耗检测信号Vcs进行电压采样，第K次采样时得到的电压称为Vcs(K)；Ckcom相，高精度高精度比较器对开关采样得到电压Vcs(K)与保持电路前个时钟周期保持的电压Vcs(K-1)进行比较，输出量化数据D(K)到综合控制逻辑电路；高精度比较器得到的量化数据D(K)即为电流损耗量化信号Dcs，输出D(K)为1，表示Vcs电压在升高，输出D(K)为0则相反；Ckdt相，Vcs(K)进入保持电路进行保持；K为大于1的整数。
具体的，所述综合控制逻辑电路包括：计数器、控制逻辑电路、波形数据产生电路、输入串行寄存器、串/并转换电路、缓冲器、N位缓冲器，所述计数器根据外部输入的基准时钟OSC产生工作控制时钟Ck_ctrl，工作控制时钟Ck_ctrl同时连接到控制逻辑电路、输入串行寄存器和串/并转换电路的控制时钟输入端；所述控制逻辑电路根据工作控制时钟Ck_ctrl产生控制信号Ctrl和控制信号Ctrl1，其中控制信号Ctrl连接到波形数据产生电路和缓冲器的控制信号输入端，控制信号Ctrl1连接到输入串行寄存器、串/并转换电路和N位缓冲器的控制信号输入端；所述波形数据产生电路在控制信号Ctrl的控制下根据基准时钟OSC产生功率开关控制预输出信号Din_pre，连接到缓冲器的输入端，然后缓冲器的输出端产生功率开关控制信号Din；输入串行寄存器在工作控制时钟Ck_ctrl和控制信号Ctrl1的控制下，依照时间先后次序依次接收电流损耗量化信号Dcs并按照先入先出的顺序输出给串/并转换电路；串/并转换电路在工作控制时钟Ck_ctrl和控制信号Ctrl1的控制下，将串行输入的电流损耗量化信号Dcs转换为并行输出的N位死区时间预输出控制码Dt(N)_pre，连接到N位缓冲器的输入端，经N位缓冲器输出N位死区时间控制码Dt(N)。
芯片上电后，上述综合控制逻辑电路中的计数器首先开始工作，计数器正常工作后根据基准时钟OSC信号输出工作控制时钟Ck_ctrl，同时输入到控制逻辑电路、输入串行寄存器和串/并转换电路；紧接着，控制逻辑电路根据工作控制时钟Ck_ctrl产生控制信号Ctrl，并开启波形数据产生电路和缓冲器，波形数据产生电路根据基准时钟OSC产生功率开关控制预输出信号Din_pre，经过缓冲器缓冲驱动产生功率开关控制信号Din；经过一定的时间延迟，控制逻辑电路将会产生控制信号Ctrl1，开启输入串行寄存器、串/并转换电路和N位缓冲器，输入串行寄存器接收电流损耗量化信号Dcs并按照先入先出的顺序输出给串/并转换电路，最后经N位缓冲器得到N位死区时间控制码Dt(N)。
具体的，所述可编程死区时间产生电路将功率开关控制信号Din转换为具有死区时间保护的高侧输出开关控制信号和低侧输出开关控制信号；其包括一个或多个单元电路，一个单元电路产生1组具有死区时间保护的信号Dh1和Dl1；死区时间的长短由单元电路中的数控延时单元调节，通过不同的死区时间控制码Dt(N)控制所述数控延时单元的延迟时间，最终实现控制整体死区时间；X个单元电路则产生X组具有死区时间保护的信号，即产生了高侧输出开关控制信号Dh1～DhX和低侧输出开关控制信号Dl1～DlX。
本发明的优点是：本发明对死区时间的自适应调整过程，一方面受基准时钟OSC的控制，根据频率高低设置不同的死区时间；另一方面，还可以响应外部负载和其他工作特性引起的软开关损耗变化，调整死区时间大小，从而实现开关损耗最小化。本发明的方案可广泛应用于各类LLC谐振控制器系统中。
附图说明
图1为典型LLC全桥谐振变换器系统框图。
图2为图1电路中主要波形示意图。
图3为本发明谐振开关控制器死区时间自适应调整电路结构框图。
图4为本发明电流检测电路结构框图。
图5为本发明电流损耗跟随检测电路原理图。
图6为图5中电流损耗跟随检测电路的控制时钟波形。
图7为图4中电流补偿缓冲器电路的一种实施例。
图8为本发明振荡时钟产生电路的一种实施例。
图9为本发明可编程死区时间产生电路的一种实施例。
图10为本发明综合控制逻辑电路的内部框图。
图11为本发明在LLC半桥谐振控制器中的应用示意图。
图12为本发明在LLC全桥谐振控制器中的应用示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步详细的说明。
如图3所示，本发明的谐振开关控制器死区时间自适应调整电路包括：电流检测电路1、电流损耗跟随检测电路3、振荡时钟产生电路2、综合控制逻辑电路4和可编程死区时间产生电路5。
所述电流检测电路1用于检测桥式LLC谐振变换器电源系统输出的电流信号CS，并在电流采样控制时钟Ckcs和死区时间控制时钟Ckdt的控制下产生电流损耗检测信号Vcs和输出电流检测信号Ics，电流损耗检测信号Vcs连接到电流损耗跟随检测电路3，输出电流检测信号Ics连接到振荡时钟产生电路2。
所述振荡时钟产生电路2依据输出电流检测信号Ics产生基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt。
电流损耗跟随检测电路3在电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt的控制下，依据电流损耗检测信号Vcs产生电流损耗量化信号Dcs。
综合控制逻辑电路4依据基准时钟OSC和电流损耗量化信号Dcs的状态产生功率开关控制信号Din和N位死区时间控制码Dt(N)；可编程死区时间产生电路5根据功率开关控制信号Din和死区时间控制码Dt(N)产生具有死区时间保护的X组高侧输出开关控制信号和低侧输出开关控制信号。其中N和X均为任意正整数。
本发明图3所示的电路，通过检测桥式LLC谐振变换器电源系统输出的电流信号CS在不同时间的状态，来判断死区时间设置是否最优，进而自适应调整死区时间的大小，使得LLC谐振控制系统的开关损耗最小化，实现最佳的软开关特性。
当电路正常工作时，振荡时钟产生电路2首先产生一组默认的初始基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt；然后所述综合控制逻辑电路4首先产生一个默认的功率开关控制信号Din和死区时间控制码Dt(N)；紧接着可编程死区时间产生电路5产生具有死区时间保护的X组高侧输出开关控制信号Dh1～DhX和X组低侧输出开关控制信号Dl1～DlX；桥式LLC谐振变换器电源系统输出的电流信号CS将会对应的产生特性变化，CS信号的变化将会被电流检测电路1和电流损耗跟随检测电路3检测，并分别产生输出电流检测信号Ics和电流损耗量化信号Dcs；输出电流检测信号Ics进入振荡时钟产生电路2，用于调整基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt的时钟频率；电流损耗量化信号Dcs用于调整可编程死区时间产生电路5产生具有死区时间保护的高侧输出开关控制信号Dh1～DhX和低侧输出开关控制信号Dl1～DlX的死区时间大小。
从上述工作过程可以看出，与现有的死区时间设定方式不同，本发明提出的谐振开关控制器死区时间自适应调整电路，对死区时间的自适应调整过程一方面受基准时钟OSC的控制，根据频率高低设置不同的死区时间；另一方面，还可以响应外部负载和其他工作特性引起的软开关损耗变化，调整死区时间大小，从而实现开关损耗最小化。
图4为本发明电流检测电路1结构框图。所述电流检测电路1内部包括：Dt采样开关40、Cs采样开关41、电流补偿缓冲器42和电压缓冲器43。
Dt采样开关40和Cs采样开关41分别在死区时间控制时钟Ckdt和电流采样控制时钟Ckcs的控制下对桥式LLC谐振变换器电源系统输出的电流信号CS进行采样，并分别得到采样信号Vdtin和采样信号Vcsin。
所述电流补偿缓冲器42根据参考电压Vref和采样信号Vcsin产生输出电流检测信号Ics。
所述电压缓冲器43对采样信号Vdtin进行隔离缓冲，得到电流损耗检测信号Vcs。
图4中Dt采样开关40和Cs采样开关41为相同的采样开关，可以采用现有的各类电压采样开关实现。Dt采样开关40和Cs采样开关41的控制时钟Ckdt和Ckcs为采样有效时间不交叠的时钟信号，即Dt采样开关40和Cs采样开关41在任何时间不能同时进行采样。
图5为本发明电流损耗跟随检测电路3，该电路包括：采样开关50、保持电路51和高精度比较器53。输入电流损耗检测信号Vcs连接到采样开关50的模拟信号输入端，采样开关50的第一模拟信号输出端在电流跟随控制时钟CKcom控制下连接到高精度比较器53的正输入端，采样开关50的第二模拟信号输出端在电流采样控制时钟CKcs控制下连接到保持电路51的信号输入端，保持电路51的模拟信号输出端在电流跟随控制时钟CKcom控制下连接到高精度比较器53的负输入端，高精度比较器53的量化输出端的数据D(K)即为电流损耗量化信号Dcs，输出到综合控制逻辑电路4。
图6为图5中电流损耗跟随检测电路3的工作控制时钟波形。本发明中基准时钟OSC进一步细分为电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt组成的3相不交叠时钟。所述电流损耗跟随检测电路的简要工作过程如下：Ckcs相，采样开关50对输入电流损耗检测信号Vcs进行电压采样，假设此时该开关为第K次采样，则开关采样得到电压Vcs(K)；Ckcom相，高精度高精度比较器53将对开关采样得到电压Vcs(K)将与保持电路51前个时钟周期保持的电压Vcs(K-1)进行比较，高精度比较器53得到量化数据D(K)输出给综合控制逻辑电路4，此处K>1比较才有意义(第1次采样时，高精度比较器53输出默认信号)。输出D(K)为1，表示Vcs电压在升高，高精度比较器53输出量化数据D(K)为0则相反。Ckdt相，Vcs(K)将进入保持电路51进行保持。
综合控制逻辑电路4通过读取量化数据D(K)的数据，即可得到电流损耗检测信号Vcs的变化趋势，例如D(K)连续为1，表示电流损耗检测信号Vcs持续升高，桥式LLC谐振变换器电源系统输出的电流信号CS在死区时间内的电流损耗增大，需要对死区时间大小进行调制。图5所示电路的精度取决于保持电路51和高精度比较器53电路的性能，显然速度和精度是一对矛盾的指标，为提高精度可以降低控制时钟的频率，不同应用背景对于保持电路51和高精度比较器53电路的速度和精度需求有很大差异，需要采用不同的电路结构进行设计。
图7为图4中电流补偿缓冲器电路42的一种实施例，该电路包括PMOS管M701、PMOS管M702、PMOS管M704、PMOS管M705、PMOS管M706、NMOS管M707、NMOS管M708、NMOS管M709、电阻R71、电阻R72、电容C71和电容C72。其中，PMOS管M705栅极连接到参考电压Vref；PMOS管M701、PMOS管M702的栅极连接到偏置电压Vbc71；PMOS管M701的漏极同时连接PMOS管M705和PMOS管M706的源极；PMOS管M705的漏极与NMOS管M707的漏极相连，同时连接NMOS管M707和NMOS管M708的栅极；PMOS管M706的漏极和NMOS管M708漏极相连，同时连接到NMOS管M709的栅极，以及电阻R72的上端，电阻R72的下端连接电容C72的上端；PMOS管M702的漏极与NMOS管M609的漏极相连，并连接到电容C71的右端和PMOS管M704的栅极；PMOS管M706的栅极连接到电容C71的左端和电阻R71的右端，电阻R71的左端连接到采样信号Vcsin；PMOS管M704的漏极作为所述电流补偿缓冲器电路的输出电流检测信号Ics输出端；PMOS管M701、PMOS管M702、PMOS管M704的源极同时连接到电源电压VCC；NMOS管M708、NMOS管M709、NMOS管M707的源极和电容C72的下端同时连接到地电压GND。
图7中，PMOS管M701、M702、M705、M706和NMOS管M708、M709、M707、电阻R72和电容C72构成一个两级运算放大器。两级运算放大器和电阻R71、电容C71构成一个积分器电路。该积分器电路在Vref提供的参考电压基础上，对采样信号Vcsin进行积分，对PMOS管M704的栅极信号进行控制，使得Ics的大小跟随采样信号Vcsin的变化，起到实时响应CS信号的作用。
图8为本发明振荡时钟产生电路2的一种实施例。所述振荡时钟产生电路2包括：PMOS管M80、NMOS管M81、延迟电容C80、施密特触发器S80、反相器Inv80、反相器Inv81、反相器Inv82、输出缓冲器Buf80和多相时钟产生电路。其中，反相器Inv80、反相器Inv81、反相器Inv82构成奇数级反相器链，PMOS管M80和NMOS管M81构成一个延迟控制反相器，延迟控制反相器的输出同时连接到延迟电容C80的上端和施密特触发器S80的输入端，施密特触发器S80的输出端连接到所述奇数级反相器链的输入端，奇数级反相器链的输出端同时连接到输出缓冲器Buf80的输入端、延迟控制反相器的输入端和多相时钟产生电路的输入端，输出缓冲器Buf80的输出端即为基准时钟OSC。多相时钟产生电路产生三相不交叠的电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt。延迟控制反相器、施密特触发器S80和奇数级反相器链级联，形成了总数为奇数级的环形振荡器，产生振荡时钟信号，振荡器输出时钟的频率由输出电流检测信号Ics对延迟电容C80进行充放电的延迟控制。
图9为本发明的可编程死区时间产生电路5的一种实施例。该电路的输入为Din，输出为具有死区时间保护的一组信号Dh和Dl。Dh作为高侧输出开关控制信号，Dl作为低侧输出开关控制信号。该电路功能为：将功率开关控制信号Din转换为具有死区时间保护的高侧输出开关控制信号和低侧输出开关控制信号。死区时间通过将数控延时单元经过交叉耦合和逻辑控制实现，死区时间的长短由数控延时单元调节。通过不同的死区时间控制码Dt(N)来调节数控延时单元的延迟时间，最终实现控制整体死区时间的目的。图9所示为产生1组具有死区时间保护的信号的实现电路，采用多通道交叉耦合，即多组该电路，即可实现多组具有死区时间保护的信号。
图10为本发明综合控制逻辑电路4的内部框图。本发明的综合控制逻辑电路4包括：计数器100、控制逻辑电路101、波形数据产生电路102、输入串行寄存器103、串/并转换电路104、缓冲器105、N位缓冲器106。
所述计数器100根据外部输入基准时钟OSC产生工作控制时钟Ck_ctrl，工作控制时钟Ck_ctrl同时连接到控制逻辑电路101、输入串行寄存器103和串/并转换电路104的控制时钟输入端；所述控制逻辑电路101根据工作控制时钟Ck_ctrl产生控制信号Ctrl和控制信号Ctrl1，控制信号Ctrl连接到波形数据产生电路102和缓冲器105的控制信号输入端，控制信号Ctrl1连接到输入串行寄存器103、串/并转换电路104和N位缓冲器106的控制信号输入端；所述波形数据产生电路102在工作控制时钟Ck_ctrl和控制信号Ctrl的控制下根据外部输入基准时钟OSC产生功率开关控制预输出信号Din_pre，功率开关控制预输出信号Din_pre连接到缓冲器105，然后产生功率开关控制信号Din；输入串行寄存器103在工作控制时钟Ck_ctrl和控制信号Ctrl1的控制下，依照时间先后次序依次接收电流损耗量化信号Dcs并按照先入先出的顺序输出给串/并转换电路104；串/并转换电路104在工作控制时钟Ck_ctrl和控制信号Ctrl1的控制下，将串行输入的电流损耗量化信号Dcs转换为并行输出的N位死区时间预输出控制码Dt(N)_pre，经N位缓冲器106得到N位死区时间控制码Dt(N)。
芯片上电后，综合控制逻辑电路4中计数器100首先开始正常工作，计数器100正常工作后根据OSC信号输出工作控制时钟Ck_ctrl同时输入到控制逻辑电路101、输入串行寄存器103和串/并转换电路104；紧接着，控制逻辑电路101根据工作控制时钟Ck_ctrl产生控制信号Ctrl，并开启波形数据产生电路102和缓冲器105，波形数据产生电路102根据外部输入基准时钟OSC产生功率开关控制预输出信号Din_pre，经过缓冲器105缓冲驱动产生功率开关控制信号Din；经过一定的时间延迟，控制逻辑电路101将会产生控制信号Ctrl1，并开启输入串行寄存器103、串/并转换电路104和N位缓冲器106，输入串行寄存器103接收电流损耗量化信号Dcs并按照先入先出的顺序输出给串/并转换电路104，最后经N位缓冲器106得到N位死区时间控制码Dt(N)。
上述工作过程中，工作控制时钟Ck_ctrl通常为频率不高于OSC的时钟信号；产生控制信号Ctrl和产生控制信号Ctrl1的延迟时间，必须大于工作控制时钟Ck_ctrl的正整数倍周期，具体时间长短可以根据应用场景设置。所述控制逻辑电路101的实现方式多种多样，最普通的实现方式为状态机控制实现。
图11为本发明在LLC半桥谐振控制器中的应用示意图。本发明的谐振开关控制器死区时间自适应调整电路被作为LLC半桥谐振控制器芯片一个电路模块，其用于产生具有死区时间保护的高侧输出开关控制信号Dho和低侧输出开关控制信号Dlo。高侧输出开关控制信号Dho进入电平移位电路，产生高侧输出信号Dhho，并经过高侧输出驱动电路H产生高侧栅驱动信号HG和浮动的电源BST和浮动地SW。低侧输出开关控制信号Dlo进入延迟补偿电路，产生低侧输出信号Dllo，并经过低侧输出驱动电路L产生低侧栅驱动信号LG。高侧栅驱动信号HG和低侧栅驱动信号LG分别驱动LLC半桥谐振功率系统的高速功率开关器件(可以为MOSFET、IGBT或者GaN HEMT等各类器件)的栅极，使得系统正常工作。
当负载特性变化时，LLC半桥谐振功率系统的输出驱动电流会被CS信号检测，并反馈到本发明所述的谐振开关控制器死区时间自适应调整电路，对高侧输出开关控制信号Dho和低侧输出开关控制信号Dlo之间的死区时间进行调整，改变功率系统的死区时间和开关损耗。
图12为本发明在LLC全桥谐振控制器中的应用示意图。本发明的谐振开关控制器死区时间自适应调整电路被作为LLC全桥谐振控制器芯片一个电路模块，其用于产生具有死区时间保护的2组开关控制信号，高侧输出开关控制信号Dh1和低侧输出开关控制信号Dl1为一组信号，高侧输出开关控制信号Dh2和低侧输出开关控制信号Dl2为另外一组信号。高侧输出开关控制信号Dh1和Dh2分别进入电平移位电路，分别产生高侧输出信号Dhh1和Dhh2，并分别经过输出驱动H1和输出驱动H2电路，产生高侧栅驱动信号HG1、高侧栅驱动信号HG2、浮动地SW1、浮动地SW2和浮动的电源BST。低侧输出开关控制信号Dl1和Dl2分别进入第一延迟补偿电路和第二延迟补偿电路，产生低侧输出信号Dll1和Dll2，并经过输出驱动L1电路和输出驱动L2电路，产生低侧栅驱动信号LG1和LG2。高侧栅驱动信号HG1、HG2和低侧栅驱动信号LG1、LG2分别驱动LLC全桥谐振功率系统的高速功率开关器件(可以为MOSFET、IGBT或者GaN HEMT等各类器件)的栅极，使得系统正常工作。
当负载特性变化时，LLC全桥谐振功率系统的输出驱动电流会被CS信号检测，并反馈到本发明所述的谐振开关控制器死区时间自适应调整电路，对高侧栅驱动信号HG1、HG2和低侧栅驱动信号LG1、LG2之间的死区时间进行调整，改变功率系统的死区时间和开关损耗。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.谐振开关控制器死区时间自适应调整电路，其特征是，包括电流检测电路(1)、振荡时钟产生电路(2)、电流损耗跟随检测电路(3)、综合控制逻辑电路(4)和可编程死区时间产生电路(5)；
所述电流检测电路(1)用于检测桥式LLC谐振变换器电源系统输出的电流信号CS，并在电流采样控制时钟Ckcs和死区时间控制时钟Ckdt的控制下输出电流损耗检测信号Vcs和输出电流检测信号Ics，所述电流损耗检测信号Vcs连接到电流损耗跟随检测电路(3)的输入端，输出电流检测信号Ics连接到振荡时钟产生电路(2)的输入端；所述振荡时钟产生电路(2)依据输出电流检测信号Ics产生基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt；基准时钟OSC连接到综合控制逻辑电路(4)，电流采样控制时钟Ckcs连接到电流检测电路(1)和电流损耗跟随检测电路(3)，死区时间控制时钟Ckdt连接到电流检测电路(1)和电流损耗跟随检测电路(3)，电流跟随控制时钟Ckcom连接到电流损耗跟随检测电路(3)，电流损耗跟随检测电路(3)在电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt的控制下，依据电流损耗检测信号Vcs产生电流损耗量化信号Dcs，连接到综合控制逻辑电路(4)的输入端；综合控制逻辑电路(4)依据基准时钟OSC和电流损耗量化信号Dcs的状态输出功率开关控制信号Din和N位死区时间控制码Dt(N)，连接到可编程死区时间产生电路(5)的控制端；可编程死区时间产生电路(5)根据功率开关控制信号Din和死区时间控制码Dt(N)输出具有死区时间保护的X组高侧输出开关控制信号和低侧输出开关控制信号；其中，N和X均为正整数。
2.根据权利要求1所述的谐振开关控制器死区时间自适应调整电路，其特征是，当电路正常工作时，振荡时钟产生电路(2)首先产生一组默认的初始基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt，然后综合控制逻辑电路(4)首先产生一个默认的功率开关控制信号Din和死区时间控制码Dt(N)，紧接着可编程死区时间产生电路(5)产生具有死区时间保护的X组高侧输出开关控制信号和X组低侧输出开关控制信号到输出驱动电路，用于产生桥式LLC谐振变换器电源系统的各种驱动信号；桥式LLC谐振变换器电源系统输出的电流信号CS将会对应的产生特性变化，CS信号的变化将会被电流检测电路(1)和电流损耗跟随检测电路(3)检测，二者分别产生输出电流检测信号Ics和电流损耗量化信号Dcs；输出电流检测信号Ics进入振荡时钟产生电路(2)，用于调整基准时钟OSC、电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt的时钟频率；电流损耗量化信号Dcs用于调整可编程死区时间产生电路(5)产生具有死区时间保护的X组高侧输出开关控制信号和X组低侧输出开关控制信号的死区时间大小。
3.根据权利要求1所述的谐振开关控制器死区时间自适应调整电路，其特征是，所述电流检测电路(1)包括：Dt采样开关(40)、Cs采样开关(41)、电流补偿缓冲器电路(42)和电压缓冲器电路(43)；所述Dt采样开关(40)和Cs采样开关(41)分别在死区时间控制时钟Ckdt和电流采样控制时钟Ckcs的控制下对电流信号CS进行采样，并分别得到采样信号Vdtin和采样信号Vcsin；所述电流补偿缓冲器(42)根据参考电压Vref和采样信号Vcsin输出输出电流检测信号Ics；所述电压缓冲器(43)对采样信号Vdtin进行隔离缓冲，输出电流损耗检测信号Vcs；所述Dt采样开关(40)和Cs采样开关(41)为相同的采样开关，Dt采样开关(40)和Cs采样开关(41)的控制时钟Ckdt和Ckcs为采样有效时间不交叠的时钟信号，即Dt采样开关(40)和Cs采样开关(41)在任何时间不能同时进行采样。
4.根据权利要求3所述的谐振开关控制器死区时间自适应调整电路，其特征是，所述电流补偿缓冲器电路(42)包括PMOS管M701、PMOS管M702、PMOS管M704、PMOS管M705、PMOS管M706、NMOS管M707、NMOS管M708、NMOS管M709、电阻R71、电阻R72、电容C71和电容C72；其中，PMOS管M705栅极连接到参考电压Vref；PMOS管M701栅极、PMOS管M702栅极连接偏置电压Vbc71；PMOS管M701漏极连接PMOS管M705源极、PMOS管M706源极；PMOS管M705漏极连接NMOS管M707漏极、NMOS管M707栅极和NMOS管M708栅极；PMOS管M706漏极连接NMOS管M708漏极、NMOS管M709栅极以及电阻R72上端，电阻R72下端连接电容C72上端；PMOS管M702漏极连接NMOS管M709漏极、电容C71右端和PMOS管M704栅极；PMOS管M706栅极连接电容C71左端和电阻R71右端，电阻R71左端连接到采样信号Vcsin；PMOS管M704漏极作为电流补偿缓冲器电路(42)的输出电流检测信号Ics输出端；PMOS管M701源极、PMOS管M702源极、PMOS管M704源极同时连接到电源电压VCC；NMOS管M707源极、NMOS管M708源极、NMOS管M709源极和电容C72下端同时连接到地电压GND；
PMOS管M701、PMOS管M702、PMOS管M705、PMOS管M706、NMOS管M707、NMOS管M708、NMOS管M709、电阻R72和电容C72构成一个两级运算放大器，该两级运算放大器和电阻R71、电容C71构成一个积分器电路；该积分器电路在参考电压Vref的基础上，对采样信号Vcsin进行积分，对PMOS管M704栅极信号进行控制，使得输出电流检测信号Ics的大小跟随采样信号Vcsin的变化，起到实时响应电流信号CS的作用。
5.根据权利要求1所述的谐振开关控制器死区时间自适应调整电路，其特征是，所述电流损耗跟随检测电路(3)包括：采样开关(50)、保持电路(51)和高精度比较器(53)；采样开关(50)的控制时钟输入端连接电流采样控制时钟Ckcs，输入电流损耗检测信号Vcs连接到采样开关(50)的模拟信号输入端；采样开关(50)的第一模拟信号输出端连接到高精度比较器(53)的正输入端，由电流跟随控制时钟CKcom控制该连接的通断；采样开关(50)的第二模拟信号输出端连接到保持电路(51)的信号输入端，由死区时间控制时钟CKdt控制该连接的通断；保持电路(51)的模拟信号输出端连接到高精度比较器(53)的负输入端，由电流跟随控制时钟CKcom控制该连接的通断；电流采样控制时钟Ckcs、电流跟随控制时钟Ckcom和死区时间控制时钟Ckdt为3相不交叠时钟；高精度比较器(53)的量化输出端的数据输出到综合控制逻辑电路(4)。
6.根据权利要求5所述的谐振开关控制器死区时间自适应调整电路，其特征是，所述电流损耗跟随检测电路(3)的工作过程如下：Ckcs相，采样开关(50)对输入的电流损耗检测信号Vcs进行电压采样，第K次采样时得到的电压称为Vcs(K)；Ckcom相，高精度高精度比较器(53)对开关采样得到电压Vcs(K)与保持电路(51)前个时钟周期保持的电压Vcs(K-1)进行比较，输出量化数据D(K)到综合控制逻辑电路(4)；高精度比较器(53)得到的量化数据D(K)即为电流损耗量化信号Dcs，输出D(K)为1，表示Vcs电压在升高，输出D(K)为0则相反；Ckdt相，Vcs(K)进入保持电路(51)进行保持；K为大于1的整数。
7.根据权利要求1所述的谐振开关控制器死区时间自适应调整电路，其特征是，所述综合控制逻辑电路(4)包括：计数器(100)、控制逻辑电路(101)、波形数据产生电路(102)、输入串行寄存器(103)、串/并转换电路(104)、缓冲器(105)、N位缓冲器(106)，所述计数器(100)根据外部输入的基准时钟OSC产生工作控制时钟Ck_ctrl，工作控制时钟Ck_ctrl同时连接到控制逻辑电路(101)、输入串行寄存器(103)和串/并转换电路(104)的控制时钟输入端；所述控制逻辑电路(101)根据工作控制时钟Ck_ctrl产生控制信号Ctrl和控制信号Ctrl1，其中控制信号Ctrl连接到波形数据产生电路(102)和缓冲器(105)的控制信号输入端，控制信号Ctrl1连接到输入串行寄存器(103)、串/并转换电路(104)和N位缓冲器(106)的控制信号输入端；所述波形数据产生电路(102)在控制信号Ctrl的控制下根据基准时钟OSC产生功率开关控制预输出信号Din_pre，连接到缓冲器(105)的输入端，然后缓冲器(105)的输出端产生功率开关控制信号Din；输入串行寄存器(103)在工作控制时钟Ck_ctrl和控制信号Ctrl1的控制下，依照时间先后次序依次接收电流损耗量化信号Dcs并按照先入先出的顺序输出给串/并转换电路(104)；串/并转换电路(104)在工作控制时钟Ck_ctrl和控制信号Ctrl1的控制下，将串行输入的电流损耗量化信号Dcs转换为并行输出的N位死区时间预输出控制码Dt(N)_pre，连接到N位缓冲器(106)的输入端，经N位缓冲器(106)输出N位死区时间控制码Dt(N)。
8.根据权利要求7所述的谐振开关控制器死区时间自适应调整电路，其特征是，芯片上电后，综合控制逻辑电路(4)中的计数器(100)首先开始工作，计数器(100)正常工作后根据基准时钟OSC信号输出工作控制时钟Ck_ctrl，同时输入到控制逻辑电路(101)、输入串行寄存器(103)和串/并转换电路(104)；紧接着，控制逻辑电路(101)根据工作控制时钟Ck_ctrl产生控制信号Ctrl，并开启波形数据产生电路(102)和缓冲器(105)，波形数据产生电路(102)根据基准时钟OSC产生功率开关控制预输出信号Din_pre，经过缓冲器(105)缓冲驱动产生功率开关控制信号Din；经过一定的时间延迟，控制逻辑电路(101)将会产生控制信号Ctrl1，开启输入串行寄存器(103)、串/并转换电路(104)和N位缓冲器(106)，输入串行寄存器(103)接收电流损耗量化信号Dcs并按照先入先出的顺序输出给串/并转换电路(104)，最后经N位缓冲器(106)得到N位死区时间控制码Dt(N)。
9.根据权利要求1所述的谐振开关控制器死区时间自适应调整电路，其特征是，所述可编程死区时间产生电路(5)将功率开关控制信号Din转换为具有死区时间保护的高侧输出开关控制信号和低侧输出开关控制信号；其包括一个或多个单元电路，一个单元电路产生1组具有死区时间保护的信号Dh1和Dl1；死区时间的长短由单元电路中的数控延时单元调节，通过不同的死区时间控制码Dt(N)控制所述数控延时单元的延迟时间，最终实现控制整体死区时间；X个单元电路则产生X组具有死区时间保护的信号，即产生了高侧输出开关控制信号Dh1～DhX和低侧输出开关控制信号Dl1～DlX。
CN202211593791.4A 2022-12-13 2022-12-13 谐振开关控制器死区时间自适应调整电路 Pending CN115833605A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211593791.4A CN115833605A (zh) 2022-12-13 2022-12-13 谐振开关控制器死区时间自适应调整电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211593791.4A CN115833605A (zh) 2022-12-13 2022-12-13 谐振开关控制器死区时间自适应调整电路

Publications (1)

Publication Number Publication Date
CN115833605A true CN115833605A (zh) 2023-03-21

Family

ID=85546658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211593791.4A Pending CN115833605A (zh) 2022-12-13 2022-12-13 谐振开关控制器死区时间自适应调整电路

Country Status (1)

Country Link
CN (1) CN115833605A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116778646A (zh) * 2023-08-24 2023-09-19 深圳和成东科技有限公司 一种智能收银机电路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116778646A (zh) * 2023-08-24 2023-09-19 深圳和成东科技有限公司 一种智能收银机电路装置
CN116778646B (zh) * 2023-08-24 2023-10-20 深圳和成东科技有限公司 一种智能收银机电路装置

Similar Documents

Publication Publication Date Title
US8829865B2 (en) Power factor correction efficiency improvement circuit, a converter employing the circuit and a method of manufacturing a converter
JP3482378B2 (ja) スイッチング電源装置
CN109586580B (zh) 控制电路、谐振变换器及集成电路控制芯片
US10581318B2 (en) Resonant converter including capacitance addition circuits
US7218085B2 (en) Integrated ZVS synchronous buck DC-DC converter with adaptive control
US7957161B2 (en) Power converters
US20060050537A1 (en) Input stage circuit of three-level dc/dc converter
US8411470B2 (en) Synchronous rectification control device, method for synchronous rectification control, and insulated type switching power supply
CN110165872B (zh) 一种开关控制电路及其控制方法
CN112054659A (zh) 零电压导通反激电路及其控制方法和控制电路
CN1405961A (zh) 用于功率转换器的具有频率调变的脉冲宽度调变控制器
CN1176522A (zh) 一种带有pwm软切换的双正向转换器
WO2020123478A1 (en) Secondary winding sense for hard switch detection on the secondary side of a transformer in a power converter
CN115833605A (zh) 谐振开关控制器死区时间自适应调整电路
US11923758B2 (en) Power conversion circuit with a transformer
US11671002B2 (en) Resonant switching power converter
CN112087140B (zh) 一种多模式自动切换的两级谐振dc-dc转换器
CN117277748A (zh) 用于反激式开关电源导通波谷选取切换锁定的控制装置
US7215040B2 (en) Half-bridge converter with zero-voltage switching and snubber
US11831238B2 (en) Power conversion system
US11742760B2 (en) Resonant switching power converter and driving circuit thereof
CN113726174B (zh) 控制电路及应用其的谐振变换器
CN112769338B (zh) 一种驱动电路
US20210328507A1 (en) Power converter
CN116232041A (zh) 高效率llc半桥谐振开关控制器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination