CN116776780A - 集成电路芯片内部信号增强电路及集成电路芯片 - Google Patents

Abstract

本发明提供了一种集成电路芯片内部信号增强电路及集成电路芯片，该集成电路芯片内部信号增强电路包括控制模块，包括时钟模块、逻辑运算模块，以及子转换模块，所述子转换模块基于所述内部转换控制信号和时钟信号，将所述待转换信号转换为内部传输信号；至少两个负载模块；内部信号转换模块，设置于所述负载模块内和/或两个负载模块之间，所述内部信号转换模块在所述内部转换控制信号触发下，将所述待转换信号转换为内部传输信号。本发明通过在负载模块之间设置内部信号增强模块，在不增加原有集成电路版图面积的条件下，通过重新生成内部传输信号，以达到增强内部传输信号强度的目的，从而起到降低IRDrop的作用。

Description

集成电路芯片内部信号增强电路及集成电路芯片

技术领域

本发明涉及集成电路技术领域，特别涉及一种集成电路芯片内部信号增强电路及集成电路芯片。

背景技术

对于任何集成电路IP，其外部供给的电源和地信号都会随着电路中的各类负载(如晶体管、逻辑门等)有不同程度的电压下降或上升，即IRDrop。IR Drop越大，对芯片的供电能力也越不足，会影响芯片的运行速度。对于芯片中的某些关键的逻辑门，若是没有足够的供电，可能会导致芯片的部分或全部功能失效。

参图1所示，对一个需要内部信号转换的集成电路IP，由于其原有金属线的排列方式及走向，使得内部转换信号需要在PW_CELL模块生成后，除了一开始相连的负载模块(LOAD_bot)，不得不经过长金属线，再供给到负载模块(LOAD_top)，如此，便会让内部转换信号越来越弱，甚至在传输到最远端负载模块(LOAD_top)时，无法正常工作，例如，无法让内部转换信号为输入的逻辑门达到翻转电压。

现有技术中，一般通过在原有版图设计基础上添加额外的金属线、增宽原有金属线的宽度、增大VIA孔接触面积，甚至通过增大版图尺寸、增加布线复杂度、增加掩模板数等方式，以降低内部信号传输路径的电阻值。但通过上述的多种方式，增加了芯片制造的难度和耗材，进而使得制造成本上升，在同类集成电路IP中，丧失了竞争力。

发明内容

本发明的目的在于提供一种集成电路芯片内部信号增强电路，以解决现有技术中在不改变原有集成电路版图面积的条件下，降低IRDrop的技术问题。

为解决上述技术问题，本发明提供一种集成电路芯片内部信号增强电路，包括：

控制模块，包括时钟模块、逻辑运算模块，以及子转换模块，所述时钟模块用于产生时钟信号，所述逻辑运算模块用于将外部功能控制信号生成内部转换控制信号，所述子转换模块用于接收集成电路芯片供给的待转换信号，并基于所述内部转换控制信号和时钟信号，将所述待转换信号转换为内部传输信号；

至少两个负载模块，所述内部传输信号供给于所述负载模块；

内部信号转换模块，设置于所述负载模块内和/或两个负载模块之间，所述内部信号转换模块在所述内部转换控制信号触发下，将所述待转换信号转换为内部传输信号。

优选地，所述内部信号转换模块设置于两个负载模块之间。

优选地，所述内部信号转换模块设置于至少一个负载模块内。

优选地，所述内部信号转换模块设置于至少一个负载模块内，以及两个负载模块之间。

优选地，所述内部信号转换模块在若干个内部转换控制信号触发下，将若干个待转换信号转换为若干个内部传输信号。

优选地，所述内部信号转换模块在一个所述内部转换控制信号触发下，将若干个待转换信号转换为若干个内部传输信号。

优选地，所述两个所述负载模块之间设置有一个或者多个内部信号转换模块，所述负载模块内设置有一个或者多个内部信号转换模块。

优选地，所述内部信号转换模块包括：

P型场效应管，所述P型场效应管的栅极用于接收所述内部转换控制信号，所述P型场效应管的源级用于接收所述待转换信号，所述P型场效应管的漏级用于输出内部传输信号。

优选地，所述内部信号转换模块包括：

N型场效应管，所述N型场效应管的栅极用于接收所述内部转换控制信号，所述N型场效应管的源级用于接收所述待转换信号，所述N型场效应管的漏级用于输出内部传输信号。

基于相同的发明思想，本发明还提供了一种集成电路芯片，包括上述集成电路芯片内部信号增强电路。

与现有技术相比，本发明的集成电路芯片内部信号增强电路具有如下优点：

本发明通过设置集成电路芯片内部信号增强电路，该电路包括控制模块，包括时钟模块、逻辑运算模块，以及子转换模块，时钟模块用于产生时钟信号，逻辑运算模块用于将外部功能控制信号生成内部转换控制信号，子转换模块用于接收集成电路芯片供给的待转换信号，并基于内部转换控制信号和时钟信号，将待转换信号转换为内部传输信号；至少两个负载模块，内部传输信号供给于负载模块；内部信号转换模块，设置于负载模块内和/或两个负载模块之间，内部信号转换模块在内部转换控制信号触发下，将待转换信号转换为内部传输信号。在不增加原有集成电路版图面积的条件下，通过重新生成内部传输信号，以达到增强内部传输信号强度的目的，从而起到降低IR Drop的作用。

附图说明

图1是一种内部传输信号转换的集成电路芯片电路示意图；

图2是本发明一实施例中集成电路芯片内部信号增强电路简单示意图；

图3是本发明一实施例中集成电路芯片内部信号增强电路整体示意图；

图4是本发明所提供的内部信号转换模块的两种转换模式结构示意图；

图5是本发明提供的内部信号转换模块两种应用实例；

图6是本发明所提供的一种集成电路芯片内部信号增强电路应用在存储器的结构图；

图7本发明所提供的一种集成电路芯片内部信号增强电路的模块结构图；

图8是本发明一实施例BUF_STRAP中用一个待转换信号生成两种内部电源转换电路图；

图9是本发明一实施例BUF_STRAP的版图布局示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的集成电路芯片内部信号增强电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

参图2至图9所揭示的一种集成电路芯片内部信号增强电路的一种具体实施方式。该集成电路芯片内部信号增强电路包括：控制模块(CTRL_BLK)，包括时钟模块(CLK)、逻辑运算模块(LOGIC)，以及子转换模块PW，时钟模块(CLK)用于产生时钟信号，逻辑运算模块(LOGIC)用于将外部功能控制信号(CTRL_EX)生成内部转换控制信号(CTRL_PW)，子转换模块PW用于接收集成电路芯片供给的待转换信号(V_IN)，并基于内部转换控制信号(CTRL_PW)和时钟信号，将待转换信号(V_IN)转换为内部传输信号(V_IN_PW)；至少两个负载模块(LOAD)，内部传输信号(V_IN_PW)供给于负载模块；内部信号转换模块(PW_CELL)，设置于负载模块内和/或两个负载模块之间，内部信号转换模块(PW_CELL)在内部转换控制信号(CTRL_PW)触发下，将待转换信号(V_IN)转换为内部传输信号(V_IN_PW)。

具体地，参图1至图3所示，图1是一种内部传输信号转换的集成电路芯片电路示意图，其中，R为内部传输信号(V_IN_PW)途径的电阻。图2是本发明一实施例中集成电路芯片内部信号增强电路简单示意图，其中，R_a为内部传输信号(V_IN_PW)经过中间负载模块LOAD_mid至远端负载模块LOAD_top之间的等效电阻，R_b为内部传输信号(V_IN_PW)经过近端负载模块LOAD_bot至中间负载模块LOAD_mid之间的等效电阻。多个负载模块包括远端负载模块LOAD_top、近端负载模块LOAD_bot，以及若干个中间负载模块LOAD_mid。为了描述的方便，下面以图3所示的一个远端负载模块LOAD_top、一个近端负载模块LOAD_bot和一个中间负载模块LOAD_mid为例进行说明。其中，中间负载模块LOAD_mid设置于远端负载模块LOAD_top和近端负载模块LOAD_bot之间。当内部传输信号(V_IN_PW)经过近端负载模块LOAD_bot之后，随着传输距离增加，内部传输信号(V_IN_PW)变弱，造成内部传输信号(V_IN_PW)不足以传递至远端负载模块LOAD_top，或者即使内部传输信号(V_IN_PW)传递至远端负载模块LOAD_top，也无法达到翻转电压，使LOAD_top中的电路正常工作。在原有集成电路上，在不额外增加原有集成电路版图面积的条件，可在远端负载模块LOAD_top与近端负载模块LOAD_bot之间的集成电路版图上设置内部信号转换模块(PW_CELL)，也可在中间负载模块LOAD_mid内设置内部信号转换模块(PW_CELL)，还可在中间负载模块LOAD_mid内，以及远端负载模块LOAD_top与近端负载模块LOAD_bot之间的集成电路版图上均设置内部信号转换模块(PW_CELL)，内部信号转换模块(PW_CELL)在内部转换控制信号(CTRL_PW)触发下，将待转换信号(V_IN)重新生成内部传输信号(V_IN_PW)，以达到增强内部传输信号(V_IN_PW)强度的目的，并且，通过在远端负载模块LOAD_top与近端负载模块LOAD_bot之间的集成电路版图上设置内部信号转换模块(PW_CELL)，或者在中间负载模块LOAD_mid内设置内部信号转换模块(PW_CELL)，内部传输信号(V_IN_PW)由原来途径的等效电阻为R，变为R_a或者R_b，从而能够减小内部传输信号(V_IN_PW)途径的电阻，起到降低IRDrop的作用。

需要说明的是，不仅可以在中间负载模块LOAD_mid中设置内部信号转换模块(PW_CELL)，也可在远端负载模块LOAD_top与近端负载模块LOAD_bot中设置内部信号转换模块(PW_CELL)。不仅可以在一个负载模块中设置内部信号转换模块(PW_CELL)，而且还可同时在多个负载模块中设置内部信号转换模块(PW_CELL)。

还需要说明的是，为了使得内部传输信号(V_IN_PW)达到集成电路所需要的信号强度，可在负载模块之间设置多个内部信号转换模块(PW_CELL)，也可在负载模块的内部设置者多个内部信号转换模块(PW_CELL)。在本实施例中，对内部信号转换模块(PW_CELL)具体的数量并不做具体的要求，可根据具体的集成电路，对内部信号转换模块(PW_CELL)的数量进行增减。

示例性地，内部信号转换模块(PW_CELL_1)在若干个内部转换控制信号(CTRL_PW_1[N:0])触发下，将若干个待转换信号(V_IN_1[N:0])转换为若干个内部传输信号(V_IN_1_PW[N:0])。其中，N为大于等于1的正整数。

具体地，参图4中的(4a)所示，对于集成电路中提供的不同的待转换信号(V_IN_1[N:0])，可在一个内部信号转换模块(PW_CELL_1)控制下，并且在不同的内部转换控制信号(CTRL_PW_1[N:0])触发下，生成不同的内部传输信号(V_IN_PW[N:0])。

示例性地，参图4中的(4b)所示，内部信号转换模块(CTRL_PW_2)在一个内部转换控制信号(CTRL_PW)触发下，将若干个待转换信号(V_IN_2[N:0])转换为若干个内部传输信号号(V_IN_2_PW[N:0])。

具体地，参图4中的(4b)所示，对于集成电路中提供的不同的待转换信号(V_IN_2[N:0])，可在一个内部信号转换模块(PW_CELL_2)控制下，并且在一个内部转换控制信号(CTRL_PW_2[N:0])触发下，生成不同的内部传输信号(V_IN_2_PW[N:0])。

需要说明的是，对于(PW_CELL_1)中的1与(PW_CELL_2)中的2，只是为了区分两种不同的内部信号转换模块(PW_CELL)，并没有特殊的意义。同理，在此处，1和2的含义适用于待转换信号(V_IN)、内部转换控制信号(CTRL_PW)，以及内部传输信号(V_IN_PW)。

示例性地，内部信号转换模块(PW_CELL)包括：P型场效应管(PM_1)或N型场效应管(NM_1)，P型场效应管(PM_1)的栅极用于接收内部转换控制信号(CTRL_PW)，P型场效应管(PM_1)的源级用于接收待转换信号(V_IN)，P型场效应管(PM_1)的漏级用于输出内部传输信号(V_IN_PW)。N型场效应管(NM_1)的栅极用于接收内部转换控制信号(CTRL_PW)，N型场效应管(NM_1)的源级用于接收待转换信号(V_IN)，N型场效应管(NM_1)的漏级用于输出内部传输信号(V_IN_PW)。

具体地，参图5中的所示，其中，图5中的(5a)是P型场效应晶体管(PM_1)作为内部信号转换模块(CTRL_PW)的一种应用实例。图5中的(5b)是N型场效应晶体管(NM_1)作为内部信号转换模块(CTRL_PW)的另一种应用实例。P型场效应管(PM_1)的源级接收到待转换信号(V_IN)，并在P型场效应管(PM_1)的栅极接收到的内部转换控制信号(CTRL_PW)触发下，P型场效应管(PM_1)的漏级输出内部传输信号(V_IN_PW)。同理，N型场效应管(NM_1)的源级接收到待转换信号(V_IN)，并在N型场效应管(NM_1)的栅极接收到的内部转换控制信号(CTRL_PW)触发下，N型场效应管(NM_1)的漏级输出内部传输信号(V_IN_PW)。另外，在实际应用中，可以根据集成电路对信号强度的需求，分别通过改变改变P型场效应晶体管(PM_1)，以及N型场效应管(NM_1)的尺寸和个数以实现需求的内部转换信号强度。

示例性地，参图6至图9所示，以静态随机存取存储器(StaticRandomAccessMemory,简称SRAM)的存储单元为例说明本实施例，如图6所示，除了具有存取功能的单端6管存储单元或双端8管存储单元或双端10管存储单元阵列(BITCELL_ARRAY)，其周围还有字线边缘单元(WLEDGE)、位线边缘条状单元(BLEDGE)、边角单元(CORNER)。如图7(a)所示的存储单元阵列(BITCELL_ARRAY)的工作示意图。其中，BLs指的是位线，s代表复数。对于大容量的存储器，考虑到衬底供电及工艺制造上的考量，存储单元阵列(BITCELL_ARRAY)与存储单元阵列(BITCELL_ARRAY)之间存在位线条状单元(BLSTRAP)。当大容量存储器位数较多时，存储单元(BITCELL)的字线(WL)会因为负载过多，出现驱动不足。参图7(b)所示，电路设计会通过添加缓冲模块(BUFFER)来增强字线的驱动，使字线(WL)在经过BUFFER后得以强化，生成BUF_WL，用于保证后续存储单元的正常工作。与之相对应的，也会设计BL_STRAP及数字译码器(DECODER)的缓冲模块。参图7(c)所示的BUF_DEC模块中内部传输信号(V_IN_PW)生成的示意图可知，外部转换控制信号(CTRL_EX)在译码器中经过逻辑运算模块(LOGIC)，得到内部转换控制信号(CTRL_PW)，用于控制待转换信号V_IN[N:0]是否能够转换成内部传输信号V_IN_PW[N:0]，其中，N为1开始的正整数，N的具体数值取决于SRAM所需要的内部传输信号V_IN_PW[N:0]的数量。参图7(d)所示的BUF_STRAP的内部传输信号(V_IN_PW)生成的示意图可知，以现有的设计，缓冲模块下的BUF_STRAP只会包含BL_STRAP中横向金属线的布线，添加晶体管的衬底，或是仅包含冗余(DUMMY)模块。BUF_STRAP不具备任何除工艺制造相关的其他功能，因此没有对应电路设计。当该存储器需要内部电源信号以实现电源分离、低功耗模式或是需要其他内部转换信号时，可以在原有的BUF_STRAP中添加内部信号转换模块(PW_CELL)，在不额外增加版图面积的前提下，增强内部信号，降低内部传输信号(V_IN_PW)的IR Drop，提高芯片的性能，降低漏电功耗。

参图6所示的集成电路芯片内部信号增强电路应用在存储器的结构图、图8所示的BUF_STRAP中用一个待转换信号生成两种内部电源转换电路图，以及图9所示的BUF_STRAP的版图布局示意图，SRAM具体实施方式如下：假设某SRAM，需要在非工作模式下实现低功耗设计，则需要添加电源转换功能(PowerSwitch)，通过将外部电源VDD及VSS，生成内部转换电源信号VDD_PW及VSS_PW，得以在非工作模式下，利用晶体管的衬偏效应，降低漏电。BUF_DEC模块生成内部转换电源VDD_PW及VSS_PW。其中，外部电源VDD及VSS作为待转换信号V_IN[N:0]，内部转换控制信号CTRL_PW控制是否生成内部电源信号V_IN_PW[N:0](即：VDD_PW及VSS_PW)。例如，VDD_PW，VSS_PW经过图6中下方的BUF_EDGE给BUFFER中的逻辑电路供电，再经过中间BUF_STRAP，继而供电给上方的BUFFER，最终传输至最顶端(BUF_EDGE)处。原有路径的负载模块中不包含任何的内部信号转换模块，则随着SRAM容量的上升，会使得内部转换电源信号VDD_PW及VSS_PW因为负载的增多和原有长金属走线的大寄生电阻，变得越来越弱，致使无法将内部转换电源信号VDD_PW及VSS_PW传递至离原有生成模块最远的模块，导致低功耗设计失效。本实施例利用在内部转换电源信号VDD_PW及VSS_PW途径的，原本只与工艺制造相关的BUF_STRAP模块，不额外增加版图面积，增加内部转换电源信号VDD_PW及VSS_PW的电路设计，降低VDD_PW及VSS_PW在生成模块到负载之间的寄生电阻，达到改善内部转换电源信号VDD_PW以及VSS_PW强度，以及降低IRDrop的效果，更进一步强化其低功耗模式。其中，BUF_DEC模块对应PW_CTRL，图6中下方的BUF_EDGE对应LOAD_bot，图6中上方BUF_EDGE对应LOAD_top，BUF_STRAP对应LOAD_mid，BUF_STRAP中新设计的内部信号增强模块对应LOAD_mid中的PW_cell。

需要说明的是，对于不存在BL_STRAP的SRAM，为增加内部转换电源信号VDD_PW及VSS_PW的强度，也可在原有的内部电源信号所经过的负载模块(BUFFER)中添加本实施例所揭示的内部信号转换模块(PW_CELL)，也可降低生成的内部电源信号VDD_PW及VSS_PW的压降。

综上可见，在本发明通过设置集成电路芯片内部信号增强电路，该电路包括控制模块(CTRL_BLK)，包括时钟模块(CLK)、逻辑运算模块(LOGIC)，以及子转换模块PW，时钟模块(CLK)用于产生时钟信号，逻辑运算模块(LOGIC)用于将外部功能控制信号生成内部转换控制信号(CTRL_PW)，子转换模块PW用于接收集成电路芯片供给的待转换信号(V_IN)，并基于内部转换控制信号(CTRL_PW)和时钟信号(CLK)，将待转换信号(V_IN)转换为内部传输信号(V_IN_PW)；至少两个负载模块，内部传输信号(V_IN_PW)供给于负载模块；内部信号转换模块(PW_CELL)，设置于负载模块内和/或两个负载模块之间，内部信号转换模块(PW_CELL)在内部转换控制信号(CTRL_PW)触发下，将待转换信号(V_IN)转换为内部传输信号(V_IN_PW)。在不增加原有集成电路版图面积的条件下，通过重新生成内部传输信号(V_IN_PW)，以达到增强内部传输信号强度的目的，从而起到降低IRDrop的作用。

本发明还揭示了一种集成电路芯片，包括上述集成电路芯片内部信号增强电路。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种集成电路芯片内部信号增强电路，其特征在于，包括：

控制模块，包括时钟模块、逻辑运算模块，以及子转换模块，所述时钟模块用于产生时钟信号，所述逻辑运算模块用于将外部功能控制信号生成内部转换控制信号，所述子转换模块用于接收集成电路芯片供给的待转换信号，并基于所述内部转换控制信号和时钟信号，将所述待转换信号转换为内部传输信号；

至少两个负载模块，所述内部传输信号供给于所述负载模块；

内部信号转换模块，设置于所述负载模块内和/或两个负载模块之间，所述内部信号转换模块在所述内部转换控制信号触发下，将所述待转换信号转换为内部传输信号。

2.如权利要求1所述的集成电路芯片内部信号增强电路，其特征在于，所述内部信号转换模块设置于两个负载模块之间。

3.如权利要求1所述的集成电路芯片内部信号增强电路，其特征在于，所述内部信号转换模块设置于至少一个负载模块内。

4.如权利要求1所述的集成电路芯片内部信号增强电路，其特征在于，所述内部信号转换模块设置于至少一个负载模块内，以及两个负载模块之间。

5.如权利要求1所述的集成电路芯片内部信号增强电路，其特征在于，所述内部信号转换模块在若干个内部转换控制信号触发下，将若干个待转换信号转换为若干个内部传输信号。

6.如权利要求1所述的集成电路芯片内部信号增强电路，其特征在于，所述内部信号转换模块在一个所述内部转换控制信号触发下，将若干个待转换信号转换为若干个内部传输信号。

7.如权利要求1所述的集成电路芯片内部信号增强电路，其特征在于，两个所述负载模块之间设置有一个或者多个内部信号转换模块，所述负载模块内设置有一个或者多个内部信号转换模块。

8.如权利要求1-7中任一项所述的集成电路芯片内部信号增强电路，其特征在于，所述内部信号转换模块包括：

P型场效应管，所述P型场效应管的栅极用于接收所述内部转换控制信号，所述P型场效应管的源级用于接收所述待转换信号，所述P型场效应管的漏级用于输出内部传输信号。

9.如权利要求1-7中任一项所述的集成电路芯片内部信号增强电路，其特征在于，所述内部信号转换模块包括：

N型场效应管，所述N型场效应管的栅极用于接收所述内部转换控制信号，所述N型场效应管的源级用于接收所述待转换信号，所述N型场效应管的漏级用于输出内部传输信号。

10.一种集成电路芯片，其特征在于，包括：

如权利要求1-9中任一项所述的集成电路芯片内部信号增强电路。