CN116723701A - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN116723701A CN116723701A CN202310476550.XA CN202310476550A CN116723701A CN 116723701 A CN116723701 A CN 116723701A CN 202310476550 A CN202310476550 A CN 202310476550A CN 116723701 A CN116723701 A CN 116723701A
- Authority
- CN
- China
- Prior art keywords
- side walls
- memory device
- flash memory
- interlayer dielectric
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 82
- 239000011229 interlayer Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000012212 insulator Substances 0.000 description 6
- 230000005641 tunneling Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种闪存器件及其制造方法，在层间介质层中的接触孔中填充金属以用作位线之前，在接触孔侧壁上先形成介质侧墙，该介质侧墙可以将形成于层间介质层中的位线与填充在层间介质层时所形成的空洞隔离开来，因此可以避免位线接触短路。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存器件及其制造方法。
背景技术
随着半导体器件特征的尺寸进一步减小，隔离沟槽的宽度也同样减小。沟槽高度与沟槽宽度的比率，称为深宽比。对于闪存器件而言，相较于形成有ONO(氧化硅SiO2-氮化硅Si3N4-氧化硅SiO2)侧墙的相邻两个存储单元之间的开口，形成有ON(氧化硅SiO2-氮化硅Si3N4)侧墙的相邻两个存储单元之间的开口宽度更大，导致开口的深宽比更大，在该开口内填充层间介质层时容易形成空洞，该空洞的存在，容易使得后续形成在该层间介质层的位线接触短路。
发明内容
本发明的目的在于提供一种闪存器件及其制造方法，以解决容易存在位线接触短路的问题。
为解决上述技术问题，本发明提供一种闪存器件，所述闪存器件包括：
衬底，所述衬底具有多个有源区；
形成在所述衬底上的多个存储单元，每个所述存储单元两侧的所述有源区中分别形成有漏区和源区；以及，
层间介质层，填充在所述漏区上方的相邻两个所述存储单元的开口中，所述层间介质层内形成有接触孔，所述接触孔的侧壁上形成有介质侧墙，且所述接触孔内填充有充当位线的金属。
可选的，在所述的闪存器件中，每个所述存储单元包括：并列设置的栅极结构和字线，以及分别形成于所述栅极结构及所述字线的侧壁的侧墙，形成于所述字线的侧壁的侧墙为氧化硅-氮化硅侧墙，所述层间介质层填充在相邻两个所述存储单元的氧化硅-氮化硅侧墙之间。
可选的，在所述的闪存器件中，所述介质侧墙的材料为原硅酸四乙酯或等离子体增强正硅酸乙酯。
可选的，在所述的闪存器件中，所述层间介质层包括自下而上依次堆叠的氮化硅层、高密度等离子体沉积氧化物层、掺杂氧化物层和硬掩模层。
可选的，在所述的闪存器件中，所述掺杂氧化物层的掺杂剂包括硼、磷和/或砷。
可选的，在所述的闪存器件中，所述硬掩模层为等离子体增强正硅酸乙酯层。
本发明还提供一种闪存器件的制造方法，包括：
提供一衬底，在所述衬底中形成多个有源区，多个所述有源区平行排列；
在所述衬底上形成多个存储单元，并在所述有源区内形成源区和漏区，分布于各所述存储单元两侧；
在位于所述漏区上方的相邻两个所述存储单元的开口中填充层间介质层，并在所述层间介质层中形成多个接触孔；
在各所述接触孔的侧壁沉积介质侧墙；以及，
在各所述接触孔内填充金属材料以形成位线。
可选的，在所述的闪存器件的制造方法中，在各所述接触孔的侧壁沉积介质侧墙的方法包括：
在各所述接触孔的底部和侧壁沉积氧化物；以及，
利用自对准工艺刻蚀去除所述接触孔的底部的所述氧化物以形成所述介质侧墙。
可选的，在所述的闪存器件的制造方法中，所述介质侧墙的材料为原硅酸四乙酯或等离子体增强正硅酸乙酯。
可选的，在所述的闪存器件的制造方法中，所述存储单元包括：并列设置的栅极结构和字线，以及分别形成于所述栅极结构及所述字线的侧壁的侧墙，形成于所述字线的侧壁的侧墙为氧化硅-氮化硅侧墙，所述层间介质层填充在相邻两个所述存储单元的氧化硅-氮化硅侧墙之间。
综上所述，本发明提供的闪存器件及其制造方法，形成于层间介质层内的接触孔侧壁上形成有介质侧墙，该介质侧墙可以将形成于层间介质层中的位线与填充层间介质层时所形成的空洞隔离开来，因此可以避免位线接触短路。
附图说明
图1为本发明实施例的闪存器件部分区域的俯视结构示意图；
图2为沿图1中沿YY’线的器件结构剖面示意图；
图3为本发明实施例提供的闪存器件的制造方法流程图；
图4～图7为本发明实施例提供的闪存器件的制造方法中相应步骤对应沿XX’线的器件结构剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
请参见图1、图2及图7，本发明实施例提供一种闪存器件，所述闪存器件包括：
衬底10，所述衬底具有多个有源区100；
形成在所述衬底10上的多个存储单元，每个所述存储单元两侧的有源区100中分别形成有漏区101和源区102；以及，
层间介质层60，填充在所述漏区101上方的相邻两个所述存储单元的开口中，所述层间介质层60内形成有接触孔CT，所述接触孔CT的侧壁上形成有介质侧墙80，且所述接触孔CT内填充有充当位线300的金属。
本实施例中，该衬底10可以是本领域技术人员所熟知的任意合适的半导体衬底10材料，例如硅、绝缘体上硅、锗、硅锗、绝缘体上锗、绝缘体上硅锗、砷化镓、磷化铟或者外延片等。
具体而言，所述闪存器件的多个所述存储单元呈阵列排布，形成存储阵列，所述衬底10具有多个有源区100，每个有源区100的长度沿存储阵列的列(即图1所示YY’)的方向延伸，相邻两个所述有源区100通过形成于所述衬底10中的浅沟槽隔离结构200隔离开来。同一列所述存储单元形成在同一所述有源区100中，且相邻两行所述存储单元共享同一所述源区102。所述接触孔CT内填充充当位线300的金属，例如为Ti、TiN、W等。所述位线300的底部与所述漏区101电性接触，所述闪存器件还包括填充在相邻两个所述栅极结构20之间充当源线(SL)的多晶硅层70，所述源线的底部与所述源区102电性接触。
本实施例中，如图2所示，每个所述存储单元可包括：并列设置的栅极结构20和字线40(WL)，以及分别覆盖所述栅极结构20的第一侧墙30及形成于所述字线40的侧壁的第二侧墙50，其中所述第二侧墙50为氧化硅-氮化硅(ON)侧墙，所述层间介质层填充在相邻两个所述存储单元的所述第二侧墙50之间。
对于闪存器件而言，相较于形成有ONO(氧化硅SiO2-氮化硅Si3N4-氧化硅SiO2)侧墙的相邻两个存储单元之间的开口，形成有ON侧墙的相邻两个存储单元之间的开口宽度更大，导致开口的深宽比更大，在该开口内填充层间介质层时容易形成空洞，该空洞的存在，容易使得后续形成在该层间介质层的位线接触短路。而本实施例中，形成于层间介质层内的接触孔侧壁上形成有介质侧墙，该介质侧墙可以将形成于层间介质层中的位线与填充层间介质层时所形成的空洞隔离开来，因此可以避免位线接触短路。优选的，通过填充效果较好的原硅酸四乙酯(SATEOS)或PETEOS沉积氧化层以形成该介质侧墙80。
所述栅极结构20可包括依次堆叠在所述衬底10上的隧穿介质层、浮栅、栅间介质层和控制栅。其中，隧穿介质层用于隔离浮栅和有源区100，其材质可以是二氧化硅等，浮栅用于存储电子，栅间介质层用于隔绝控制栅和浮栅，其要求有较高的介电常数，良好的绝缘性能。
本实施例中，请参见图4～图7，所述层间介质层60包括自下而上依次堆叠的氮化硅(SiN)层61、高密度等离子体沉积氧化物(HDP)层62、掺杂氧化物层63和硬掩模层64。所述氮化硅层61、所述HDP层62用作扩散阻挡层，以防止在回流工艺或其他热工艺期间掺杂剂例如硼、磷或砷掺杂剂从掺杂的氧化物扩散。所述掺杂氧化物层63的掺杂剂包括硼、磷或砷等，例如为掺有硼、磷的硼磷硅玻璃(BPSG)，也可使用其他掺杂氧化物，例如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、砷掺杂二氧化硅或离子注入二氧化硅。所述硬掩模层64可为等离子体增强正硅酸乙酯(PETEOS)层，为具有高一致性的氧化层。
基于同一思想，如图3所示，本实施例提供一种闪存器件的制造方法，用以制作得到上述所述的闪存器件，所述闪存器件的制造方法包括以下步骤：
S11，提供一衬底，在所述衬底中形成多个有源区，多个所述有源区平行排列；在所述衬底上形成多个存储单元，并在所述有源区内形成源区和漏区，分布于各所述存储单元两侧；在位于所述漏区上方的相邻两个所述存储单元的开口中填充层间介质层60，并在所述层间介质层60中形成多个接触孔；
S12，在各所述接触孔CT的侧壁沉积介质侧墙80；
S13，在各所述接触孔CT内填充金属材料以形成位线300。
本实施例提供的闪存器件制造方法，形成于层间介质层60内的接触孔CT侧壁上形成有介质侧墙80，该介质侧墙80可以将形成于层间介质层60中的位线300与填充层间介质层60所形成的空洞601隔离开来，因此可以避免位线300接触短路。
以下结合图4～图7对本实施例提供的闪存器件的制造方法的各步骤做进一步详细描述。
首先，执行步骤S11，请参见图4，提供衬底10并在所述衬底上形成多个存储单元。该衬底10可以是本领域技术人员所熟知的任意合适的半导体衬底10材料，例如硅、绝缘体上硅、锗、硅锗、绝缘体上锗、绝缘体上硅锗、砷化镓、磷化铟或者外延片等。所述衬底10中形成多个浅构槽隔离结构，用来隔离相邻存储单元，相邻浅沟槽隔离结构200之间为有源区100，其中，在衬底10中形成浅构槽隔离结构的方法可采用本领域技术人员所熟知的方法，在此不再赘述。而后，在所述衬底10对应有源区100上形成存储单元，对每个存储单元两侧的有源区100进行源漏离子注入，以形成源区和漏区101，相邻两个所述存储单元共享同一所述源区102。
所述栅极结构20可包括依次堆叠在所述衬底10上的隧穿介质层、浮栅、栅间介质层和控制栅。其中，隧穿介质层用于隔离浮栅和有源区100，其材质可以是二氧化硅等，浮栅用于存储电子，栅间介质层用于隔绝控制栅和浮栅，其要求有较高的介电常数，良好的绝缘性能。
本实施例中，每个所述存储单元可包括：并列设置的栅极结构20和字线40(WL)，以及分别覆盖所述栅极结构20的第一侧墙30及形成于所述字线40的侧壁的第二侧墙50，其中所述第二侧墙50为氧化硅-氮化硅(ON)侧墙，所述层间介质层填充在相邻两个所述存储单元的所述第二侧墙50之间。ON侧墙30相比较于ONO侧墙30的宽度更宽，约宽70nm，因此相邻两个存储单元之间开口的深宽比更大，层间介质层60更难填充，容易产生空洞601。
有鉴于此，如图6所示，在刻蚀所述层间介质层60形成多个接触孔CT后，执行步骤S12，在各所述接触孔CT的侧壁沉积介质侧墙80。
步骤S12中，在各所述接触孔CT的侧壁沉积介质侧墙80的方法具体可包括：如图5所示，在各所述接触孔CT的底部和侧壁沉积氧化物；以及，如图6所示，利用自对准工艺刻蚀去除所述接触孔CT的底部的所述氧化物以形成所述介质侧墙80。
步骤S12中，所述介质侧墙80优选采用填充效果较好的原硅酸四乙酯(SATEOS)或PETEOS形成氧化层将所述接触孔CT的侧壁覆盖。
最后，执行步骤S13，如图7所示，在各所述接触孔CT内填充金属材料以形成位线300，位线300底部与所述漏区101电性接触，所述金属材料可为Ti、TiN、W等。由于所述介质侧墙80的阻挡，相邻两个所述接触孔CT内形成位线300不会因为层间介质层60中空洞601的存在而接触短路。
本实施例提供的所述闪存器件制造方法还可包括在源区上方的相邻两个所述栅极结构20之间的开口内填充源线多晶硅层，所述源线多晶硅层的底部与所述源区102电性接触。
综上所述，本发明实施例提供的闪存器件及其制造方法，在层间介质层中的接触孔中填充金属以用作位线之前，在接触孔侧壁上先形成介质侧墙，该介质侧墙可以将形成于层间介质层中的位线与填充在层间介质层时所形成的空洞隔离开来，因此可以避免位线接触短路。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种闪存器件，其特征在于，所述闪存器件包括：
衬底，所述衬底具有多个有源区；
形成在所述衬底上的多个存储单元，每个所述存储单元两侧的所述有源区中分别形成有漏区和源区；以及，
层间介质层，填充在所述漏区上方的相邻两个所述存储单元的开口中，所述层间介质层内形成有接触孔，所述接触孔的侧壁上形成有介质侧墙，且所述接触孔内填充有充当位线的金属。
2.如权利要求1所述的闪存器件，其特征在于，每个所述存储单元包括：并列设置的栅极结构和字线，以及分别覆盖于所述栅极结构的第一侧墙及形成于所述字线的侧壁的第二侧墙，所述第二侧墙为氧化硅-氮化硅侧墙，所述层间介质层填充在相邻两个所述存储单元的所述第二侧墙之间。
3.如权利要求1或2所述的闪存器件，其特征在于，所述介质侧墙的材料为原硅酸四乙酯或等离子体增强正硅酸乙酯。
4.如权利要求1所述的闪存器件，其特征在于，所述层间介质层包括自下而上依次堆叠的氮化硅层、高密度等离子体沉积氧化物层、掺杂氧化物层和硬掩模层。
5.如权利要求1所述的闪存器件，其特征在于，所述掺杂氧化物层的掺杂剂包括硼、磷和/或砷。
6.如权利要求1所述的闪存器件，其特征在于，所述硬掩模层为等离子体增强正硅酸乙酯层。
7.一种闪存器件的制造方法，其特征在于，包括：
提供一衬底，在所述衬底中形成多个有源区，多个所述有源区平行排列；
在所述衬底上形成多个存储单元，并在所述有源区内形成源区和漏区，分布于各所述存储单元两侧；
在位于所述漏区上方的相邻两个所述存储单元的开口中填充层间介质层，并在所述层间介质层中形成多个接触孔；
在各所述接触孔的侧壁沉积介质侧墙；以及，
在各所述接触孔内填充金属材料以形成位线。
8.如权利要求7所述的闪存器件的制造方法，其特征在于，在各所述接触孔的侧壁沉积介质侧墙的方法包括：
在各所述接触孔的底部和侧壁沉积氧化物；以及，
利用自对准工艺刻蚀去除所述接触孔的底部的所述氧化物以形成所述介质侧墙。
9.如权利要求7或8所述的闪存器件的制造方法，其特征在于，所述介质侧墙的材料为原硅酸四乙酯或等离子体增强正硅酸乙酯。
10.如权利要求7所述的闪存器件的制造方法，其特征在于，所述存储单元包括：并列设置的栅极结构和字线，以及分别形成于所述栅极结构及所述字线的侧壁的侧墙，形成于所述字线的侧壁的侧墙为氧化硅-氮化硅侧墙，所述层间介质层填充在相邻两个所述存储单元的氧化硅-氮化硅侧墙之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310476550.XA CN116723701A (zh) | 2023-04-27 | 2023-04-27 | 闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310476550.XA CN116723701A (zh) | 2023-04-27 | 2023-04-27 | 闪存器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116723701A true CN116723701A (zh) | 2023-09-08 |
Family
ID=87872251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310476550.XA Pending CN116723701A (zh) | 2023-04-27 | 2023-04-27 | 闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116723701A (zh) |
-
2023
- 2023-04-27 CN CN202310476550.XA patent/CN116723701A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100822079B1 (ko) | 단일 면 매립 스트랩 | |
| KR101062889B1 (ko) | 측벽접합을 구비한 반도체장치 및 그 제조 방법 | |
| US6548374B2 (en) | Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device comprising the same | |
| US6649490B1 (en) | Methods for forming integrated circuit devices through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region and integrated circuit devices formed thereby | |
| KR101096976B1 (ko) | 반도체 소자 및 그 형성방법 | |
| US11632887B2 (en) | Semiconductor memory device having a multilayer dielectric structure with a retracted sidewall below a bit line | |
| US20020132425A1 (en) | Method for fabricating NOR type flash memory device | |
| KR101133701B1 (ko) | 매립비트라인을 구비한 반도체장치 제조 방법 | |
| US6432774B2 (en) | Method of fabricating memory cell with trench capacitor and vertical transistor | |
| KR20110060751A (ko) | 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법 | |
| KR101096167B1 (ko) | 매립워드라인을 구비한 반도체장치 제조 방법 | |
| JP2006203232A (ja) | 局所接続・導電ラインを形成する方法及びその構造体 | |
| KR101116357B1 (ko) | 반도체장치의 수직셀의 접합 형성 방법 | |
| US6534359B2 (en) | Method of fabricating memory cell | |
| US20200035794A1 (en) | Non-volatile memory device and method for manufacturing the same | |
| US6355529B2 (en) | Method of fabricating memory cell with vertical transistor | |
| KR101062862B1 (ko) | 측벽접합을 구비한 반도체장치 제조 방법 | |
| CN101740485B (zh) | 制造具有垂直栅极的半导体器件的方法 | |
| US20150214234A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20130094018A (ko) | 반도체장치 제조 방법 | |
| KR101038355B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| KR101202690B1 (ko) | 반도체장치의 측벽콘택 형성 방법 | |
| US6638815B1 (en) | Formation of self-aligned vertical connector | |
| US8138077B2 (en) | Flash memory device and method of fabricating the same | |
| CN116723701A (zh) | 闪存器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |