CN116709840A - 显示基板、显示面板和显示装置 - Google Patents
显示基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN116709840A CN116709840A CN202310778873.4A CN202310778873A CN116709840A CN 116709840 A CN116709840 A CN 116709840A CN 202310778873 A CN202310778873 A CN 202310778873A CN 116709840 A CN116709840 A CN 116709840A
- Authority
- CN
- China
- Prior art keywords
- signal line
- gate
- control signal
- potential power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 238000001514 detection method Methods 0.000 claims abstract description 76
- 239000010408 film Substances 0.000 claims description 43
- 239000010409 thin film Substances 0.000 claims description 20
- 230000017525 heat dissipation Effects 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示基板、显示面板和显示装置,显示基板包括:显示区域和围绕显示区域的非显示区域。非显示区域包括裂纹检测走线、栅控制信号线和低电位电源信号线;栅控制信号线用于加载与低电位电源信号线不同大小的信号电压。栅控制信号线与裂纹检测走线之间存在第一交叠区,低电位电源信号线包括第一避让口,第一避让口在栅控制信号线上的正投影覆盖第一交叠区,从而可以降低栅控制信号线与低电位电源信号线之间发生静电击穿的风险。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示基板、显示面板和显示装置。
背景技术
显示面板在制作、运输和使用的过程中,容易产生静电放电(Electro-StaticDischarge,简称ESD)现象。静电放电发生时会在短时间内产生较大的电流,导致绝缘介质击穿,造成线路损坏,影响显示面板的正常显示。
发明内容
本发明提供一种显示基板、显示面板和显示装置,用以降低静电击穿导致的电路失效风险。
本发明的第一方面,提供一种显示基板,包括:显示区域和围绕显示区域的非显示区域;
非显示区域包括裂纹检测走线、栅控制信号线和低电位电源信号线;栅控制信号线用于加载与低电位电源信号线不同大小的信号电压;
栅控制信号线与裂纹检测走线之间存在第一交叠区;低电位电源信号线包括第一避让口,第一避让口在栅控制信号线上的正投影覆盖第一交叠区。
在本发明提供的显示基板中,裂纹检测走线、栅控制信号线和低电位电源信号线位于不同膜层,且栅控制信号线位于裂纹检测走线与低电位电源信号线之间的膜层中。
在本发明提供的显示基板中,裂纹检测走线与低电位电源信号线位于不同膜层;至少部分栅控制信号线位于裂纹检测走线与低电位电源信号线之间的膜层中;至少部分栅控制信号线位于裂纹检测走线和/或低电位电源信号线所在的膜层中。
在本发明提供的显示基板中,栅控制信号线与低电位电源信号线存在第二交叠区,且第二交叠区与第一交叠区不交叠;在至少部分第二交叠区内,栅控制信号线位于裂纹检测走线所在的膜层中。
在本发明提供的显示基板中,在平行于显示基板所在平面的方向上,且在第二交叠区靠近第一交叠区的一侧,栅控制信号线位于裂纹检测走线所在的膜层中。
在本发明提供的显示基板中,栅控制信号线包括栅开启电压信号线和栅关闭电压信号线;
栅开启电压信号线用于加载的信号电压与裂纹检测走线用于加载的信号电压的差值,小于栅开启电压信号线用于加载的信号电压与低电位电源信号线用于加载的信号电压的差值;
栅关闭电压信号线用于加载的信号电压与裂纹检测走线用于加载的信号电压的差值,大于栅关闭电压信号线用于加载的信号电压与低电位电源信号线用于加载的信号电压的差值;
在第一交叠区内,栅开启电压信号线位于裂纹检测走线与低电位电源信号线之间的膜层中,栅关闭电压信号线位于低电位电源信号线所在的膜层中。
在本发明提供的显示基板中,还包括:
衬底基板;
第一导电层,位于所述衬底基板上;第一导电层包括裂纹检测走线、至少部分位于第二交叠区内的栅控制信号线;
第一绝缘层,位于第一导电层背离衬底基板的一侧;
第二导电层,位于第一绝缘层背离第一导电层的一侧;第二导电层包括至少部分栅控制信号线;
第二绝缘层,位于第二导电层背离第一绝缘层的一侧;
第三导电层,位于第二绝缘层背离第二导电层的一侧;第三导电层包括低电位电源信号线、位于第一交叠区内的栅关闭电压信号线。
在本发明提供的显示基板中,第一导电层包括依次层叠设置的第一子导电层、第三绝缘层及第二子导电层;裂纹检测走线包括位于第一子导电层的第一部分和位于第二子导电层的第二部分;裂纹检测走线的第一部分与裂纹检测走线的第二部分通过贯穿第三绝缘层的过孔连接。
在本发明提供的显示基板中,显示基板还包括:散热膜层,位于所述衬底基板背离第一导电层的一侧;散热膜层的材料为导电材料;第一交叠区在所述衬底基板上的正投影和第二交叠区在所述衬底基板上的正投影,均位于散热膜层在衬底基板上的正投影之内。
在本发明提供的显示基板中,非显示区域包括相对设置的第一区域和第三区域、相对设置的第二区域和第四区域、以及用于连接第一区域至第四区域中相邻两个区域的拐角区域;
第一交叠区和第二交叠区均位于拐角区域内。
在本发明提供的显示基板中,第一区域和第三区域包括栅极驱动电路;第二区域包括扇出区域,扇出区域内设置有扇出走线,扇出走线至少连接至电源和控制器;
低电位电源信号线的一端连接至扇出走线,另一端与显示区域内的发光器件的阴极电连接,用于向发光器件输入低电位电源电压;
栅控制信号线的一端连接至扇出走线,另一端经过拐角区域连接至栅极驱动电路,用于向栅极驱动电路输入栅控制信号电压;
裂纹检测走线的一端连接至扇出走线,另一端经过拐角区域延伸至非显示区域的外围,并且环绕非显示区域设置。
在本发明提供的显示基板中,显示区域内还包括像素电路;像素电路的输出端连接至发光器件的阳极;像素电路包括薄膜晶体管和电容;
显示基板还包括:
栅线;栅线的一端连接至栅极驱动电路,另一端连接至像素电路中至少一个薄膜晶体管的栅极。
本发明的第二方面,提供一种显示面板,包括上述任一项的显示基板。
本发明的第三方面,提供一种显示装置,包括上述任一项的显示面板。
本发明有益效果如下:
本发明提供了一种显示基板和显示装置,显示基板包括显示区域和围绕显示区域的非显示区域;非显示区域包括裂纹检测走线、栅控制信号线和低电位电源信号线;栅控制信号线用于加载与低电位电源信号线不同大小的信号电压。栅控制信号线与裂纹检测走线之间存在第一交叠区;低电位电源信号线包括第一避让口,第一避让口在栅控制信号线上的正投影覆盖第一交叠区,从而当裂纹检测走线将静电从非显示区域外围引入非显示区域的内部时,可以避免在第一交叠区,裂纹检测走线上的静电同时引起栅控制信号线与低电位电源信号线上加载的信号电压波动,造成的绝缘层击穿而引发的电路失效的问题,提高显示基板的良品率和使用寿命。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单地介绍,显而易见地,下面所介绍的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的显示基板的俯视结构示意图;
图2为本发明实施例提供的显示基板的局部放大图之一;
图3为本发明实施例提供的第一交叠区的俯视示意图之一;
图4为本发明实施例提供的显示基板的局部放大图之二;
图5为本发明实施例提供的第一交叠区的剖面示意图之一;
图6为本发明实施例提供的第一交叠区的俯视示意图之二;
图7为本发明实施例提供的第一交叠区的剖面示意图之二;
图8为本发明实施例提供的第一交叠区的俯视示意图之三;
图9为本发明实施例提供的第一交叠区的剖面示意图之三;
图10为本发明实施例提供的第一交叠区的剖面示意图之四;
图11为本发明实施例提供的显示基板的仰视结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面将结合附图和实施例对本发明做进一步说明。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明更全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构,因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词,均是以附图为例进行的说明,但根据需要也可以做出改变,所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。
显示面板在制作、运输和使用的过程中,容易产生静电放电(Electro-StaticDischarge,简称ESD)现象。静电放电发生时会在短时间内产生较大的电流,导致绝缘介质击穿,造成线路损坏,影响显示面板的正常显示。
图1为本发明实施例提供的显示基板的俯视图;图2为本发明实施例提供的显示基板的局部放大图之一;图3为本发明实施例提供的第一交叠区俯视示意图之一;图4为本发明实施例提供的显示基板的局部放大图之二。
在本发明实施例中,如图1和图2所示,显示基板包括显示区域S1和围绕显示区域S1的非显示区域S2。
其中,如图2和图3所示,非显示区域S2包括裂纹检测走线11、栅控制信号线20和低电位电源信号线31,其中栅控制信号线20用于加载与低电位电源信号线31不同大小的信号电压。栅控制信号线20与裂纹检测走线11之间存在第一交叠区1,低电位电源信号线31包括第一避让口K1,第一避让口K1在栅控制信号线20上的正投影覆盖第一交叠区1。
具体实施时,如图1所示,显示基板通常为矩形(或者近似为矩形),非显示区域S2包括相对设置的第一区域S21和第三区域S23,相对设置的第二区域S22和第四区域S24以及用于连接第一区域S21至第四区域S24中相邻两个区域的拐角区域。其中,拐角区域通常被设计为圆角以进行平缓过渡,拐角区域包括用于连接第一区域S21和第二区域S22的第一拐角区域S25,用于连接第二区域S22和第三区域S23的第二拐角区域S26,用于连接第三区域S23和第四区域S24的第三拐角区域S27以及用于连接第四区域24和第一区域S21的第四拐角区域S28。
如图2所示,在非显示区域S2的第二区域S22(和/或第四区域S24,图2以扇出区域设置在非显示区域S2的第二区域S22为例)包括扇出区域,扇出区域内设置有扇出走线10,扇出区域用于绑定柔性电路板等转接元件,并通过柔性电路板等转接元件将扇出走线10至少与电源和控制器连接,其中控制器用于向显示基板输入控制信号,从而控制显示区域S1内的发光器件发光,进行图像显示。
如图1和图2所示,在非显示区域S2的第一区域S21和第三区域S23内通常设置有栅极驱动电路32。如图2所示,栅控制信号线20的一端连接至扇出走线10,另一端经过拐角区域(图中以第一拐角区域S25为例)连接至栅极驱动电路32,用于向栅极驱动电路32输入栅控制信号电压。具体实施时,如图2所示,栅控制信号线20包括栅开启电压信号线(VGH)21和栅关闭电压信号线(VGL)22,分别用于向栅极驱动电路32输入栅开启信号电压和栅关闭信号电压,其中栅开启信号电压用于控制与栅极驱动电路32连接的薄膜晶体管开启,栅关闭信号电压用于控制与栅极驱动电路32连接的薄膜晶体管关闭。
裂纹检测走线11的一端与扇出走线10电连接,另一端经过拐角区域(图中以第一拐角区域S25为例)延伸至非显示区域S2的外围,通常延伸至非显示区域S2外围的裂纹检测走线11环绕非显示区域S2的周边设置,且位于栅极驱动电路32和栅控制信号线20背离显示区域S1的一侧。控制器还可以用于接收裂纹检测走线11的检测信号,并判断显示基板是否出现裂纹。
低电位电源信号线31的一端与扇出走线10电连接,另一端与显示区域S1内的发光器件的阴极电连接,用于向发光器件输入低电位电源电压。低电位电源信号线31通常环绕显示区域S1设置,且具有较大的宽度以降低电阻,减少能量损耗。具体实施时,如图2所示,低电位电源信号线31覆盖第一拐角区域S25的大部分区域,并且与第一拐角区域S25内的裂纹检测走线11和栅控制信号线20存在交叠。
如图2所示,由于在第一拐角区域S25内,信号线路的走线较多,线路排布较为密集,栅控制信号线20与裂纹检测走线11之间不可避免的存在第一交叠区1。
本发明实施例中,如图3所示,在低电位电源信号线31上开设有第一避让口K1,并且第一避让口K1在栅控制信号线20上的正投影覆盖第一交叠区1,从而可以避免在第一交叠区1对应的位置,电源信号线31与栅控制信号线20和裂纹检测走线11交叠。在显示基板的使用过程中,非显示区域S2外围的裂纹检测走线11容易产生ESD击伤,残留静电沿着裂纹检测走线11传递至第一拐角区域S25内,在第一交叠区1对栅控制信号线20加载的电压产生影响,由于栅控制信号线20与低电位电源信号线31通常用于加载不同大小的信号电压,在第一交叠区1对应的位置,栅控制信号线20与低电位电源信号线31之间产生静电击穿的风险较大,并且栅控制信号线20加载的信号电压与低电位电源信号线31加载的信号电压之间的差值越大,静电击穿的风险越大。因而本发明实施例通过对低电位电源信号线31开设第一避让口K1,以避让第一交叠区1,可以减小栅控制信号线20与低电位电源信号线31之间产生静电击穿的风险,提高显示基板的良率和使用寿命。
具体实施时,在设计低电位电源信号线31上的第一避让口K1时,如图3所示,可以设置低电位电源信号线31与第一交叠区1之间的平面距离a约为3μm~5μm,可以在降低低电位电源信号线31与栅控制信号线20之间发生静电击穿风险的同时,确保低电位电源信号线31具有较大的走线面积,降低电阻,减少能量损耗。
在本发明实施例中,如图1和图4所示,显示区域S1内包括横纵交错排列的栅线321和数据线D,以及像素单元P。像素单元P包括像素电路和发光器件L,像素电路的输入端连接分别连接至栅线321、数据线D和高电位电源信号线33,像素电路的输出端与发光器件L的阳极电连接,用于向发光器件L输入高电位电源电压。具体实施时,发光器件L可以为有机发光二极管(Organic Light Emitting Diode,简称OLED),在此不做限定。
像素电路包括薄膜晶体管和电容,数据线D与像素电路中至少一个薄膜晶体管的源极连接,用于输入数据信号,栅线321的一端与栅极驱动电路32连接,另一端与像素电路中至少一个薄膜晶体管的栅极连接,用于控制该薄膜晶体管打开或者关闭。如图4所示,以2T1C像素电路为例,包括一个开关薄膜晶体管T1、一个驱动薄膜晶体管T2和一个存储电容C。其中,驱动薄膜晶体管T2的源极连接至高电位电源信号线33,漏极连接至发光器件L的阳极,电容C的一端连接至驱动薄膜晶体管T2的源极,另一端连接至驱动薄膜晶体管T2的栅极,数据线D与开关薄膜晶体管T1的源极电连接,栅线321与开关薄膜晶体管T1的栅极电连接,栅极驱动电路32通过栅线321向开关薄膜晶体管T1输入栅控制信号电压,从而控制开关薄膜晶体管T1的开启或者关断,进而实现数据的写入以控制发光器件L发光。具体实施时,像素电路可以包括更多数量的薄膜晶体管和电容,以构成3T1C、4T1C、5T1C、6T1C、7T1C等像素电路,从而优化像素电路的性能,具体实施可以参考现有技术,在此不做赘述。
图5为本发明实施例提供的第一交叠区的剖面示意图之一。
在一些实施例中,如图3和图5所示,裂纹检测走线11、栅控制信号线20和低电位电源信号线31位于不同膜层,且栅控制信号线20位于裂纹检测走线11与低电位电源信号线31之间的膜层中。裂纹检测走线11、栅控制信号线20和低电位电源信号线31的膜层设置可以参照现有技术,区别仅在于需要在裂纹检测走线11与栅控制信号线20的第一交叠区1对应的位置,对低电位电源信号线31进行避让设计,以使低电位电源信号线31与第一交叠区1不交叠,工艺改动小,制作简单。
在一些实施中,裂纹检测走线11与低电位电源信号线31位于不同膜层;至少部分栅控制信号线10位于裂纹检测走线11与低电位电源信号线31之间的膜层中;至少部分栅控制信号线10位于裂纹检测走线11和/或低电位电源信号线31所在的膜层中。根据实际情况,通过将栅控制信号线10设置在不同的膜层中,以增加栅控制信号线10与低电位电源信号线31之间的距离,可以进一步降低栅控制信号线10与低电位电源信号线31之间静电击穿的风险。
图6为本发明实施例提供的第一交叠区的俯视示意图之二;图7为本发明实施例提供的第一交叠区的剖面示意图之二。
举例来说,在一些实施例中,如图6和图7所示,栅控制信号线20与低电位电源信号线31存在第二交叠区2。其中,第二交叠区2与第一交叠区1不交叠。在至少部分第二交叠区2内,栅控制信号线20位于裂纹检测走线11所在的膜层中。
具体来说,如图7所示,显示基板包括显示功能层100,显示功能层100用于图像显示。显示功能层100包括依次层叠设置的衬底基板101、第一导电层102、第一绝缘层103、第二导电层104、第二绝缘层105和第三导电层106。其中,衬底基板101用于支撑位于其上的膜层结构,其可以采用玻璃、树脂等材料进行制作,在此不做限定。第一导电层102包括裂纹检测走线11,至少部分位于第二交叠区2内的栅控制信号线20。具体实施时,第一导电层102可以采用金属等导电材料制作,在此不做限定。第一绝缘层103位于第一导电层102背离衬底基板101的一侧,用于保护第一导电层102中的线路,第一绝缘层103采用绝缘材料制作,如氧化硅、氮化硅及氮氧化硅等,在此不做限定。第二导电层104位于第一绝缘层103背离第一导电层102的一侧,第二导电层104包括至少部分栅控制信号线20。第二绝缘层105位于第二导电层104背离第一绝缘层103的一侧,用于保护第二导电层104中的线路,第二绝缘层105采用绝缘材料制作,如氧化硅、氮化硅及氮氧化硅等,在此不做限定。具体实施时,第二绝缘层105可以包括至少两层结构,第二绝缘层105还可以起到平坦化的作用。第三导电层106位于第二绝缘层105背离第二导电层104的一侧,第三导电层106包括低电位电源信号线31,第三导电层106可以采用金属等导电材料制作,在此不做限定。
如图6和图7所示,在至少部分第二交叠区2内,栅控制信号线20位于裂纹检测走线11所在的膜层中,从而可以增加第二交叠区2内栅控制信号线20与低电位电源信号线31之间的距离,进一步避免栅控制信号线20与低电位电源信号线31之间的绝缘层发生静电击穿的可能性。图7所示,位于第一导电层102的栅控制信号线20与位于第二导电层104的栅控制信号线20,可以通过贯穿第一绝缘层103的过孔电连接,在此不做限定。
在一些实施例中,如图6所示,在平行于显示基板所在平面的方向上,且在第二交叠区2靠近第一交叠区1的一侧,栅控制信号线20位于裂纹检测走线11所在的膜层中。具体实施时,如图7所示,在平行于显示基板所在平面的方向上,且在第二交叠区2靠近第一交叠区1的一侧,栅控制信号线20位于第一导电层102中。在第二交叠区2中靠近第一交叠区1的区域,将栅控制信号线20设置于裂纹检测走线11所在的膜层中,可以将静电击穿风险较大的区域(与第一交叠区1相邻的区域)发生静电击穿的概率降至最低,进一步降低电路失效的风险。
图8为本发明实施例提供的第一交叠区的俯视示意图之三;图9为本发明实施例提供的第一交叠区的剖面示意图之三。
在本发明实施例中,栅控制信号线20包括栅开启电压信号线21和栅关闭电压信号线22。栅开启电压信号线21加载的信号电压与裂纹检测走线11加载的信号电压的差值,小于栅开启电压信号线21加载的信号电压与低电位电源信号线31所加载的信号电压的差值。栅关闭电压信号线22用于加载的信号电压与裂纹检测走线11用于加载的信号电压的差值,大于栅关闭电压信号线22用于加载的信号电压与低电位电源信号线31用于加载的信号电压的差值。具体实施时,栅开启电压信号线21加载的信号电压约为+7V,栅关闭电压信号线22用于加载的信号电压约为-3V,裂纹检测走线11用于加载的信号电压约为+7V,低电位电源信号线31用于加载的信号电压约为-3V。
具体实施时,由于栅开启电压信号线11用于加载的信号电压值与裂纹检测走线11用于加载的信号电压值相同,因而在第一交叠区1内,如图8和图9所示,可以将栅开启电压信号线11设置在裂纹检测走线11与低电位电源信号线31之间的膜层中。由于栅关闭电压信号线22用于加载的信号电压与裂纹检测走线11用于加载的信号电压的差值,大于栅关闭电压信号线22用于加载的信号电压与低电位电源信号线31用于加载的信号电压的差值,因而在第一交叠区1内,如图8和图9所示,可以将栅关闭电压信号线22设置在低电位电源信号线31所在的膜层中。具体来说,如图9所示第一导电层102包括裂纹检测走线11和至少部分位于第二交叠区2内的栅控制信号线20(包括栅开启电压信号线21和栅关闭电压信号线22),第二导电层104包括至少部分栅控制信号线20,第三导电层106包括低电位电源信号线31和位于第一交叠区1内的栅关闭电压信号线22。其中,位于第一导电层102的栅控制信号线20和位于第二导电层104的栅控制信号线20通过贯穿第一绝缘层103的过孔连接,位于第三导电层106栅控制信号线20和位于第一导电层102的栅控制信号线20通过同时贯穿第一绝缘层103和第二绝缘层105的过孔连接。
如图9所示,位于第三导电层106的栅关闭电压信号线22直接与位于第一导电层102的栅关闭电压信号线22连接,可以避免在第一交叠区1附近通过第二导电层104进行转接,进一步降低第一交叠区1附近发生静电击穿的风险。在一些实施例中,在第一交叠区1附近,位于第三导电层106的栅关闭电压信号线22可以先连接至位于第二导电层104,然后经过第二导电层104连接至位于第一导电层102的栅关闭电压信号线22,在此不做限定。
本发明实施例中,可以在第二交叠区2内,将至少部分栅控制信号线20设置于裂纹检测走线11同层的同时,在第一交叠区1,将栅关闭电压信号线22设置于低电位电源信号线31的同层。在一些实施例中,也可以仅在第二交叠区2内,将至少部分栅控制信号线20设置于裂纹检测走线11同层,在第一交叠区1,栅关闭电压信号线22仍设置于第二导电层104;或者,在第二交叠区2内,仍将栅控制信号线20设置于第二导电层104,仅在第一交叠区1内,将栅控制信号线20设置于低电位电源信号线31的同层,在此不做限定。
图10为本发明实施例提供的第一交叠区的剖面示意图之四。
在一些实施例中,如图10所示,第一导电层12包括依次层叠设置的第一子导电层111、第三绝缘层107及第二子导电层112。裂纹检测走线11包括位于第一子导电层111的第一部分和位于第二子导电层112的第二部分。裂纹检测走线11的第一部分与裂纹检测走线11的第二部分通过贯穿第三绝缘层107的过孔连接(图中未示出),以提高裂纹检测能力。
在一些实施例中,栅控制信号线20至少部分设置于第一导电层102中,相应地,位于第一导电层102的控制信号线20包括分别位于第一子导电层111和第二子导电层112的两个部分,分别位于第一子导电层111和第二子导电层112的两部分栅控制信号线20通过贯穿第三绝缘层107的过孔连接(图中未示出)。
图11为本发明实施例提供的显示基板的仰视结构示意图。
在一些实施例中,如图11所示,显示基板还包括散热膜层(SCF)200,用于给显示基板散热。散热膜层200位于衬底基板101背离第一导电层102的一侧,以避免遮挡显示画面。散热膜层200的材料可以采用金属等导电材料。具体实施时,第一交叠区1在衬底基板101上的正投影和第二交叠区2在衬底基板101上的正投影,均位于散热膜层200在衬底基板101上的正投影之内,从而可以利用散热膜层200的导电特性泄放静电,进一步降低静电击穿的风险。
本发明实施例中,非显示区域S2的第二区域S22可以为显示基板的顶部区域,例如在手机中,顶部区域通常为手机的摄像头所在的一侧;或者非显示区域S2的第二区域S22可以为显示基板的底部区域,例如在手机中,底部区域通常为与手机的摄像头相对的一侧,在此不做限定。
本发明实施例中,以扇出区域设置在非显示区域S2的第二区域S22,并且以第一拐角11区域S25中存在第一交叠区1和第二交叠区2进行举例说明,具体实施时,扇出区域还可以设置在非显示区域S2的其他区域中,第一交叠区1和第二交叠区2根据实际情况可以出现在任意可能出现的区域中,在此不做限定。
在一些实施例中,显示基板可以为柔性显示基板,柔性显示基板在形成显示装置时,可以对第一区域S21和第三区域S23进行弯折,从而达到减小边框或者曲面显示(如瀑布屏等形式)的目的。具体实施时,在显示基板的拐角区域通常需要设置在显示基板弯曲时使用的对位标记M,对位标记M一般设置在衬底基板面向散热磨层的一侧,在对位标记M对应的位置,需要对散热膜层200开设第二避让口K2,以暴露对位标记M,用于后续弯曲时进行对位。在设置对位标记M时,可以减小对位标记M与显示基板边缘之间的距离b,以及对位标记M与第二避让口K2的两侧的距离d,从而减小第二避让口K2的深度和宽度,避免第二避让口K2的尺寸过大,暴露出位于拐角区域的第一交叠区1和/或第二交叠区2,以确保第一交叠区1和第二交叠区2均位于散热膜层200在衬底基板上的正投影之内。具体实施时,如图11所示,对位标记M与第二避让口K2的两侧的距离d,以及对位标记M与第二避让口K2的底部之间的距离c可以设计为小于500μm,对位标记M与显示基板边缘之间的距离b可以设计为小于150μm,在此不做限定。
本发明实施例的第二方面,还提供一种显示面板,包括上述任一实施例提供的显示基板。具体实施时,本发明实施例提供的显示面板具有与上述任一实施例提供的显示基板相同的技术效果,在此不做赘述。
本发明实施例的第三方面,还提供一种显示装置,包括上述任一实施例提供的显示面板。具体实施时,本发明实施例提供的显示装置具有与上述任一实施例提供的显示面板相同的技术效果,在此不做赘述。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种显示基板,其特征在于,包括显示区域和围绕所述显示区域的非显示区域;
所述非显示区域包括裂纹检测走线、栅控制信号线和低电位电源信号线;所述栅控制信号线用于加载与所述低电位电源信号线不同大小的信号电压;
所述栅控制信号线与所述裂纹检测走线之间存在第一交叠区;所述低电位电源信号线包括第一避让口,所述第一避让口在所述栅控制信号线上的正投影覆盖所述第一交叠区。
2.如权利要求1所述的显示基板,其特征在于,所述裂纹检测走线、所述栅控制信号线和所述低电位电源信号线位于不同膜层,且所述栅控制信号线位于所述裂纹检测走线与所述低电位电源信号线之间的膜层中。
3.如权利要求1所述的显示基板,其特征在于,所述裂纹检测走线与所述低电位电源信号线位于不同膜层;至少部分所述栅控制信号线位于所述裂纹检测走线与所述低电位电源信号线之间的膜层中;至少部分所述栅控制信号线位于所述裂纹检测走线和/或所述低电位电源信号线所在的膜层中。
4.如权利要求3所述的显示基板,其特征在于,所述栅控制信号线与所述低电位电源信号线存在第二交叠区,且所述第二交叠区与所述第一交叠区不交叠;在至少部分所述第二交叠区内,所述栅控制信号线位于所述裂纹检测走线所在的膜层中。
5.如权利要求4所述的显示基板,其特征在于,在平行于所述显示基板所在平面的方向上,且在所述第二交叠区靠近所述第一交叠区的一侧,所述栅控制信号线位于所述裂纹检测走线所在的膜层中。
6.如权利要求4所述的显示基板,其特征在于,所述栅控制信号线包括栅开启电压信号线和栅关闭电压信号线;
所述栅开启电压信号线用于加载的信号电压与所述裂纹检测走线用于加载的信号电压的差值,小于所述栅开启电压信号线用于加载的信号电压与所述低电位电源信号线用于加载的信号电压的差值;
所述栅关闭电压信号线用于加载的信号电压与所述裂纹检测走线用于加载的信号电压的差值,大于所述栅关闭电压信号线用于加载的信号电压与所述低电位电源信号线用于加载的信号电压的差值;
在所述第一交叠区内,所述栅开启电压信号线位于所述裂纹检测走线与所述低电位电源信号线之间的膜层中,所述栅关闭电压信号线位于所述低电位电源信号线所在的膜层中。
7.如权利要求6所述的显示基板,其特征在于,还包括:衬底基板;
第一导电层,位于所述衬底基板上;所述第一导电层包括所述裂纹检测走线、至少部分所述位于所述第二交叠区内的所述栅控制信号线;
第一绝缘层,位于所述第一导电层背离所述衬底基板的一侧;
第二导电层,位于所述第一绝缘层背离所述第一导电层的一侧;所述第二导电层包括至少部分所述栅控制信号线;
第二绝缘层,位于所述第二导电层背离所述第一绝缘层的一侧;
第三导电层,位于所述第二绝缘层背离所述第二导电层的一侧;所述第三导电层包括所述低电位电源信号线、位于所述第一交叠区内的所述栅关闭电压信号线。
8.如权利要求7所述的显示基板,其特征在于,所述第一导电层包括依次层叠设置的第一子导电层、第三绝缘层及第二子导电层;所述裂纹检测走线包括位于所述第一子导电层的第一部分和位于所述第二子导电层的第二部分;所述裂纹检测走线的所述第一部分与所述裂纹检测走线的所述第二部分通过贯穿所述第三绝缘层的过孔连接。
9.如权利要求7所述的显示基板,其特征在于,还包括:散热膜层,位于所述衬底基板背离所述第一导电层的一侧;所述散热膜层的材料为导电材料;所述第一交叠区在所述衬底基板上的正投影和所述第二交叠区在所述衬底基板上的正投影,均位于所述散热膜层在所述衬底基板上的正投影之内。
10.如权利要求1~9任一项所述的显示基板,其特征在于,所述非显示区域包括相对设置的第一区域和第三区域、相对设置的第二区域和第四区域、以及用于连接所述第一区域至所述第四区域中相邻两个区域的拐角区域;
所述第一交叠区和所述第二交叠区均位于所述拐角区域内。
11.如权利要求10所述的显示基板,其特征在于,所述第一区域和所述第三区域包括栅极驱动电路;所述第二区域包括扇出区域,所述扇出区域内设置有扇出走线,所述扇出走线至少连接至电源和控制器;
所述低电位电源信号线的一端连接至所述扇出走线,另一端与所述显示区域内的发光器件的阴极电连接,用于向所述发光器件输入低电位电源电压;
所述栅控制信号线的一端连接至所述扇出走线,另一端经过所述拐角区域连接至所述栅极驱动电路,用于向所述栅极驱动电路输入栅控制信号电压;
所述裂纹检测走线的一端连接至所述扇出走线,另一端经过所述拐角区域延伸至所述非显示区域的外围,并且环绕所述非显示区域设置。
12.如权利要求11所述的显示基板,其特征在于,所述显示区域内还包括像素电路;所述像素电路的输出端连接至所述发光器件的阳极;所述像素电路包括薄膜晶体管和电容;
所述显示基板还包括:
栅线;所述栅线的一端连接至所述栅极驱动电路,另一端连接至所述像素电路中至少一个所述薄膜晶体管的栅极。
13.一种显示面板,其特征在于,包括如权利要求1~11任一项所述的显示基板。
14.一种显示装置,其特征在于,包括如权利要求13所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310778873.4A CN116709840A (zh) | 2023-06-28 | 2023-06-28 | 显示基板、显示面板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310778873.4A CN116709840A (zh) | 2023-06-28 | 2023-06-28 | 显示基板、显示面板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116709840A true CN116709840A (zh) | 2023-09-05 |
Family
ID=87823839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310778873.4A Pending CN116709840A (zh) | 2023-06-28 | 2023-06-28 | 显示基板、显示面板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116709840A (zh) |
-
2023
- 2023-06-28 CN CN202310778873.4A patent/CN116709840A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2725618B1 (en) | Organic light emitting display device | |
US20080062373A1 (en) | Flat panel display device | |
US10700152B2 (en) | Display panel and display device | |
US20150115271A1 (en) | Display device including electrostatic discharge circuit | |
CN111128969B (zh) | 显示面板及显示装置 | |
EP3657546A1 (en) | Display device | |
CN107946337B (zh) | 显示设备 | |
WO2020113731A1 (zh) | Amoled 显示面板 | |
CN112614871A (zh) | 显示面板和显示装置 | |
CN108122947B (zh) | 柔性显示装置 | |
US20240096287A1 (en) | Display apparatus | |
US11522034B2 (en) | Display device having overlapped conducting layers with holes in peripheral area and method of manufacturing the same | |
JP2004200034A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
US11844253B2 (en) | Display panel, display device | |
CN116709840A (zh) | 显示基板、显示面板和显示装置 | |
US20220121057A1 (en) | Array substrate, liquid crystal display panel and display device | |
JP2008152291A (ja) | 電気光学装置及び電子機器 | |
CN112785978B (zh) | 一种阵列基板 | |
US20230132617A1 (en) | Display substrate and display apparatus | |
US20230157090A1 (en) | Display device | |
EP4206802A1 (en) | Display apparatus, and display module and manufacturing method therefor | |
KR102383889B1 (ko) | 유기발광 표시장치 | |
KR20240051000A (ko) | 표시 장치 | |
KR20240075424A (ko) | 표시 장치 | |
CN114944412A (zh) | 覆盖膜和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |