CN116705928A - 具有低导通电阻的外延片、led及其制备方法 - Google Patents

具有低导通电阻的外延片、led及其制备方法 Download PDF

Info

Publication number
CN116705928A
CN116705928A CN202310893210.7A CN202310893210A CN116705928A CN 116705928 A CN116705928 A CN 116705928A CN 202310893210 A CN202310893210 A CN 202310893210A CN 116705928 A CN116705928 A CN 116705928A
Authority
CN
China
Prior art keywords
layer
type
sub
epitaxial
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310893210.7A
Other languages
English (en)
Inventor
郑文杰
程龙
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Publication of CN116705928A publication Critical patent/CN116705928A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体技术领域,具体公开一种具有低导通电阻的外延片、LED及其制备方法,包括衬底及外延层,所述外延层包括沿外延方向依次设置的缓冲层、非掺杂GaN层、N型层、多量子阱层、势能调控层及P型层;所述势能调控层包括沿外延方向依次设置的势垒屏障层及扩散阻挡层,所述势垒屏障层为AlN/MgN/P型InAlN超晶格结构,所述扩散阻挡层为AlGaN/低温P型AlInGaN超晶格结构。通过势能调控层基于多重机理共同作用,有效降低导通电阻,提高LED器件性能。

Description

具有低导通电阻的外延片、LED及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种具有低导通电阻的外延片、LED及其制备方法。
背景技术
现有的氮化镓基LED外延片,通常是在发光层上直接生长含Al的P型AlGaN电子阻挡层,这种生长方式会使得材料界面产生严重晶格失配和大的应力,从而导致发光层能带发生较大畸变,造成电子和空穴复合量降低,空穴迁移率减少,继而导致导通电阻升高,影响器件性能。
发明内容
本发明的目的在于针对已有的技术现状,提供一种具有低导通电阻的外延片、LED及其制备方法,本发明中,在多量子阱层与P型层之间设置势能调控层,且势能调控层由势垒屏障层及扩散阻挡层构成,势能调控层基于多重机理共同作用,有效降低导通电阻,提高LED器件性能。
为达到上述目的,本发明采用如下技术方案:
首先,本发明提供一种具有低导通电阻的外延片,包括衬底及层叠于所述衬底上的外延层,所述外延层包括沿外延方向依次设置的缓冲层、非掺杂GaN层、N型层、多量子阱层、势能调控层及P型层;
所述势能调控层包括沿外延方向依次设置的势垒屏障层及扩散阻挡层,所述势垒屏障层为AlN/MgN/P型InAlN超晶格结构,所述扩散阻挡层为AlGaN/低温P型AlInGaN超晶格结构。
在一些优选的实施例中,所述AlN/MgN/P型InAlN超晶格结构包括周期性交替重叠的AlN子层、MgN子层及P型InAlN子层,所述AlN子层中的Al含量为x,所述P型InAlN子层中的Al含量为y,所述AlGaN/低温P型AlInGaN超晶格结构中的Al含量为z,其中,x>y,x>z。
在一些优选的实施例中,x于外延方向上保持恒定,y沿外延方向递减,z沿外延方向递增,0.8≥x≥0.5,0.5>y≥0.3,0.5>z≥0.2。
在一些优选的实施例中,所述AlN子层的厚度为1nm~2nm,所述MgN子层的厚度为2nm~4nm,所述P型InAlN子层的厚度为2nm~4nm。
在一些优选的实施例中,所述AlN/MgN/P型InAlN超晶格结构中的In含量为a,所述AlGaN/低温P型AlInGaN超晶格结构中的In含量为b,其中,a于外延方向上保持恒定,b沿外延方向递减。
在一些优选的实施例中,a>b,且0.1≥a≥0.05,0.05>b≥0.01。
在一些优选的实施例中,所述AlGaN/低温P型AlInGaN超晶格结构包括周期性交替重叠的AlGaN子层及低温P型AlInGaN子层,所述AlGaN子层的生长温度为900℃~1000℃,所述低温P型AlInGaN子层的生长温度为780℃~850℃,所述低温P型AlInGaN子层的Mg掺杂浓度为1×1015cm-3~1×1016cm-3
在一些优选的实施例中,所述AlGaN子层的厚度为3nm~6nm,所述低温P型AlInGaN子层的厚度为3nm~6nm。
其次,本发明提供一种具有低导通电阻的外延片的制备方法,包括:
提供衬底;
在衬底上依次沉积缓冲层、非掺杂GaN层、N型层、多量子阱层、势能调控层及P型层;
所述势能调控层包括沿外延方向依次设置的势垒屏障层及扩散阻挡层,所述势垒屏障层为AlN/MgN/P型InAlN超晶格结构,所述扩散阻挡层为AlGaN/低温P型AlInGaN超晶格结构。
再者,本发明提供一种LED,包括上述的具有低导通电阻的外延片。
本发明的有益效果在于:
本发明中,在多量子阱层与P型层之间设置势能调控层,且势能调控层由势垒屏障层及扩散阻挡层构成,势能调控层基于多重机理共同作用,有效降低导通电阻,具体如下:
一方面,势垒屏障层为AlN/MgN/P型InAlN超晶格结构,AlN/MgN/P型InAlN超晶格结构中的AlN子层和P型InAlN子层能够形成较高的势垒能级,阻挡多量子阱层中的电子的迁移,并确保势能调控层具有较好的晶体质量,减少缺陷的产生,同时保证晶格间的适配应力所产生的应力场较小,从而可以提高空穴的有效注入效率,MgN子层可以提供更多的空穴,载流子数量增加,电子和空穴的有效复合效率得以提升,同时,AlN子层、MgN子层和P型InAlN子层之间形成二维电子气,二维电子气对多量子阱层中的电子存在排斥力,能够有效将电子限制在多量子阱层中,进一步促进电子和空穴之间的有效复合效率,由此通过增加注入空穴浓度、增加多量子阱层空穴和电子的有效复合效率、增加空穴迁移率,减少缺陷等多重机理共同作用,有效降低导通电阻。
另一方面,AlGaN/低温P型AlInGaN超晶格结构为扩散阻挡层,能够阻挡P型层的Mg向下扩散,减少因P型层的Mg扩散至量子垒中所导致的缺陷及散射,从而降低导通电阻。
附图说明
图1为本发明的具有低导通电阻的外延片的结构示意图。
图2为本发明的具有低导通电阻的外延片的另一结构示意图。
图3为本发明的具有低导通电阻的外延片的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
首先,参阅图1至图2所示,本发明公开一种具有低导通电阻的外延片,包括衬底1及层叠于衬底1上的外延层,外延层包括沿外延方向依次设置的缓冲层2、非掺杂GaN层3、N型层4、多量子阱层5、势能调控层6及P型层7;
势能调控层6包括沿外延方向依次设置的势垒屏障层61及扩散阻挡层62,势垒屏障层61为AlN/MgN/P型InAlN超晶格结构,扩散阻挡层62为AlGaN/低温P型AlInGaN超晶格结构。
本发明中,在多量子阱层5与P型层7之间设置势能调控层6,且势能调控层6由势垒屏障层61及扩散阻挡层62构成,势能调控层6基于多重机理共同作用,有效降低导通电阻,具体如下:
一方面,势垒屏障层61为AlN/MgN/P型InAlN超晶格结构,AlN/MgN/P型InAlN超晶格结构中的AlN子层611和P型InAlN子层613能够形成较高的势垒能级,阻挡多量子阱层5中的电子的迁移,并确保势能调控层6具有较好的晶体质量,减少缺陷的产生,同时保证晶格间的适配应力所产生的应力场较小,从而可以提高空穴的有效注入效率,MgN子层612可以提供更多的空穴,载流子数量增加,电子和空穴的有效复合效率得以提升,同时,AlN子层611、MgN子层612和P型InAlN子层613之间形成二维电子气,二维电子气对多量子阱层5中的电子存在排斥力,能够有效将电子限制在多量子阱层5中,进一步促进电子和空穴之间的有效复合效率,由此通过增加注入空穴浓度、增加多量子阱层5空穴和电子的有效复合效率、增加空穴迁移率,减少缺陷等多重机理共同作用,有效降低导通电阻。
另一方面,AlGaN/低温P型AlInGaN超晶格结构为扩散阻挡层62,能够阻挡P型层7的Mg向下扩散,减少因P型层7的Mg扩散至量子垒中所导致的缺陷及散射,从而降低导通电阻。
参阅图2所示,其中,AlN/MgN/P型InAlN超晶格结构包括周期性交替重叠的AlN子层611、MgN子层612及P型InAlN子层613,AlN子层611中的Al含量为x,P型InAlN子层613中的Al含量为y,AlGaN/低温P型AlInGaN超晶格结构中的Al含量为z,其中,x>y,x>z。
由上述陈述可知,AlN子层611为非化学计量比的氮化铝材料层,可采用分子束外延法或物理气相沉积法生长。
本发明中,将AlN子层611的Al含量x设置为大于P型InAlN子层613的Al含量y及大于AlGaN/低温P型AlInGaN超晶格结构中的Al含量z,Al含量的增加能够有效提升AlN子层611的势垒高度,由此在势能调控层6最接近多量子阱层5一侧的AlN子层611形成较高的势垒高度,进而能够更好的阻挡电子的迁移。
其中,x于外延方向上保持恒定,y沿外延方向递减,z沿外延方向递增,0.8≥x≥0.5,0.5>y≥0.3,0.5>z≥0.2,示例性的,x为0.5、0.6、0.7或0.8,但不限于此,y为由0.49递减至0.3、由0.4递减至0.3或者由0.49递减至0.35,但不限于此,z为由0.2递增至0.49、由0.3递增至0.48或者由0.4递增至0.48,但不限于此。
其中,y可为阶梯性递减或线性递减,z可为阶梯性递增或线性递增,优选地,y为阶梯性递减,z为阶梯性递增,利于阻挡电子的迁移。
本发明中,AlN子层611的Al含量x保持不变,保证该子层始终具有较高的势垒高度,形成电子一级阻挡屏障,P型InAlN子层613的Al含量y的递减设置,结合AlGaN/低温P型AlInGaN超晶格结构中的Al含量z的递增设置,形成困住电子的陷阱,延缓电子的移动速度,形成电子二级阻挡屏障,通过双重屏障,阻挡多量子阱层5中的电子的迁移,进一步增加多量子阱层5空穴和电子的有效复合效率,降低导通电阻。
其中,AlN子层611的厚度为1nm~2nm,MgN子层612的厚度为2nm~4nm,P型InAlN子层613的厚度为2nm~4nm,示例性的,AlN子层611的厚度为1nm、1.3nm、1.8nm或2.0nm,但不限于此;示例性的,MgN子层612的厚度为2nm、2.5nm、3nm、3.6nm或4.0nm,但不限于此;示例性的,P型InAlN子层613的厚度为2nm、3nm、3.6nm或4.0nm,但不限于此,优选地,MgN子层612的厚度>AlN子层611的厚度,P型InAlN子层613的厚度>AlN子层611的厚度,由于AlN子层611的Al含量保持不变,可采用较小厚度。
其中,AlN/MgN/P型InAlN超晶格结构中的In含量为a,AlGaN/低温P型AlInGaN超晶格结构中的In含量为b,其中,a于外延方向上保持恒定,b沿外延方向递减,也即,P型InAlN子层613中,In含量a保持恒定,低温P型AlInGaN子层622中,In含量b沿外延方向递减,In含量b的递减使得势垒高度随之递增,配合AlGaN/低温P型AlInGaN超晶格结构中的Al含量z的递增设置,在AlGaN子层621与低温P型AlInGaN子层622之间形成子层间的势垒递减斜率差,提升陷阱捕捉电子的效果,利于更好的降低电子的移动速度。
其中,b可为阶梯性递减或线性递减,优选地,b为阶梯性递减,利于阻挡电子的迁移。
其中,a>b,且0.1≥a≥0.05,0.05>b≥0.01,示例性的,a为0.05、0.07、0.09或0.1,但不限于此;示例性的,b为由0.049递减至0.01、由0.04递减至0.02或者由0.03递减至0.01,但不限于此。
其中,参阅图2所示,AlGaN/低温P型AlInGaN超晶格结构包括周期性交替重叠的AlGaN子层621及低温P型AlInGaN子层622,AlGaN子层621的生长温度为900℃~1000℃,示例性的,生长温度为900℃、930℃、960℃或1000℃,但不限于此,较高的生长温度利于形成高质量晶体;低温P型AlInGaN子层622的生长温度为780℃~850℃,示例性的,生长温度为780℃、800℃、820℃或850℃,但不限于此,较低的生长温度可有效防止In的扩散;低温P型AlInGaN子层622的Mg掺杂浓度为1×1015cm-3~1×1016cm-3,示例性的,Mg掺杂浓度为1×1015cm-3、3×1015cm-3、6×1015cm-3、8×1015cm-3或1×1016cm-3,但不限于此,掺杂浓度太低,则产生的空穴较少,作用较小,掺杂浓度太高则容易形成缺陷,成为非辐复合中心,影响发光效率。
其中,P型层7为重掺杂Mg的GaN层,Mg的掺杂浓度为5×1017cm-3~1×1020cm-3
其中,AlGaN子层621的厚度为3nm~6nm,示例性的,AlGaN子层621的厚度为3nm、4nm、5nm或6nm,但不限于此;低温P型AlInGaN子层622的厚度为3nm~6nm,示例性的,低温P型AlInGaN子层622的厚度为3nm、4nm、5nm或6nm,但不限于此。
其中,AlN/MgN/P型InAlN超晶格结构的周期为2个~8个,AlGaN/低温P型AlInGaN超晶格结构的周期为2个~8个,优选地,AlN/MgN/P型InAlN超晶格结构的周期为2个~3个,AlGaN/低温P型AlInGaN超晶格结构的周期为2个~3个,周期数过小,对电子的阻挡效果降低,周期数过大,晶格质量下降。
其次,参阅图3所示,本发明公开一种具有低导通电阻的外延片的制备方法,包括:
S100.提供衬底1,其中,衬底1可选用硅衬底、碳化硅衬底、氮化镓衬底、蓝宝石衬底中的任意一种;
S200.在衬底1上依次沉积缓冲层2、非掺杂GaN层3、N型层4、多量子阱层5、势能调控层6及P型层7;
势能调控层6包括沿外延方向依次设置的势垒屏障层61及扩散阻挡层62,势垒屏障层61为AlN/MgN/P型InAlN超晶格结构,扩散阻挡层62为AlGaN/低温P型AlInGaN超晶格结构。
其中,步骤S200的具体步骤如下:
步骤S210.在衬底1上沉积缓冲层2,缓冲层2可为AlN/GaN缓冲层:
溅射AlN缓冲子层后转入MOCVD腔室内沉积GaN缓冲子层,缓冲层2的厚度为10~40nm,GaN缓冲子层采用高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源,采用高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的任意一种作为载气。
步骤S220.在缓冲层2上沉积非掺杂GaN层3:
生长温度为1000℃~1200℃,生长压力为100torr~600torr,厚度为2μm~3.5μm,采用高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源。
优选地,生长温度为1050℃,生长压力为200torr,厚度为3μm。
步骤S230.在非掺杂GaN层3上沉积N型层4,其中,N型层4为N型GaN层:
采用高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源,高纯N2(氮气)作为载气,生长温度为900℃~1200℃,厚度为2μm~3μm,Si的掺杂浓度为1.3×1019cm-3~1.7×1019cm-3
优选地,生长温度为1100℃,厚度为2μm,Si的掺杂浓度为1.6×1019cm-3
步骤S240.在N型层4上沉积多量子阱层5,其中,多量子阱层5为周期性交替重叠的InGaN量子阱层和GaN量子垒层:
采用高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源,三甲基铟(TMIn)作为In源,高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的任意一种作为载气,多量子阱层5的周期为8个~10个,各周期中,InGaN量子阱层的厚度为1nm~4nm,生长温度为780℃~825℃,生长压力为100torr~300torr,GaN量子垒层的厚度为10nm~20nm,生长温度为780℃~900℃,生长压力为100torr~300torr。
优选地,各周期中,InGaN量子阱层的厚度为2.3nm,生长温度为800℃,生长压力为250torr,GaN量子垒层的厚度为12nm,生长温度为900℃,生长压力为250torr。
步骤S250.在多量子阱层5上沉积势能调控层6:
S251.沉积势垒屏障层61,其中,势垒屏障层61为AlN/MgN/P型InAlN超晶格结构:
依次沉积AlN子层611、MgN子层612及P型InAlN子层613,其中,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源,三甲基铟(TMIn)作为In源,三甲基铝(TMAl)作为Al源,二戊镁(CP2Mg)作为Mg源及P型掺杂剂,高纯N2(氮气)作为载气,周期数为2个~3个。
AlN子层611中的Al含量为x,P型InAlN子层613中的Al含量为y,x于外延方向上保持恒定,y沿外延方向递减,0.8≥x≥0.5,0.5>y≥0.3。
AlN/MgN/P型InAlN超晶格结构中的In含量为a,其中,a于外延方向上保持恒定,且0.1≥a≥0.05。
AlN子层611的厚度为1nm~2nm,MgN子层612的厚度为2nm~4nm,P型InAlN子层613的厚度为2nm~4nm。
P型InAlN子层613中的Mg掺杂浓度为1×1015cm-3~1×1016cm-3
S252.沉积扩散阻挡层62,扩散阻挡层62为AlGaN/低温P型AlInGaN超晶格结构:
依次沉积AlGaN子层621及低温P型AlInGaN子层622,其中,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga源,三甲基铟(TMIn)作为In源,三甲基铝(TMAl)作为Al源,二戊镁(CP2Mg)作为Mg源及P型掺杂剂,高纯N2(氮气)作为载气,周期数为2个~3个,AlGaN子层621的生长温度为900℃~1000℃,低温P型AlInGaN子层622的生长温度为780℃~850℃,低温P型AlInGaN子层622的Mg掺杂浓度为1×1015cm-3~1×1016cm-3
AlGaN/低温P型AlInGaN超晶格结构中的Al含量为z,z沿外延方向递增,0.5>z≥0.2。
AlGaN/低温P型AlInGaN超晶格结构中的In含量为b,b沿外延方向递减,且0.05>b≥0.01。
AlGaN子层621的厚度为3nm~6nm,低温P型AlInGaN子层622的厚度为3nm~6nm。
步骤S260.在势能调控层6上沉积P型层7,其中,P型层7为重掺杂Mg的GaN层:
生长温度为800℃~900℃,厚度为1nm~5nm,Mg的掺杂浓度为5×1017cm-3~1×1020cm-3
优选地,生长温度为850℃,厚度为5nm,Mg的掺杂浓度为6×1017cm-3
再者,本发明公开一种LED,包括上述的具有低导通电阻的外延片。
下面结合附图及实施例对本发明作进一步说明:
实施例1
请参阅图1至图2所示,本实施例公开一种具有低导通电阻的外延片,包括衬底1及外延层,外延层包括沿外延方向依次设置的缓冲层2、非掺杂GaN层3、N型层4、多量子阱层5、势能调控层6及P型层7;
势能调控层6包括沿外延方向依次设置的势垒屏障层61及扩散阻挡层62,势垒屏障层61为AlN/MgN/P型InAlN超晶格结构,扩散阻挡层62为AlGaN/低温P型AlInGaN超晶格结构。
其中,AlN/MgN/P型InAlN超晶格结构包括周期性交替重叠的AlN子层611、MgN子层612及P型InAlN子层613,周期数为3个,AlN子层611中的Al含量为x,P型InAlN子层613中的Al含量为y,AlGaN/低温P型AlInGaN超晶格结构中的Al含量为z,其中,x>y,x>z。
其中,x于外延方向上保持恒定,y沿外延方向递减,z沿外延方向递增,x为0.8,y自0.49递减至0.3,z自0.3递增至0.49。
其中,AlN子层611的厚度为1nm,MgN子层612的厚度为3nm,P型InAlN子层613的厚度为3nm。
其中,AlN/MgN/P型InAlN超晶格结构中的In含量为a,AlGaN/低温P型AlInGaN超晶格结构中的In含量为b,其中,a于外延方向上保持恒定,b沿外延方向递减。
其中,a>b,且a为0.1,b自0.049递减至0.01。
其中,AlGaN/低温P型AlInGaN超晶格结构包括周期性交替重叠的AlGaN子层621及低温P型AlInGaN子层622,周期数为3个,AlGaN子层621的生长温度为1000℃,低温P型AlInGaN子层622的生长温度为780℃,低温P型AlInGaN子层622的Mg掺杂浓度为5×1015cm-3
其中,AlGaN子层621的厚度为4nm,低温P型AlInGaN子层622的厚度为4nm。
上述外延片的制备方法,包括:
S100.提供蓝宝石衬底;
S200.在衬底1上依次沉积缓冲层2、非掺杂GaN层3、N型层4、多量子阱层5、势能调控层6及P型层7;
势能调控层6包括沿外延方向依次设置的势垒屏障层61及扩散阻挡层62,势垒屏障层61为AlN/MgN/P型InAlN超晶格结构,扩散阻挡层62为AlGaN/低温P型AlInGaN超晶格结构。
实施例2
本实施例公开一种具有低导通电阻的外延片,包括衬底及外延层,外延层包括沿外延方向依次设置的缓冲层、非掺杂GaN层、N型层、多量子阱层、势能调控层及P型层;
势能调控层包括沿外延方向依次设置的势垒屏障层及扩散阻挡层,势垒屏障层为AlN/MgN/P型InAlN超晶格结构,扩散阻挡层为AlGaN/低温P型AlInGaN超晶格结构。
其中,AlN/MgN/P型InAlN超晶格结构包括周期性交替重叠的AlN子层、MgN子层及P型InAlN子层,周期数为3个,AlN子层中的Al含量为x,P型InAlN子层中的Al含量为y,AlGaN/低温P型AlInGaN超晶格结构中的Al含量为z,其中,x>y,x>z。
其中,x于外延方向上保持恒定,y沿外延方向递减,z沿外延方向递增,x为0.5,y自0.35递减至0.3,z自0.2递增至0.3。
其中,AlN子层的厚度为1nm,MgN子层的厚度为3nm,P型InAlN子层的厚度为3nm。
其中,AlN/MgN/P型InAlN超晶格结构中的In含量为a,AlGaN/低温P型AlInGaN超晶格结构中的In含量为b,其中,a于外延方向上保持恒定,b沿外延方向递减。
其中,a>b,且a为0.05,b自0.03递减至0.02。
其中,AlGaN/低温P型AlInGaN超晶格结构包括周期性交替重叠的AlGaN子层及低温P型AlInGaN子层,周期数为3个,AlGaN子层的生长温度为1000℃,低温P型AlInGaN子层的生长温度为780℃,低温P型AlInGaN子层的Mg掺杂浓度为5×1015cm-3
其中,AlGaN子层的厚度为4nm,低温P型AlInGaN子层的厚度为4nm。
上述外延片的制备方法,包括:
S100.提供蓝宝石衬底;
S200.在衬底上依次沉积缓冲层、非掺杂GaN层、N型层、多量子阱层、势能调控层及P型层;
势能调控层包括沿外延方向依次设置的势垒屏障层及扩散阻挡层,势垒屏障层为AlN/MgN/P型InAlN超晶格结构,扩散阻挡层为AlGaN/低温P型AlInGaN超晶格结构。
对比例1
本对比例与实施例1的不同之处在于,本对比例的势能调控层不包含势垒屏障层,制备方法中去除相应步骤。
对比例2
本对比例与实施例1的不同之处在于,本对比例的势能调控层不包含扩散阻挡层,制备方法中去除相应步骤。
对比例3
本对比例与实施例1的不同之处在于,本对比例的势垒屏障层包括周期性交替重叠的AlN子层、P型InAlN子层及MgN子层,即各周期中,P型InAlN子层设于AlN子层与MgN子层之间。
对比例4
本对比例与实施例1的不同之处在于,本对比例中,x、y、z、a、b均保持恒定。
对比例5
本对比例与实施例1的不同在于,将实施例1中的势能调控层替换成由Al0.6GaN层构成的电子阻挡层,电子阻挡层的总厚度与势能调控层的总厚度一致。
上述外延片的制备方法,包括:
S100.提供蓝宝石衬底;
S200.在衬底上依次沉积缓冲层、非掺杂GaN层、N型层、多量子阱层、电子阻挡层及P型层。
(一)光效提升率测试
测试方法:测试由实施例1~2及对比例1~5所制得的外延片对应的亮度,将实施例1~2及对比例1~4所测得的亮度L1与对比例5所测得的亮度L2相比较,获取实施例1~2及对比例1~4的光效提升率。
其中,光效提升率W的计算公式为:W=(L1-L2)/L2
(二)驱动电压测试
测试方法:测试由实施例1~2及对比例1~5所制得的外延片对应的驱动电压,将实施例1~2及对比例1~4所测得的驱动电压V1与对比例5所测得的驱动电压V2相比较,获取实施例1~2及对比例1~4相较于对比例5所降低的驱动电压值。
其中,降低的驱动电压值=V2-V1
实验结果如下所示:
实验组 光效提升率(%) 降低电压(V)
实施例1 2.31 0.053
实施例2 2.26 0.045
对比例1 1.65 0.033
对比例2 1.63 0.023
对比例3 1.82 0.036
对比例4 1.56 0.041
由实验结果表明,实施例1~2及对比例1~4相比于现有技术(对比例5),在发光效率上有所提升,且驱动电压下降了,尤其是实施例1~2,发光效率得到明显提升,驱动电压明显下降,可见,本发明能够有效降低导通电阻,同时提升发光效率,对比实施例1、对比例1和对比例2,可见,本发明的势能调控层中,势垒屏障层和扩散阻挡层之间相互配合,共同作用,对比实施例1和对比例3,可见势垒屏障层中各子层之间的层叠顺序对发光效率的提升和导通电阻的降低存在影响,对比实施例1和对比例4,可见Al及In在各层中的变化设置对发光效率的提升和导通电阻的降低存在较大影响。
以上所述仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专利的技术人员在不脱离本发明技术方案范围内,当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明方案的范围内。

Claims (10)

1.一种具有低导通电阻的外延片,包括衬底及层叠于所述衬底上的外延层,其特征在于,所述外延层包括沿外延方向依次设置的缓冲层、非掺杂GaN层、N型层、多量子阱层、势能调控层及P型层;
所述势能调控层包括沿外延方向依次设置的势垒屏障层及扩散阻挡层,所述势垒屏障层为AlN/MgN/P型InAlN超晶格结构,所述扩散阻挡层为AlGaN/低温P型AlInGaN超晶格结构。
2.根据权利要求1所述的具有低导通电阻的外延片,其特征在于,所述AlN/MgN/P型InAlN超晶格结构包括周期性交替重叠的AlN子层、MgN子层及P型InAlN子层,所述AlN子层中的Al含量为x,所述P型InAlN子层中的Al含量为y,所述AlGaN/低温P型AlInGaN超晶格结构中的Al含量为z,其中,x>y,x>z。
3.根据权利要求2所述的具有低导通电阻的外延片,其特征在于,x于外延方向上保持恒定,y沿外延方向递减,z沿外延方向递增,0.8≥x≥0.5,0.5>y≥0.3,0.5>z≥0.2。
4.根据权利要求2所述的具有低导通电阻的外延片,其特征在于,所述AlN子层的厚度为1nm~2nm,所述MgN子层的厚度为2nm~4nm,所述P型InAlN子层的厚度为2nm~4nm。
5.根据权利要求1所述的具有低导通电阻的外延片,其特征在于,所述AlN/MgN/P型InAlN超晶格结构中的In含量为a,所述AlGaN/低温P型AlInGaN超晶格结构中的In含量为b,其中,a于外延方向上保持恒定,b沿外延方向递减。
6.根据权利要求5所述的具有低导通电阻的外延片,其特征在于,a>b,且0.1≥a≥0.05,0.05>b≥0.01。
7.根据权利要求1所述的具有低导通电阻的外延片,其特征在于,所述AlGaN/低温P型AlInGaN超晶格结构包括周期性交替重叠的AlGaN子层及低温P型AlInGaN子层,所述AlGaN子层的生长温度为900℃~1000℃,所述低温P型AlInGaN子层的生长温度为780℃~850℃,所述低温P型AlInGaN子层的Mg掺杂浓度为1×1015cm-3~1×1016cm-3
8.根据权利要求7所述的具有低导通电阻的外延片,其特征在于,所述AlGaN子层的厚度为3nm~6nm,所述低温P型AlInGaN子层的厚度为3nm~6nm。
9.一种具有低导通电阻的外延片的制备方法,其特征在于,包括:
提供衬底;
在衬底上依次沉积缓冲层、非掺杂GaN层、N型层、多量子阱层、势能调控层及P型层;
所述势能调控层包括沿外延方向依次设置的势垒屏障层及扩散阻挡层,所述势垒屏障层为AlN/MgN/P型InAlN超晶格结构,所述扩散阻挡层为AlGaN/低温P型AlInGaN超晶格结构。
10.一种LED,包括根据权利要求1至8任意一项所述的具有低导通电阻的外延片。
CN202310893210.7A 2023-05-24 2023-07-20 具有低导通电阻的外延片、led及其制备方法 Pending CN116705928A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310586803.9A CN116314498A (zh) 2023-05-24 2023-05-24 具有低导通电阻的外延片、led及其制备方法
CN2023105868039 2023-05-24

Publications (1)

Publication Number Publication Date
CN116705928A true CN116705928A (zh) 2023-09-05

Family

ID=86815359

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310586803.9A Withdrawn CN116314498A (zh) 2023-05-24 2023-05-24 具有低导通电阻的外延片、led及其制备方法
CN202310893210.7A Pending CN116705928A (zh) 2023-05-24 2023-07-20 具有低导通电阻的外延片、led及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310586803.9A Withdrawn CN116314498A (zh) 2023-05-24 2023-05-24 具有低导通电阻的外延片、led及其制备方法

Country Status (1)

Country Link
CN (2) CN116314498A (zh)

Also Published As

Publication number Publication date
CN116314498A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN103178175A (zh) 第iii族氮化物半导体发光器件及其制造方法
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN218827205U (zh) 发光二极管外延片及发光二极管
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109449264A (zh) 一种发光二极管外延片及其制造方法
CN117613167B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN111293198A (zh) 氮化铝系发光二极管结构及其制作方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116504894B (zh) GaN基LED外延片及其生长工艺、LED
CN108987544A (zh) 一种发光二极管外延片及其制造方法
CN116995164A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116705946A (zh) 发光二极管外延片及其制备方法
CN108831975B (zh) 一种发光二极管外延片及其制备方法
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114464709A (zh) 一种led外延片、外延生长方法及led芯片
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
CN116705928A (zh) 具有低导通电阻的外延片、led及其制备方法
CN116759500B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination